ЦИФРОВЫЕ УСТРОЙСТВА

Элементная база вычислительной техники стремительно развивается благодаря успехам полупроводниковой технологии. Есть микросхемы, содержащие более миллиарда компонентов типа транзистора на одном кристалле. Общие принципы построения цифровых схем остаются неизменными и основаны на булевой алгебре и применении стандартных функциональных узлов.

Элементом цифрового устройства называют наименьшую функциональную часть, на которые можно разделить цифровое устройство при его проектировании и анализе. Набор элементов, объединенных общей конструкцией, технологией, способом представления информации, организацией связей образует **систему элементов**. Система должна быть функционально полной, чтобы реализовать любые логические функции путем суперпозиции простейших функций, предусмотренных системой.

ЦИФРОВЫЕ УСТРОЙСТВА

Элементы малой и средней интеграции содержат в едином корпусе наборы однотипных элементов с отдельными входами и выходами. Элементы высокой степени интеграции объединяют в одном корпусе наборы различных элементов, объединенных в законченные функциональные узлы.

По функциональному назначению элементы делят на **логические, запоминающие и специальные.**

Логические элементы выполняют логические функции и относятся к классу комбинационных схем, в которых выходной сигнал в некоторый момент времени зависит только от входных сигналов, действующих в тот же момент времени. **Запоминающие элементы** служат для хранения цифровой информации и относятся обычно к классу последовательностных схем, в которых выходные состояния определяются не только состояниями входов в данный момент времени, но и внутренним состоянием самой схемы. **Специальные элементы** обеспечивают сопряженную работу узлов и подсистем ЭВМ, они могут быть цифровыми, аналоговыми и цифроаналоговыми.


ЦИФРОВЫЕ УСТРОЙСТВА

Цифровые устройства разделяются на два класса: **комбинационные** устройства, которые не обладают памятью, и **последовательностные** устройства, обладающие памятью. Действия комбинационных устройств однозначно определяются только текущими значениями входных сигналов. На результат работы последовательностных устройств влияние оказывают значения входных сигналов как в настоящий, так и в предыдущий моменты времени.

В цифровых устройствах обычно используются микроэлектронные компоненты, на входах и выходах которых сигналы могут принимать одно из двух возможных значений (тока или напряжения). Таким образом, цифровые устройства реализуют логические функции, которые задают связь между входными и выходными логическими сигналами (а в последовательностных устройствах – еще и внутренними состояниями).

Теоретической основой цифровых устройств, описываемых логическими функциями, является алгебра логики (булева алгебра).

ЦИФРОВЫЕ УСТРОЙСТВА



а б

Рис. Структура а - комбинационного и б - последовательного цифровых устройств

Логические вентили

Логический вентиль – базовый элемент цифровой схемы, выполняющий элементарную логическую операцию, преобразуя таким образом множество входных логических сигналов в выходной логический сигнал.

Логика работы вентиля основана на битовых операциях с входными цифровыми сигналами в качестве операндов. При создании цифровой схемы вентили соединяют между собой, при этом выход используемого вентиля должен быть подключён к одному или к нескольким входам других вентилей. В настоящее время в созданных человеком цифровых устройствах доминируют электронные логические вентили на базе полевых транзисторов, однако в прошлом для создания вентилей использовались и другие устройства, например, электромагнитные реле, гидравлические устройства, а также механические устройства. В поисках более совершенных логических вентилей исследуются квантовые устройства, биологические молекулы, фононные тепловые системы.

В цифровой электронике логический уровень сигнала представлен в виде уровня напряжения (попадающего в один из двух диапазонов) или в виде значения тока. Поэтому любой тип электронного вентиля требует наличия питания для приведения выходного сигнала к необходимому уровню.

Логические вентили

Логическая функция может быть задана **с помощью таблицы истинности** или **структурной формулы**.

В таблице таблицы истинности для каждого возможного набора значений входных переменных указывается набор значений выходных переменных. В таблице истинности количество столбцов равно сумме числа входных N_{in} и выходных сигналов N_{out}. Количество строк (не считая заголовочной) равно $2^{N_{in}}$. Пример истинности для логической функции трех переменных показан в таблице.

Таблица 1. Пример таблицы истинности для логической функции трех переменных

x_2	x_1	x_0	y
0	0	0	$f(0,0,0)$
0	0	1	$f(0,0,1)$
0	1	0	$f(0,1,0)$
0	1	1	$f(0,1,1)$
1	0	0	$f(1,0,0)$
1	0	1	$f(1,0,1)$
1	1	0	$f(1,1,0)$
1	1	1	$f(1,1,1)$

Логические вентили












Таблица 1. Пример таблицы истинности для логической функции трех переменных










x_2	x_1	x_0	y
0	0	0	$f(0,0,0)$
0	0	1	$f(0,0,1)$
0	1	0	$f(0,1,0)$
0	1	1	$f(0,1,1)$
1	0	0	$f(1,0,0)$
1	0	1	$f(1,0,1)$
1	1	0	$f(1,1,0)$
1	1	1	$f(1,1,1)$

При задании логической функции с помощью формулы используются различные **логические операции**, основными из которых являются операции логического умножения (**И**), сложения (**ИЛИ**) и отрицания (**НЕ**) (см. табл. 2). С помощью этих операций можно описать любую логическую функцию. Для удобства иногда используют дополнительные логические операции, такие как **исключающее ИЛИ**, **исключающее И**, а также операции **И-НЕ**, **ИЛИ-НЕ**.

Таблица 2. Виды элементарных логических операций

Название	Вид	Функция	Таблица истинности
AND И		$A \cdot B$	x_1 x_0 y 0 0 **0** 0 1 **0** 1 0 **0** 1 1 **1**
OR ИЛИ		$A + B$	x_1 x_0 y 0 0 **0** 0 1 **1** 1 0 **1** 1 1 **1**
NOT Инвертор		$\overline{A}$	x y 0 **1** 1 **0**
NAND И-НЕ		$\overline{A \cdot B}$	x_1 x_0 y 0 0 **1** 0 1 **1** 1 0 **1** 1 1 **0**
NOR ИЛИ-НЕ		$\overline{A + B}$	x_1 x_0 y 0 0 **1** 0 1 **0** 1 0 **0** 1 1 **0**
XOR Исключающее ИЛИ (либо)		$A \oplus B$	x_1 x_0 y 0 0 **0** 0 1 **1** 1 0 **1** 1 1 **0**
XNOR Либо-не		$\overline{A \oplus B}$ $A \odot B$	x_1 x_0 y 0 0 **1** 0 1 **0** 1 0 **0** 1 1 **1**

ФАЛ	Операционный символ	Обозначения логических элементов	
		ГОСТ	стандарт ANSI
$F_0 = 0$	0	Константа 0	Const 0
$F_1(x_1, x_2) = x_1 \cdot x_2$	$x_1 \wedge x_2$	 И (логическое умножение)	 AND (conjunction)
$F_2(x_1, x_2) = x_1 \cdot \overline{x_2}$	$x_1 \leftarrow x_2$	 Запрет x_1	 Inhibition x_1
$F_3(x_1, x_2) = = x_1 \cdot \overline{x_2} + x_1 \cdot x_2$	x_1	 Повторитель x_1	 BF (buffer x_1)
$F_4(x_1, x_2) = \overline{x_1} \cdot x_2$	$x_2 \leftarrow x_1$	 Запрет x_2	 Inhibition x_2
$F_5(x_1, x_2) = \overline{x_1} \cdot x_2 + x_1 \cdot x_2$	x_2	 Повторитель x_2	 BF (buffer x_2)
$F_6(x_1, x_2) = \overline{x_1} \cdot x_2 + x_1 \cdot \overline{x_2}$	$x_1 \oplus x_2$	 Исключающее ИЛИ	 EOR, XOR (exclusive OR)
$F_7(x_1, x_2) = x_1 + x_2$	$x_1 \vee x_2$	 ИЛИ (логическая сумма)	 OR (disjunc-tion)

ФАЛ	Операционный символ	Обозначения логических элементов	
		ГОСТ	стандарт ANSI
$F_8(x_1,x_2)=\overline{x_1+x_2}$	$x_1 \downarrow x_2$	 ИЛИ-НЕ (функция Пирса)	 NOR (Peers F.)
$F_9(x_1,x_2)=$ $=x_1\cdot x_2+\overline{x_1}\cdot\overline{x_2}$	$\overline{x_1 \oplus x_2}$ $x_1 \odot x_2$	 Исключающее ИЛИ-НЕ	 ENOR,XNOR (exclusive NOR)
$F_{10}(x_1,x_2)=$ $=x_1\cdot\overline{x_2}+\overline{x_1}\cdot\overline{x_2}$	$\overline{x_2}$	 НЕ (инвертор x_2)	 NOT (invertor x_2)
$F_{11}(x_1,x_2)=x_1+\overline{x_2}$	$x_2 \rightarrow x_1$	 Импликация	 Implication
$F_{12}(x_1,x_2)=$ $=\overline{x_1}\cdot\overline{x_2}+\overline{x_1}\cdot\overline{x_2}$	$\overline{x_1}$	 НЕ (инвертор x_1)	 NOT (invertor x_1)
$F_{13}(x_1,x_2)=\overline{x_1}+x_2$	$x_1 \rightarrow x_2$	 Импликация	 Implication
$F_{14}(x_1,x_2)=\overline{x_1\cdot x_2}$	$x_1 \mid x_2$	 И–НЕ (функция Шеффера)	 NAND (Shaffer F.)
$F_{15}=1$	1	Константа 1	Const 1

Физическое представление логических переменных

В цифровых устройствах формальные ноль и единица материализуются в виде электрического напряжения. Сигнал представляет собой определенную последовательность нолей и единиц. При его изменениях значения напряжения в разрядах двоичного числа в общем случае также изменяются.

В цифровых системах переход напряжения от одного уровня к другому происходит, как правило, в моменты времени, определяемые так называемыми тактирующими импульсами. Тактирование необходимо для синхронизации процессов в устройстве.

Состояние разряда (ноль или единица) может отображаться либо наличием или отсутствием напряжения в течение определенного времени внутри тактового интервала (рис.1), либо различными уровнями напряжения, сохраняющимися в течение всего тактового интервала (рис.2). Первый способ представления называется **импульсной логикой**, а второй – **потенциальной логикой**. В настоящее время наиболее распространена потенциальная логика.

Физическое представление логических переменных




Рис. 1. Представление числа в импульсной логике




Рис. 2. Представление числа в потенциальной логике

Физическое представление логических переменных

Потенциальная логика делится на **положительную** и **отрицательную**. В положительной логике единице соответствует более высокий уровень потенциала (рис.3,а), а отрицательной – более низкий (рис.3,б). Обычно в учебниках по схемотехнике по умолчанию имеют в виду положительную логику.




Рис. 3. Варианты положительной (а) и отрицательной (б) логик

Схемные реализации логических элементов

Логический элемент – это устройство, реализующее определенную логическую функцию (базисную или более сложную).

Логические элементы выполняются в виде интегральных микросхем. При этом разрабатывается не отдельная схема (например, ИЛИ-НЕ или И-НЕ), а **серия схем** разной степени сложности. Эти схемы имеют одно конструктивное исполнение, одни присоединительные размеры.

Все схемы рассчитываются на одинаковое напряжение питания и отвечают **требованиям согласования по уровням нуля и единицы** на входе и выходе (все схемы могут подключаться друг к другу непосредственно), по входным и выходным сопротивлениям.

Серия, как правило, содержит кроме простейших (базовых) и более сложные элементы. Существует много вариантов схемных реализаций логических элементов. Рассмотрим некоторые из них.

Транзисторно-транзисторная логика (ТТЛ)

Основным элементом этой схемной реализации является **логический элемент И-НЕ**. Существует несколько его разновидностей.

Схема с «простым» инвертором, представленная на рис. 4, позволяет изучить особенности элемента. Фрагмент на многоэмиттерном транзисторе T_1 выполняет функцию «И». Транзистор T_2 работает в ключевом режиме и является инвертором, т.е. выполняет функцию «НЕ».

Уровень напряжения отпирания транзисторов $U_{\text{бэ}} \approx 0.6$ В, **уровень напряжения насыщения** $U_{\text{бэн}} \approx 0.8$ В, напряжение между коллектором и эмиттером насыщенного транзистора $U_{\text{кэн}} \approx 0.2$ В.




Рис. 4. Элемент ТТЛ с «простым» инвертором

Транзисторно-транзисторная логика (ТТЛ)




Рис. 4. Элемент ТТЛ с «простым» инвертором

Транзисторно-транзисторная логика (ТТЛ)

Принцип работы

Допустим, что хотя бы на один из входов x_1, x_2, x_3 подан сигнал уровня логического нуля (0,2 В). Тогда ток источника питания (+5 В) через резистор $R_б$ и переход база – эмиттер транзистора T_1 потечет через этот вход на общую шину. Ток по альтернативному пути – источник, $R_б$, переход база - коллектор транзистора T_1, переход база - эмиттер транзистора T_2, общая шина – не потечет. Это обусловлено тем, что сумма падений напряжений прямосмещенных переходов между базой и коллектором T_1 и базой и эмиттером T_2 (0,6 + 0,6 = 1,2 В) больше, чем падение напряжения по левой ветви – падение между базой и эмиттером T_1 и напряжением на открытом входе (0,6 +0,2 = 0,8 В). Вследствие того, что ток коллектора T_1 равен нулю, он будет насыщен при любом отличном от нуля токе базы. Следовательно, $U_{кэ1} \approx 0{,}2$ В. Тогда $U_{бэ2} \approx 0{,}2 + 0{,}2 = 0{,}4$ В и T_2 - закрыт, потенциал его коллектора близок к +5 В, т.е. находится на уровне логической единицы.

Таким образом, если хотя бы на один вход элемента подан сигнал уровня логического нуля, на выходе формируется сигнал уровня логической единицы.




Рис. 4. Элемент ТТЛ с «простым» инвертором

Транзисторно-транзисторная логика (ТТЛ)

Если на все входы x_1, x_2, x_3 логического элемента подать сигналы уровня логической единицы (например, с коллекторов закрытых транзисторов $T_2{}'$ такого же типа схем, что и рассматриваемая), то транзистор T_1 окажется включенным в инверсном режиме – его переходы база-эмиттер окажутся смещенными в обратном направлении, а переход база-коллектор – в прямом. Это поясняется рис.5. Теперь токи будут втекать в эмиттеры транзистора T_1 через коллекторный переход этого транзистора, а значит, и через базу транзистора T_2 потекут базовый и эмиттерный токи транзистора T_1.




Рис. 5. Эквивалентная схема элемента при подаче сигналов единичного уровня на все входы

Транзисторно-транзисторная логика (ТТЛ)

При соответствующем выборе резисторов $R_б$ и $R_к$ транзистор T_2 будет открыт и насыщен. Потенциал его коллектора будет близок к 0.2 В, т.е. соответствовать уровню логического нуля. Таким образом, если на все входы элемента подать сигналы уровня логической единицы, на выходе будет сигнал уровня логического нуля.

Функционирование элемента отображено в табл.1. Эта таблица соответствует таблице истинности логического элемента И-НЕ.




Рис. 5. Эквивалентная схема элемента при подаче сигналов единичного уровня на все входы

Таблица 1.

x_3	x_2	x_1	y
0(0,2)	0(0,2)	0(0,2)	1(5)
0(0,2)	0(0,2)	1(5)	1(5)
0(0,2)	1(5)	0(0,2)	1(5)
0(0,2)	1(5)	1(5)	1(5)
1(5)	0(0,2)	0(0,2)	1(5)
1(5)	0(0,2)	1(5)	1(5)
1(5)	1(5)	0(0,2)	1(5)
1(5)	1(5)	1(5)	0(0,2)

Транзисторно-транзисторная логика (ТТЛ)

Серьезным недостатком элемента с «простым» инвертором является малое быстродействие, обусловленное, в том числе, относительно большим временем заряда паразитных конденсаторов той или иной природы, подключенных параллельно нагрузке. При переходе нуль-единица они относительно долго заряжаются через резистор $R_к$. Уменьшение номинала резистора ведет к росту потребляемой мощности.




Рис. 5. Эквивалентная схема элемента при подаче сигналов единичного уровня на все входы

Транзисторно-транзисторная логика (ТТЛ)

Серьезным недостатком элемента с «простым» инвертором является малое быстродействие, обусловленное, в том числе, относительно большим временем заряда паразитных конденсаторов той или иной природы, подключенных параллельно нагрузке. При переходе нуль-единица они относительно долго заряжаются через резистор $R_к$. Уменьшение номинала резистора ведет к росту потребляемой мощности.

Этот недостаток в значительной мере преодолен **в схеме со «сложным» инвертором**. Инвертор в этой схеме собран на трех транзисторах (T_2, T_3, T_4). При подаче сигнала нулевого уровня хотя бы на один из входов x_1, x_2, x_3 транзисторы T_2 и T_4 будут закрыты, а транзистор T_3 открыт и насыщен благодаря соответствующем току базы, протекающему через резистор R_2.




Рис. 6. Схема элемента ТТЛ со «сложным» инвертором

Транзисторно-транзисторная логика (ТТЛ)




Рис. 4. Элемент ТТЛ с «простым» инвертором




Рис. 6. Схема элемента ТТЛ со «сложным» инвертором

Транзисторно-транзисторная логика (ТТЛ)

В схеме со «сложным» инвертором сопротивление резистора R_4, служащее для ограничения сквозного тока при переходе из нуля в единицу и наоборот, мало в сравнении с сопротивлением нагрузки, т.е. основная нагрузка находится в эмиттерной цепи транзистора T_3 и, следовательно, эта часть схемы представляет собой эмиттерный повторитель. Это обусловливает малое выходное сопротивление логического элемента при подаче хотя бы на один из входов логического нуля.




Рис. 6. Схема элемента ТТЛ со «сложным» инвертором

Транзисторно-транзисторная логика (ТТЛ)

Если же на все входы x_1, x_2, x_3 поданы сигналы уровня логической единицы, то T_2 и T_4 оказываются открытыми (T_2 – током коллектора открытого транзистора T_2, а T_4 – током эмиттера T_2). Потенциал коллектора открытого транзистора T_2 будет равен $U_{бэ4} + U_{кэ2} \approx 0{,}8 + 0{,}2 = 1$В, а потенциал коллектора T_2 – 0, 2 В (см. рис. 6). Если бы не было диода D, разность потенциалов между базой и эмиттером транзистора T_3 была бы равна $U_{бэ3} \approx 1 - 0.2 = 0.8$В, и он был бы открыт. Это обусловило бы сквозной ток источника через транзисторы T_3 и T_4 и привело к разрушению схемы. Чтобы этого не допустить, в цепь эмиттера T_3 включен диод.

Диод имеет ВАХ с пологим начальным участком. Переход от пологого участка к крутому (т.е. к открытому состоянию) соответствует напряжению около 0,6 В. Поэтому потенциал эмиттера T_3 оказывается равным 0.8 В, а разность потенциалов $U_{бэ3}$ – равной 0,2 В. Вследствие этого транзистор T_3 оказывается закрытым.




Рис. 6. Схема элемента ТТЛ со «сложным» инвертором

Транзисторно-транзисторная логика (ТТЛ)

Таким образом, в статических состояниях один из транзисторов T_3 или T_4 всегда закрыт и через элемент проходит относительно небольшой ток. Скорость заряда паразитных емкостей при этом также значительно увеличивается в сравнении со схемой с «простым» инвертором, т.к. заряд происходит через эмиттерный повторитель, выходное сопротивление которого значительно меньше сопротивления $R_к$ в схеме с «простым» инвертором.




Рис. 6. Схема элемента ТТЛ со «сложным» инвертором

Транзисторно-транзисторная логика Шотки (ТТЛШ)

Дальнейшее увеличение быстродействия схем ТТЛ достигается уменьшением степени насыщения транзисторов в открытом состоянии (уменьшением времени рассасывания избыточного заряда в базе). С этой целью используют транзисторы, в которых переходы база-коллектор шунтируются диодами Шотки, имеющими меньшее напряжение отпирания, чем напряжение отпирания переходов база-коллектор. Логические элементы на основе такого типа транзисторов называют **элементами транзисторно-транзисторной логики Шотки (ТТЛШ)**. Одна из схем И-НЕ на транзисторах и диодах Шотки изображена на рис. 7.




Рис. 6. Схема элемента ТТЛ со «сложным» инвертором




Рис. 7. Вариант схемы элемента ТТЛШ

Транзисторно-транзисторная логика Шотки (ТТЛШ)

Одна из схем И-НЕ на транзисторах и диодах Шотки изображена на рис. 7. Роль диода D, повышающего потенциал эмиттера транзистора T_3 до 0,8 В (рис.6), в данном случае играет переход база-эмиттер транзистора T_5. На транзисторах T_4 и T_5 собран составной транзистор. Это обеспечивает повышение нагрузочной способности элемента. Переход база-коллектор транзистора T_5 не шунтирован диодом Шотки, т.к. он не входит в состояние насыщения вследствие того, что параллельно этому переходу подключены выходные электроды транзистора T_4, падение напряжения между которыми превышает 0,2-0,4 В. Это обеспечивает обратное смещение перехода.




Рис. 6. Схема элемента ТТЛ со «сложным» инвертором




Рис. 7. Вариант схемы элемента ТТЛШ

Транзисторно-транзисторная логика Шотки (ТТЛШ)

Каскад на транзисторе T_3 позволяет сузить диапазон напряжений на входе логического элемента, внутри которого происходит его переключение. В схеме рис. 6 по мере увеличения напряжения на входах x_1, x_2, x_3 увеличивается потенциал базы транзистора T_2. Когда он достигает уровня отпирания T_2, через коллекторную цепь этого транзистора начинает протекать ток. При этом до тех пор, пока потенциал базы T_2 не достигнет значений, превышающих 1.2 В, транзистор T_4 остается закрытым.




Рис. 6. Схема элемента ТТЛ со «сложным» инвертором




Рис. 7. Вариант схемы элемента ТТЛШ

Транзисторно-транзисторная логика Шотки (ТТЛШ)

Протекание тока коллектора транзистора T_2 обусловливает уменьшение потенциала базы транзистора T_3 (из-за увеличения падения на R_2). Вследствие этого уменьшается и напряжение на выходе логического элемента. По мере увеличения тока коллектора T_2 напряжение на выходе логического элемента все более уменьшается. Наконец, потенциал базы T_2 достигает такого уровня (превышает 1.2 В), что открывается транзистор T_4 и происходит быстрый переход выходного напряжения к уровню логического нуля.




Рис. 6. Схема элемента ТТЛ со «сложным» инвертором




Рис. 7. Вариант схемы элемента ТТЛШ

Транзисторно-транзисторная логика Шотки (ТТЛШ)




Рис. 7. Вариант схемы элемента ТТЛШ

Транзисторно-транзисторная логика Шотки (ТТЛШ)

Таким образом, в рассматриваемой схеме переход от уровня логической единицы к уровню логического нуля происходит при изменении входного напряжения в относительно широком диапазоне. Введение транзистора T_3 (рис. 7) позволяет сузить этот диапазон: после открывания транзистора T_2 ток его не может сильно увеличиться, т.к. транзистор T_3 закрыт. Вследствие этого при открытом T_2 до тех пор, пока напряжение на базе не превысит уровень, который открывает T_6, потенциал базы T_4, а следовательно, и напряжение на выходе элемента остаются практически неизменными.




Рис. 7. Вариант схемы элемента ТТЛШ

Транзисторно-транзисторная логика Шотки (ТТЛШ)

Переход из состояния логической единицы в состояние логического нуля происходит по мере открывания транзистора T_6, т.е. в более узкой области изменений входного напряжения.

Диоды Шотки $D_1 - D_3$, подключенные к информационным входам, предназначены для уменьшения амплитуды паразитных колебаний, возникающих во входных цепях в результате переключения данного или других логических элементов из одного состояния в другое.




Рис. 7. Вариант схемы элемента ТТЛШ

Транзисторно-транзисторная логика (ТТЛ)




Рис. 8. Элемент с «открытым» коллектором

Транзисторно-транзисторная логика (ТТЛ)

При необходимости подключения к выходу логического элемента относительно мощной и (или) нестандартной нагрузки («лампочки») может быть использован элемент ТТЛ с «открытым» коллектором (рис. 8).

Как видно из рисунка, выходные транзисторы таких элементов могут питаться от отдельного, например более мощного, источника. Выходы элементов с «открытым коллектором» могут соединяться между собой, образуя так называемое «монтажное ИЛИ» (при выборе в качестве функции y напряжения на нагрузке и принятии условия, что $y = 1$ при высоком уровне напряжения на ней):

$$y = x_1^0 x_2^0 x_3^0 + x_1^1 x_2^1 x_3^1 + \ldots + x_1^n x_2^n x_3^n$$

(здесь $x_1^i x_2^i x_3^i$ - конъюнкция входных сигналов i-го элемента).




Рис. 8. Элемент с «открытым» коллектором

Выходы рассмотренных выше элементов ТТЛ со «сложным» инвертором (рис. 6) нельзя соединять между собой, т.е. нельзя подключать к одному проводнику (линии) выходы сразу нескольких элементов. Это ограничение связано с тем, что возможна ситуация, когда через выходные транзисторы будут протекать значительные токи, могущие привести к выходу их (или других компонентов схемы) из строя. Например, если один из соединенных параллельно по выходам элементов находится в состоянии логической единицы (т.е. транзистор T_3 этого элемента открыт), а другой – в состоянии логического нуля (в этом элементе открыт транзистор T_4), то по цепи R_4, T_3, D первого элемента и T_4 - второго потечет ток, ограничиваемый лишь резистором R_4 и значительно превышающий ток в штатном режиме. Для того чтобы исключить подобные ситуации, необходимо при соединении нескольких элементов по выходу исключить их одновременное функционирование. Это достигается введением в схему со «сложным» инвертором дополнительного диода (D_1) и увеличением на один количества эмиттеров многоэмиттерного транзистора (рис. 9).

Транзисторно-транзисторная логика (ТТЛ)




Рис. 9. Схема элемента с тремя состояниями

Транзисторно-транзисторная логика (ТТЛ)

Полученная схема имеет дополнительный вход (вход разрешения), по которому подается сигнал на подключение элемента к общей линии или отключение от нее.

При единичном уровне сигнала на входе разрешения элемент подключен к общему проводу и функционирует в штатном режиме: на его выходе в соответствии с алгоритмом работы могут быть сигналы как нулевого, так и единичного уровней. Если же на входе разрешения сигнал нулевого уровня, то транзисторы T_2, T_3 и T_4 закрыты (T_2 и T_3 - из-за протекания тока базы транзистора T_1 в линию разрешения, а не в базовые цепи этих транзисторов, T_4 - из-за нулевого уровня потенциала на базе, подключенной через диод D_1 ко входу разрешения). Закрытые транзисторы слабо нагружают общую линию. Поэтому говорят, что схема находится в $\overline{Z}$ (zero) состоянии.

Элементы рассмотренного типа называют элементами с тремя состояниями.




Рис. 9. Схема элемента с тремя состояниями

Познакомившись с особенностями построения и работы логических элементов на примере одного из представителей, перейдем теперь к определениям их основных параметров и характеристик.

1. Напряжение источника питания E.
2. Уровни напряжения логического нуля U^0 и логической единицы U^1.
3. Потребляемый ток i_n и потребляемая мощность P_n: $i_n = 0{,}5(i_n^0 + i_n^1)$,

$$P_n = 0{,}5(P_n^0 + P_n^1) = i_n E$$

(i_n^0, P_n^0, i_n^1, P_n^1 - токи и мощности, потребляемые в состояниях логического нуля и единицы).

4. Коэффициент объединения по входу $K_{об}$ - число входов элемента, по которым реализуется логическая функция.
5. Коэффициент разветвления по выходу $K_{раз}$ - максимальное число схем такого же типа, которое можно подключить к выходу данного элемента.

Транзисторно-транзисторная логика (ТТЛ)

Познакомившись с особенностями построения и работы логических элементов на примере одного из представителей, перейдем теперь к определениям их основных параметров и характеристик.

1. Напряжение источника питания E.
2. Уровни напряжения логического нуля U^0 и логической единицы U^1.
3. Потребляемый ток i_n и потребляемая мощность P_n: $i_n = 0{,}5(i_n^0 + i_n^1)$,

$$P_n = 0{,}5(P_n^0 + P_n^1) = i_n E$$

(i_n^0, P_n^0, i_n^1, P_n^1 - токи и мощности, потребляемые в состояниях логического нуля и единицы).

4. Коэффициент объединения по входу $K_{об}$ - число входов элемента, по которым реализуется логическая функция.
5. Коэффициент разветвления по выходу $K_{раз}$ - максимальное число схем такого же типа, которое можно подключить к выходу данного элемента.
6. Входная характеристика. Входная характеристика отображает зависимость тока, протекающего через один из входов логического элемента (при напряжении на остальных входах уровня логической единицы), от приложенного к нему напряжения. Для элемента ТТЛ эта зависимость изображена на рис. 10. Из него следует, что насыщенному состоянию транзисторов T_2 и T_4 (рис. 6) соответствуют значения $U_{вх}$, превышающие U_H. В этой области режим транзистора T_1 инверсный. Входной ток – втекающий. В области левее $i_{вх} = 0$ переход база - эмиттер T_1 смещен в прямом направлении, входной ток – вытекающий. В начале этой области транзисторы T_2 и T_4 находятся в активном режиме, закрываясь по мере смещения $U_{вх}$ к уровню логического нуля.




Рис.10. Входная характеристика элемента ТТЛ

Транзисторно-транзисторная логика (ТТЛ)

Познакомившись с особенностями построения и работы логических элементов на примере одного из представителей, перейдем теперь к определениям их основных параметров и характеристик.

1. Напряжение источника питания E.
2. Уровни напряжения логического нуля U^0 и логической единицы U^1.
3. Потребляемый ток i_n и потребляемая мощность P_n: $i_n = 0{,}5(i_n^0 + i_n^1)$,

$$P_n = 0{,}5(P_n^0 + P_n^1) = i_n E$$

(i_n^0, P_n^0, i_n^1, P_n^1 - токи и мощности, потребляемые в состояниях логического нуля и единицы).

4. Коэффициент объединения по входу $K_{об}$ - число входов элемента, по которым реализуется логическая функция.
5. Коэффициент разветвления по выходу $K_{раз}$ - максимальное число схем такого же типа, которое можно подключить к выходу данного элемента.
6. Входная характеристика. Входная характеристика отображает зависимость тока, протекающего через один из входов логического элемента (при напряжении на остальных входах уровня логической единицы), от приложенного к нему напряжения. Для элемента ТТЛ эта зависимость изображена на рис. 10. Из него следует, что насыщенному состоянию транзисторов T_2 и T_4 (рис. 6) соответствуют значения $U_{вх}$, превышающие U_H. В этой области режим транзистора T_1 инверсный. Входной ток – втекающий. В области левее $i_{вх} = 0$ переход база - эмиттер T_1 смещен в прямом направлении, входной ток – вытекающий. В начале этой области транзисторы T_2 и T_4 находятся в активном режиме, закрываясь по мере смещения $U_{вх}$ к уровню логического нуля.




Рис. 6. Схема элемента ТТЛ со «сложным» инвертором

Транзисторно-транзисторная логика (ТТЛ)

7. Выходные характеристики. Двум состояниям на выходе логического элемента соответствуют две зависимости. Первая (рис. 11) отображает изменение напряжения на выходе ($U^1_{вых}$) в зависимости от тока нагрузки ($i^1_{вых}$) при уровнях напряжения, соответствующих логической единице.

Вторая (рис. 12) отображает ту же зависимость при уровнях напряжения, соответствующих логическому нулю ($i^0_{вых}$). Максимально допустимое значение тока ($i^1_{вых\,max}$) в первом случае ограничивается минимально допустимым значением напряжения уровня логической единицы (U^1_{min}). Максимально допустимый ток $i^0_{вых\,max}$ во втором случае определяется максимально допустимым значением напряжения уровня логического нуля ($U^0_{вых\,max}$). Токи $i^1_{вых\,max}$ и $i^0_{вых\,max}$ ограничивают максимальное значение коэффициентов разветвления при напряжениях уровня логического нуля ($K^0_{раз}$) и логической единицы ($K^1_{раз}$).




Рис. 11. Выходная характеристика для состояния логической единицы

8. Передаточная характеристика. Передаточная характеристика представляет собой зависимость напряжения на выходе логического элемента ($U_{вых}$) от напряжения на одном из его входов ($U_{вх}$). При этом на остальных входах логического элемента напряжение постоянно и имеет уровень, обеспечивающий переключение элемента при изменении напряжения на выделенном входе от уровня логического нуля до уровня логической единицы и наоборот.

Если низкому уровню входного напряжения соответствует высший уровень выходного и наоборот, то характеристика относится к инвертирующему логическому элементу. В противном случае – это характеристика неинвертирующего элемента.

Транзисторно-транзисторная логика (ТТЛ)

7. Выходные характеристики. Двум состояниям на выходе логического элемента соответствуют две зависимости. Первая (рис. 11) отображает изменение напряжения на выходе ($U^1_{вых}$) в зависимости от тока нагрузки ($i^1_{вых}$) при уровнях напряжения, соответствующих логической единице.

Вторая (рис. 12) отображает ту же зависимость при уровнях напряжения, соответствующих логическому нулю ($i^0_{вых}$). Максимально допустимое значение тока ($i^1_{вых\,max}$) в первом случае ограничивается минимально допустимым значением напряжения уровня логической единицы (U^1_{min}). Максимально допустимый ток $i^0_{вых\,max}$ во втором случае определяется максимально допустимым значением напряжения уровня логического нуля ($U^0_{вых\,max}$). Токи $i^1_{вых\,max}$ и $i^0_{вых\,max}$ ограничивают максимальное значение коэффициентов разветвления при напряжениях уровня логического нуля ($K^0_{раз}$) и логической единицы ($K^1_{раз}$).




Рис. 12. Выходная характеристика для состояния логического нуля

8. Передаточная характеристика. Передаточная характеристика представляет собой зависимость напряжения на выходе логического элемента ($U_{вых}$) от напряжения на одном из его входов ($U_{вх}$). При этом на остальных входах логического элемента напряжение постоянно и имеет уровень, обеспечивающий переключение элемента при изменении напряжения на выделенном входе от уровня логического нуля до уровня логической единицы и наоборот.

Если низкому уровню входного напряжения соответствует высший уровень выходного и наоборот, то характеристика относится к инвертирующему логическому элементу. В противном случае – это характеристика неинвертирующего элемента.

Транзисторно-транзисторная логика (ТТЛ)




Рис. 11. Выходная характеристика для состояния логической единицы




Рис. 12. Выходная характеристика для состояния логического нуля

Транзисторно-транзисторная логика (ТТЛ)

7. Выходные характеристики. Двум состояниям на выходе логического элемента соответствуют две зависимости. Первая (рис. 11) отображает изменение напряжения на выходе ($U^1_{вых}$) в зависимости от тока нагрузки ($i^1_{вых}$) при уровнях напряжения, соответствующих логической единице.

Вторая (рис. 12) отображает ту же зависимость при уровнях напряжения, соответствующих логическому нулю ($i^0_{вых}$). Максимально допустимое значение тока ($i^1_{вых\,max}$) в первом случае ограничивается минимально допустимым значением напряжения уровня логической единицы (U^1_{min}). Максимально допустимый ток $i^0_{вых\,max}$ во втором случае определяется максимально допустимым значением напряжения уровня логического нуля ($U^0_{вых\,max}$). Токи $i^1_{вых\,max}$ и $i^0_{вых\,max}$ ограничивают максимальное значение коэффициентов разветвления при напряжениях уровня логического нуля ($K^0_{раз}$) и логической единицы ($K^1_{раз}$).




Рис. 12. Выходная характеристика для состояния логического нуля

8. Передаточная характеристика. Передаточная характеристика представляет собой зависимость напряжения на выходе логического элемента ($U_{вых}$) от напряжения на одном из его входов ($U_{вх}$). При этом на остальных входах логического элемента напряжение постоянно и имеет уровень, обеспечивающий переключение элемента при изменении напряжения на выделенном входе от уровня логического нуля до уровня логической единицы и наоборот.

Если низкому уровню входного напряжения соответствует высший уровень выходного и наоборот, то характеристика относится к инвертирующему логическому элементу. В противном случае – это характеристика неинвертирующего элемента.

Транзисторно-транзисторная логика (ТТЛ)

8. Передаточная характеристика. Передаточная характеристика представляет собой зависимость напряжения на выходе логического элемента ($U_{вых}$) от напряжения на одном из его входов ($U_{вх}$). При этом на остальных входах логического элемента напряжение постоянно и имеет уровень, обеспечивающий переключение элемента при изменении напряжения на выделенном входе от уровня логического нуля до уровня логической единицы и наоборот.

Если низкому уровню входного напряжения соответствует высший уровень выходного и наоборот, то характеристика относится к инвертирующему логическому элементу. В противном случае – это характеристика неинвертирующего элемента.

Передаточная характеристика представляет собой статическую зависимость (рис.13). В эксперименте она снимается таким образом, чтобы скорость изменения напряжения на входе $\left(\frac{dU_{вх}}{dt}\right)$ была меньше скорости процессов установления в логическом элементе.




Рис. 13. Передаточная характеристика логического элемента (инвертирующего)

Цифровая схема должна обеспечивать четкое разделение логических уровней. Вследствие этого на передаточной характеристике выделяют три участка: I – отображает логическую единицу ($U_{вых} = U^1$), III - логический нуль ($U_{вых} = U^0$), II – область неопределенности. Последняя заключена в диапазоне входных напряжений $U_n^1 - U_n^0$. Левая граница (U_n^0) – порог переключения в нуль, правая (U_n^1) – порог переключения в единицу.

Транзисторно-транзисторная логика (ТТЛ)

9. Помехоустойчивость. Помехоустойчивость делится на статическую и импульсную.

Первая отражает устойчивость к паразитному воздействию, длительность которого значительно превосходит время установления логического элемента, вторая – к воздействию длительностью, значительно меньшей времени установления.

Из рис. 13 следует, что помехоустойчивость тем выше, чем меньше область неопределенности и больше разность логических уровней:
в случае $U_n^1 - U_n^0 = 0$ максимальная амплитуда помехи близка к $0{,}5\,(U^1 - U^0)$.

Импульсная помеха может быть внешней или внутренней (помеха по цепям питания). Если импульс короткий, его амплитуда для осуществления сбоя схемы оказывается намного больше статической помехи.




Рис. 13. Передаточная характеристика логического элемента (инвертирующего)

10. Время задержки распространения сигнала. Этот параметр характеризует быстродействие логического элемента. Быстродействие определяется временем реакции логического элемента на изменение входного сигнала (рис. 14). Измерение этого времени осуществляется по уровню середины перепада 0-1 или 1-0. Различают время задержки перехода сигнала на выходе логического элемента из единицы в нуль ($t_з^{1,0}$) и из нуля в единицу ($t_з^{0,1}$). Среднее время задержки ($t_з$) определяется формулой $t_з = 0{,}5(t_з^{1,0} + t_з^{0,1})$.

11. Работа переключения (A). Определяется соотношением $A = P_n t_з$. Этот параметр характеризует как экономичность, так и быстродействие. Он является важнейшим параметром и отражает требование к идеальному ключевому элементу – иметь максимальное быстродействие при минимальных энергетических затратах.




Рис. 14. К определению времени задержки

Транзисторно-транзисторная логика (ТТЛ)




Рис. 13. Передаточная характеристика логического элемента (инвертирующего)




Рис. 14. К определению времени задержки

Типы логик на биполярных транзисторах

Перейдем теперь к знакомству с другими типами логических элементов. Известно большое число в той или иной степени распространенных схемотехнических и технологических реализаций логических элементов. Однако широкое практическое применение получили лишь некоторые из них, в большей степени удовлетворяющие требованиям по быстродействию, помехоустойчивости, работе переключения, занимаемой площади, нагрузочной способности, частоте и другим. В то же время происходит непрерывная переоценка степени совместимости каждого из этих технических решений с новыми концепциями построения цифровых устройств. Это приводит к ограничению применения одних реализаций и, наоборот, к широкому распространению других, ранее менее употребительных.

Эмиттерно-связанная логика (ЭСЛ)




Рис. 15. Схема трехвходового элемента ЭСЛ

Эмиттерно-связанная логика (ЭСЛ)

В основе элемента (рис. 15) лежит переключатель тока. Он выполнен на транзисторах $T_2 - T_5$. Транзисторы $T_2 - T_4$ составляют одно плечо переключателя, транзистор T_5 - второе. Величину переключаемого тока определяет резистор R. На транзисторах $T_2 - T_5$ собраны эмиттерные повторители. Особенностью схемы является то, что транзисторы в ней находятся только в активном режиме или режиме отсечки. Это обусловливает высокое быстродействие элементов ЭСЛ ($t_з < 1_{нс}$).

В схеме элемента с общей шиной соединен положительный вывод источника питания (E = - 5,2 В). Поэтому уровни напряжения, соответствующие логическому нулю и единице, отрицательны: логическому нулю соответствует напряжение около – 1,6 В ($U^0 \sim -1{,}6$ В), логической единице – около - 0,8 В ($U^1 \sim -0{,}8$ В).




Рис. 15. Схема трехвходового элемента ЭСЛ

Соединение с общей шиной положительного полюса источника позволяет ослабить зависимость напряжений логических уровней от напряжения источника питания.

Например, если закрыт транзистор T_5 (правое плечо переключателя), то уровень потенциала базы T_6 близок к нулю и напряжение на эмиттере этого транзистора определяется только падением на переходе база - эмиттер, которое слабо изменяется при изменении напряжения источника питания.

Эмиттерно-связанная логика (ЭСЛ)

Работа логического элемента на рис. 15 сводится к следующему:

Положим, что хотя бы на один из входов x_1, x_2, x_3 подан сигнал уровня логической единицы (-0,8 В). Это напряжение выше опорного (-1.2 В), поданного на базу транзистора T_5. Поэтому ток потечет через левое плечо переключателя (один или несколько открытых транзисторов $T_2 - T_4$), а ток правого плеча (ток коллектора транзистора T_5) будет равен нулю. Через резистор $R_{к2}$ будет протекать только ток базы транзистора T_6. Поэтому потенциал базы T_6 будет близок к нулю, а потенциал эмиттера равен падению напряжения база-эмиттер (-0,8 В).




Рис. 15. Схема трехвходового элемента ЭСЛ

Эмиттерно-связанная логика (ЭСЛ)

Таким образом, если хотя бы на одном из входов действует сигнал логической единицы, на выходе y формируется сигнал уровня логической единицы. При этих же условиях на входе ток открытого транзистора (или открытых транзисторов) левого плеча создает на резисторе $R_{к1}$ (при соответствующем выборе номинала) падение напряжения – 0,8 В. Это напряжение, складываясь с падением на промежутке база-эмиттер транзистора T_1 (-0,8 В), создает напряжение на выходе y_1, равное – 1.6 В, т.е. на выходе y_1 формируется сигнал уровня логического нуля.




Рис. 15. Схема трехвходового элемента ЭСЛ

Эмиттерно-связанная логика (ЭСЛ)

Если теперь на все входы x_1, x_2, x_3 подать сигналы уровня логического нуля, то транзисторы $T_2 - T_4$ будут закрыты, а транзистор T_5 – открыт. В этом случае на выходе y формируется сигнал уровня логического нуля, а на выходе y_1 – уровня логической единицы.

Таким образом, выход y выполняет функцию ИЛИ ($y = x_1 + x_2 + x_3$), а выход y_1 – функцию ИЛИ-НЕ ($y_1 = \bar{y} = \overline{x_1 + x_2 + x_3}$).




Рис. 15. Схема трехвходового элемента ЭСЛ

Эмиттерно-связанная логика (ЭСЛ)

Логические элементы на основе ЭСЛ, кроме высокого быстродействия, характеризуются также:

1) Постоянством тока источника питания, что уменьшает вероятность возникновения помехи по этой цепи.
2) Относительно небольшим значением перепада между логическими уровнями (0.8 В), что уменьшает работу переключения, связанную с зарядом и разрядом паразитных емкостей.
3) Низким выходным и высоким входным сопротивлениями, что обусловливает высокий коэффициент разветвления ($k_{\text{раз}}$ до 30) и относительно большой коэффициент объединения по входу ($k_{\text{об}}$~5).

Однако относительно большая потребляемая мощность ограничивает применение этих элементов в микросхемах больших и сверхбольших интегральных схем (БИС и СБИС). Наибольшее применение в этих схемах нашли логические элементы, построенные на основе полевых транзисторов.

Логические элементы на полевых транзисторах

Основная особенность этих элементов – чрезвычайно малая мощность управления. Это обусловлено тем, что полевые транзисторы управляются напряжением, а не током, как биполярные. В статических состояниях ток в цепи затвора практически отсутствует. Энергия управляющего сигнала расходуется только при переключениях и тратится на заряд и разряд паразитных конденсаторов (в этих процессах электрическая энергия превращается в тепловую – диссипирует).




Рис. 16. Инвертор на комплементарной паре

Наибольшее распространение в настоящее время приобрели логические элементы на полевых транзисторах КМОП схемных и технологических решений (аббревиатура МОП – сокращение от «металл-окисел-полупроводник» - отображает структуру транзистора, буква К – означает «комплементарный»).

Логические элементы на полевых транзисторах

Логические элементы КМОП построены на двух взаимно дополняющих типах полевых транзисторов – с *n*-каналом и с *p*-каналом, изготовленных в одном технологическом цикле.

Если затворы комплементарных транзисторов соединить между собой и подать на это соединение сигналы логических уровней, то всегда один из транзисторов будет открыт, а другой – закрыт. Например, в схеме простейшего инвертора (рис. 16) при подаче на управляющий вход *x* сигнала уровня логической единицы (~ *E*) *n*-канальный транзистор T_1 будет открыт, а *p*-канальный T_2 - закрыт. Напряжение на выходе *y* при этом близко к нулю, так как ток закрытого транзистора T_2 чрезвычайно мал и падение напряжения на T_1 при протекании этого тока несущественно. Если же на вход подан сигнал уровня логического нуля (практически совпадающий с нулевым уровнем напряжения), то транзистор T_1 - закрыт, а T_2 - открыт. На выходе *y* оказывается сигнал уровня логической единицы (~ E).




Рис. 16. Инвертор на комплементарной паре

Таким образом, при подаче сигнала любого из двух уровней в установившемся режиме сквозной ток через транзистор, а значит, ток в цепи источника и мощность, потребляемая от него, будут равны нулю. Это одно из главных преимуществ логических элементов, выполненных по КМОП технологиям. Мощность источника расходуется, как и во входных цепях, лишь на заряд и разряд паразитных конденсаторов.

Логические элементы на полевых транзисторах




Рис. 17. Элемент ИЛИ – НЕ на КМОП транзисторах

Схемные реализации базовых элементов ИЛИ-НЕ и И-НЕ на основе КМОП транзисторов представлены на рис. 17 и 18. В схеме рис. 17 при подаче на все входы сигнала уровня логического нуля транзисторы T_1 и T_2 оказываются закрытыми, а T_3 и T_4 - открытыми. На выходе действует сигнал уровня логической единицы.




Рис. 18. Элемент И-НЕ на КМОП транзисторах

Если хотя бы на одном из входов действует сигнал уровня логической единицы, то соответствующий транзистор (T_1 или T_2) открыт, а один из включенных последовательно (T_3 или T_4) закрыт. На выходе формируется сигнал уровня логического нуля. Рассмотренный характер функционирования соответству ет таблице истинности логической функции ИЛИ-НЕ.

В схеме рис. 18 при подаче на оба входа x_1 и x_2 сигнала уровня логической единицы транзисторы T_1 и T_2 открыты, а T_3 и T_4 - закрыты. На выходе сигнал уровня логического нуля.

Логические элементы на полевых транзисторах

В схеме рис. 18 при подаче на оба входа x_1 и x_2 сигнала уровня логической единицы транзисторы T_1 и T_2 открыты, а T_3 и T_4 - закрыты. На выходе сигнал уровня логического нуля. Если хотя бы на одном из входов действует сигнал уровня логического нуля, то соответствующий транзистор (T_1 или T_2) закрыт, а комплементарный ему (T_3 и T_4) открыт. На выходе действует сигнал уровня логической единицы. Устройство реализует функцию И-НЕ.

На основе КМОП транзисторов выполняется также множество более сложных схем.

Кроме малой потребляемой мощности, к достоинствам логических элементов на КМОП транзисторах можно отнести высокую помехоустойчивость, способность сохранять работоспособность при значительных изменениях напряжения питания, большую нагрузочную способность (из-за большого входного сопротивления к выходу элемента можно подключить значительно большее количество подобных элементов, чем в микросхемах ТТЛ).

Элементы КМОП являются, как уже упоминалось, основными в схемах внутренних областей БИС и СБИС.





Рис. 18. Элемент И-НЕ на КМОП транзисторах

ЦИФРОВЫЕ УСТРОЙСТВА



а б

Рис. Структура а - комбинационного и б - последовательного цифровых устройств

КОМБИНАЦИОННЫЕ ЦИФРОВЫЕ УСТРОЙСТВА

Комбинационные цифровые устройства предназначены для преобразования цифровых сигналов на основе комбинационных логических схем, и, следовательно, выходные состояния таких устройств не зависят от предыстории, а однозначно определяются входными сигналами в рассматриваемые моменты времени. Другими словами комбинационные устройства не содержат элементы памяти. К основным типам комбинационных устройств относятся сумматоры, дешифраторы и шифраторы, мультиплексоры и демультиплексоры, преобразователи кодов, схемы сравнения, пороговые и мажоритарные элементы и др.

Сумматоры


Сумматор (Summator, Adder) – комбинационное логическое устройство, выполняющее арифметическое сложение чисел, представленных в виде двоичных кодов. Сумматоры применяются в цифровой технике и используются как самостоятельно, так и в составе арифметико-логических устройств. На принципиальных схемах **сумматор обозначается буквами SM**. Сумматоры подразделяются на неполные (полусумматоры – Half Adder) и полные сумматоры (Full Adder).

Таблица истинности полусумматора

A_i	B_i	S_i	P_i
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

$$S_i = A_i \overline{B_i} + \overline{A_i} B_i = A_i \oplus B_i;$$

$$P_i = A_i B_i.$$



Полусумматор




Схема полного сумматора




Таблица истинности полного сумматора

№	A_i	B_i	P_{i-1}	S_i	P_i
0	0	0	0	0	0
1	0	0	1	1	0
2	1	0	0	1	0
3	1	0	1	0	1
4	0	1	0	1	0
5	0	1	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1

$$S_i = \overline{A_i}\,\overline{B_i}\,P_{i-1} + A_i\,\overline{B_i}\,\overline{P_{i-1}} + \overline{A_i} B_i \overline{P_{i-1}} + A_i B_i P_{i-1} = A_i \oplus B_i \oplus P_{i-1};$$

$$P_i = A_i \overline{B_i} P_{i-1} + \overline{A_i} B_i P_{i-1} + A_i B_i \overline{P_{i-1}} + A_i B_i P_{i-1} = (A_i \oplus B_i) P_{i-1} + A_i B_i.$$






Схема полного сумматора


Полусумматор и сумматор




Полусумматор



полный сумматор



четырехразрядный сумматор




Многоразрядный полусумматор

Полусумматор


Полусумматор (обозначается **HS**) является простейшим суммирующим устройством, таблица истинности, логическая схема и условное обозначение которого приведены на рисунке ниже.

A	*B*	*S*	*P*
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

а



б



в

Рис. Таблица истинности (а), логическая схема (б) и условное обозначение (в) одноразрядного полусумматора

Полусумматор HS осуществляет арифметическое сложение двух одноразрядных чисел A и B по правилам суммирования двоичных чисел: 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 10. В результате сложения для каждого разряда получаются две цифры: сумма S для этого разряда и значение переноса P, которое переносится в следующий старший разряд. При **арифметическом** сложении двух чисел (1 + 1) результат оказывается двухразрядным двоичным числом ($10_2 = 2_{10}$). В этом случае сумма $S = 0$, а 1 переносится в старший разряд ($P = 1$).

Полусумматор

Следует отметить, что при логическом сложении этих двух чисел результат суммирования будет 1, т.к. согласно правилам алгебры логики $x \vee x = x$. Это обстоятельство не позволяет применить для арифметического суммирования логический элемент ИЛИ, а требует разработки специальных устройств. Из таблицы истинности (рис. а) следует, что арифметическая сумма S чисел A и B и сигнал переноса P определяются выражениями:

$$S = \bar{A}B + A\bar{B} = A \oplus B, \quad \text{P} = \text{A}\cdot\text{B}. \qquad (1)$$


В выражении (1) сумма S представляет собой функцию алгебры логики неравнозначности, выполняет логическую операцию суммирования по модулю два и реализуется интегральной микросхемой ИСКЛЮЧАЮЩЕЕ ИЛИ. Сигнал переноса в старший разряд P = A·B появляется на выходе только тогда, когда на входы A и B поданы единицы, данная операция умножения (конъюнкции) реализуется логическим элементом 2И. Таким образом, полусумматор имеет два входа и выхода (см. рис.). Такие схемы предназначены для арифметического сложения двух одноразрядных чисел и используется только для суммирования младших разрядов.

Полусумматор


Полусумматор (обозначается **HS**) является простейшим суммирующим устройством, таблица истинности, логическая схема и условное обозначение которого приведены на рисунке ниже.

A	*B*	*S*	*P*
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

а



б



в

Рис. Таблица истинности (а), логическая схема (б) и условное обозначение (в) одноразрядного полусумматора


Полусумматор HS осуществляет арифметическое сложение двух одноразрядных чисел A и B по правилам суммирования двоичных чисел: 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 10. В результате сложения для каждого разряда получаются две цифры: сумма S для этого разряда и значение переноса P, которое переносится в следующий старший разряд. При **арифметическом** сложении двух чисел (1 + 1) результат оказывается двухразрядным двоичным числом ($10_2 = 2_{10}$). В этом случае сумма $S = 0$, а 1 переносится в старший разряд ($P = 1$).

Сумматоры

Одноразрядный полный сумматор SM (рис.) отличается от полусумматора HS тем, что он имеет три входа (два слагаемых и перенос P_i из предыдущего i-го разряда), а также два выхода (суммы S и переноса P в следующий старший разряд). Его таблица истинности и условное обозначение приведены на рисунке ниже.

Входы			Выходы	
A	B	P_i	S	P
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

а



б

Рис. Таблица истинности (а) и условное обозначение (б) одноразрядного сумматора

Сумматоры

Рассмотрим **метод проектирования (синтез) полного одноразрядного сумматора**, осуществляющего суммирование трех переменных A, B и P_i. При этом если на входе SM суммируются числа типа (1+1), то на выходе SM необходимо осуществить перенос P полученной единицы в следующий разряд, а также осуществить прием сигнала переноса P_i, поступившего из i-го предыдущего разряда.

Входы			Выходы	
A	B	P_i	S	P
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

По данным таблицы истинности запишем логические выражения для значений суммы S и переноса P, и минимизируем их аналитическим методом, используя законы и правила алгебры логики:

$$S = \bar{A} \cdot \bar{B} \cdot P_i + \bar{A} \cdot B \cdot \bar{P_i} + A \cdot \bar{B} \cdot \bar{P_i} + A \cdot B \cdot P_i =$$

$$= \bar{P_i}(\bar{A} \cdot B + A \cdot \bar{B}) + P_i(\bar{A} \cdot \bar{B} + A \cdot B) = \bar{P_i}(A \oplus B) + P_i(\overline{A \oplus B}) = (A \oplus B) \oplus P_i, \quad (2)$$

$$\mathrm{P} = \bar{A} \cdot B \cdot P_i + A \cdot \bar{B} \cdot P_i + A \cdot B \cdot \bar{P_i} + A \cdot B \cdot P_i =$$

$$= P_i \cdot (\bar{A} \cdot B + A \cdot \bar{B}) + A \cdot B \cdot (\bar{P_i} + P_i) = P_i(A \oplus B) + A \cdot B. \quad (3)$$

Сумматоры

$$S = \bar{A} \cdot \bar{B} \cdot P_i + \bar{A} \cdot B \cdot \bar{P_i} + A \cdot \bar{B} \cdot \bar{P_i} + A \cdot B \cdot P_i =$$

$$= \bar{P_i}(\bar{A} \cdot B + A \cdot \bar{B}) + P_i(\bar{A} \cdot \bar{B} + A \cdot B) = \bar{P_i}(A \oplus B) + P_i(\overline{A \oplus B}) = (A \oplus B) \oplus P_i, \quad (2)$$

$$\mathrm{P} = \bar{A} \cdot B \cdot P_i + A \cdot \bar{B} \cdot P_i + A \cdot B \cdot \bar{P_i} + A \cdot B \cdot P_i =$$

$$= P_i \cdot (\bar{A} \cdot B + A \cdot \bar{B}) + A \cdot B \cdot (\bar{P_i} + P_i) = P_i(A \oplus B) + A \cdot B. \quad (3)$$

По выражениям (2) и (3) составим логическую схему двоичного полного одноразрядного сумматора SM (рисунок ниже).




Рис. Схема одноразрядного полного сумматора

Представленная на рисунке логическая схема сумматора реализована на логических элементах ИСКЛЮЧАЮЩЕЕ ИЛИ (DD1 и DD2), а также схемы DD3, в состав которой входят элементы 2И и 2ИЛИ.

Сумматоры

Многоразрядные сумматоры составляются из полных одноразрядных сумматоров и выполняют арифметическую операцию суммирования многоразрядных двоичных чисел $A = a_n a_{n-1} \dots a_0, B = b_n b_{n-1} \cdots b_0$. По принципу обработки разрядов чисел многоразрядные сумматоры делятся на **последовательные** и **параллельные**.

В последовательном многоразрядном сумматоре сложение кодов осуществляется последовательно, т.е. поразрядно, начиная с младшего разряда с помощью одноразрядного сумматора на три входа. **Достоинством** последовательного многоразрядного сумматора является простота аппаратурной реализации, а **недостатком** – достаточно большое время суммирования. На рис. приведена схема последовательного двоичного n-разрядного сумматора.




Рис. Схема последовательного n-разрядного сумматора

Сумматоры




Рис. Схема последовательного n-разрядного сумматора

Последовательный двоичный n-разрядный сумматор (см. рис. выше) требует минимальных аппаратных затрат, однако длительность операции сложения пропорциональна разрядности чисел. Поэтому последовательные сумматоры можно использовать в относительно медленнодействующих устройствах.

В параллельном многоразрядном сумматоре достигается более высокое быстродействие, т.к. суммируемые коды поступают на входы сумматора одновременно по всем разрядам. Обычно в ЭВМ используют обработку данных параллельно по разрядам.

Сумматоры

По способу формирования сигнала переноса **параллельные многоразрядные сумматоры** подразделяют на сумматоры **с последовательным, параллельным** и **групповым переносом**. Выбор схем переноса диктуется требуемым быстродействием сумматора.

На рисунке ниже показан пример построения из n одноразрядных сумматоров одного параллельного n-разрядного сумматора **с последовательным переносом**.




Рис. Схема параллельного n-разрядного сумматора с последовательным переносом

Данный многоразрядного сумматор имеет $2n$ входных разрядных линий a_i и b_i для приема цифр двоичных разрядов слагаемых, n выходных линий S_n разрядов суммы, выход переноса P_n из старшего разряда и вход переноса P_0 на младший разряд сумматора.

Сумматоры




Рис. Схема параллельного n-разрядного сумматора с последовательным переносом

В рассмотренной схеме перенос выполняется последовательно из разряда в разряд, что занимает некоторое время. Максимальное по времени суммирование получается в том случае, когда перенос, возникший в первом разряде, распространяется по всем разрядам (например, при сложении кодов 11…11 и 00…01). При суммировании многоразрядных чисел это время оказывается значительным и именно оно определяет время суммирования.

Для повышения быстродействия в многоразрядных сумматорах применяют **параллельное формирование переносов** в специальных блоках ускоренного переноса.




Рис. Схема параллельного 4-разрядного сумматора с параллельным переносом

Диапазон разрядности, в пределах которого параллельный n-разрядный сумматор с параллельным переносом эффективен, невелик. При малой разрядности (2-4) он хуже параллельного сумматора с последовательным переносом (как по аппаратным затратам, так и по времени).

Сумматоры

В многоразрядных сумматорах увеличение разрядности достигается также путем каскадирования многоразрядных SM. При этом выход переноса P младшего разряда соединяют с входом переноса P_i старшего разряда. При работе многокаскадного сумматора в режиме суммирования на вход переноса младшего разряда подается логический 0. В этом случае младший разряд микросхемы DD1 может быть полусумматором.

Принцип каскадирования трех 2-разрядных сумматоров показан на рисунке ниже.





Рис. Схема каскада из трех 2-разрядных сумматоров (для получения 6-разрядного сумматора)

Полувычитатель

Простейшим вычитающим устройством является **полувычитатель**, который осуществляет арифметическое вычитание двух одноразрядных чисел A и B в двоичном коде. Составим таблицу истинности одноразрядного полувычитателя (см. рис. а) с учетом того, что в случае вычитания чисел (0 − 1) на выходе результат $R = 1$, а на выходе займа Z будет сформирована единица.

A	B	R	Z
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

а



б

Рис. Таблица истинности (а) и логическая схема (б) одноразрядного полувычитателя

Из таблицы истинности (рис .а) следует, что разность R двух чисел A и B, а также сигнал переноса займа в старший разряд Z будут определяться логическими выражениями:

$$R = \bar{A}B + A\bar{B} = A \oplus B, \quad Z = \bar{A} \cdot B. \qquad (4)$$


Логическая схема полувычитателя (рис. б) составлена согласно выражениям (4) и реализована на логических элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, инвертора НЕ и умножителя 2И.

Вычитатели

Полный вычитатель на схемах **обозначается буквами SUB** (Sutraktor). Рассмотрим логический синтез полного одноразрядного вычитателя, который функционирует в соответствии с таблицей истинности, приведенной на рис.а. На рис. б показано условное обозначение **одноразрядного полного вычитателя**.

Входы			Выходы	
A	B	Z_i	R	Z
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

а



б


Рис. Таблица истинности (а) и условное обозначение (б) одноразрядного вычитателя

Одноразрядный полный вычитатель имеет три входа, на которые подаются входные сигналы: уменьшаемое число A, вычитаемое число B и займ Z_i. Сигнал займа Z_i поступает на вход старшего i-го разряда вычитателя. На выходе формируются сигналы разности двоичных чисел R и займа Z_i.

Вычитатели

Входы			Выходы	
A	B	Z_i	R	Z
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

а



б

Рис. Таблица истинности (а) и условное обозначение (б) одноразрядного вычитателя

Значение разности двоичных чисел R определим, используя данные таблицы истинности (рис. а). Минимизируем полученное логическое выражение для разности R аналогично расчету суммы S по выражению (2):

$$R = \bar{A} \cdot \bar{B} \cdot Z_i + \bar{A} \cdot B \cdot \bar{Z}_i + A \cdot \bar{B} \cdot \bar{Z}_i + A \cdot B \cdot Z_i = A \oplus B \oplus Z_i. \quad (5)$$

Запишем согласно данным таблицы истинности (рис. а) логическое выражение для значений Z и минимизируем его аналитическим методом:

$$Z = \bar{A} \cdot \bar{B} \cdot Z_i + \bar{A} \cdot B \cdot \bar{Z}_i + \bar{A} \cdot B \cdot Z_i + A \cdot B \cdot Z_i = \bar{A} \cdot (B \oplus Z_i) + B \cdot Z_i. \quad (6)$$

Вычитатели

$$R = \bar{A} \cdot \bar{B} \cdot Z_i + \bar{A} \cdot B \cdot \bar{Z}_i + A \cdot \bar{B} \cdot \bar{Z}_i + A \cdot B \cdot Z_i = A \oplus B \oplus Z_i. \quad (5)$$

$$Z = \bar{A} \cdot \bar{B} \cdot Z_i + \bar{A} \cdot B \cdot \bar{Z}_i + \bar{A} \cdot B \cdot Z_i + A \cdot B \cdot Z_i = \bar{A} \cdot (B \oplus Z_i) + B \cdot Z_i. \quad (6)$$

По выражениям (5) и (6) составим логическую схему **одноразрядного полного вычитателя** (см. рисунок ниже).




Рис. Схема одноразрядного полного вычитателя

В цифровых устройствах находят применение комбинированные **сумматоры-вычитатели** (SM-SUM). Они используются с целью упрощения схемной реализации при проектировании цифровых устройств, когда вместо отдельных схем сумматора и вычитателя используется **комбинированная схема SM-SUB**.

Сумматор-вычитатель

$$R = \bar{A} \cdot \bar{B} \cdot Z_i + \bar{A} \cdot B \cdot \bar{Z}_i + A \cdot \bar{B} \cdot \bar{Z}_i + A \cdot B \cdot Z_i = A \oplus B \oplus Z_i. \quad (5)$$

$$Z = \bar{A} \cdot \bar{B} \cdot Z_i + \bar{A} \cdot B \cdot \bar{Z}_i + \bar{A} \cdot B \cdot Z_i + A \cdot B \cdot Z_i = \bar{A} \cdot (B \oplus Z_i) + B \cdot Z_i. \quad (6)$$

Рассмотрим принцип проектирования простой одноразрядной схемы сумматора-вычитателя, используя свойства логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (сумматора по модулю два). Суммирование по модулю 2 входного сигнала A и постоянного управляющего сигнала $K = 0$ не инвертирует сигнал A, при значениях $K = 1$ осуществляется инверсия сигнала A.

Составим по выражениям (5) и (6) **логическую схему одноразрядного сумматора-вычитателя** (см. рис.). В данной схеме в качестве DD1-DD3 используются логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ.




Рис. Схема одноразрядного сумматора-вычитателя

Сумматор-вычитатель

$$R = \bar{A} \cdot \bar{B} \cdot Z_i + \bar{A} \cdot B \cdot \bar{Z}_i + A \cdot \bar{B} \cdot \bar{Z}_i + A \cdot B \cdot Z_i$$

$$= A \oplus B \oplus Z_i. \qquad (5)$$

$$Z = \bar{A} \cdot \bar{B} \cdot Z_i + \bar{A} \cdot B \cdot \bar{Z}_i + \bar{A} \cdot B \cdot Z_i + A \cdot B \cdot Z_i$$

$$= \bar{A} \cdot (B \oplus Z_i) + B \cdot Z_i. \quad (6)$$




Рис. Схема одноразрядного сумматора-вычитателя

Согласно выражению (6) в схеме SM-SUB в режиме вычитающего устройства в качестве DD2 необходимо применить инвертор. В данном варианте устройства используется логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выполняющий роль схемы управления. При подаче на вход DD2 сигнала A и постоянного сигнала $K = 0$ схема DD2 будет повторять сигнал A. В этом случае схема SM-SUB будет выполнять операцию суммирования $S = A + B$. При подаче на вход DD2 единицы ($K = 1$) схема DD2 будет осуществлять инверсию сигнала A. В этом случае схема SM-SUB будет выполнять операцию вычитания чисел $R = A - B$.

Таким образом, вид выполняемой операции в рассмотренной схеме SM-SUB определяется значением управляющего сигнала K, что позволяет получить на выходе сигнал суммы S или разности R двух двоичных чисел.

Дешифраторы


Дешифратором называется комбинационная схема, преобразующая двоичный n-разрядный код в унитарный 2^n - разрядный код, все разряды которого, за исключением одного, равны нулю, то есть дешифратор реализует на каждом своем выходе функцию конституенты единицы n переменных. Дешифраторы бывают полные и неполные. В полном дешифраторе выполняется условие

$$N = 2^n,$$

где n - число входов;

N - число выходов.

В *неполном дешифраторе* имеется также n входов, а количество выходов $N < 2^n$.



условное обозначение дешифратора 2×4

Таблица истинности дешифратора 2×4

X_1	X_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0


Уравнения для выходов дешифратора будут иметь вид:

$$Y_0 = \bar{X}_0 \bar{X}_1;\ Y_1 = X_0 \overline{X_1};\ Y_2 = \overline{X_0} X_1;\ Y_3 = X_0 X_1.$$

Для расширения числа входов и выходов можно использовать каскадное соединение дешифраторов.

Шифраторы

Шифраторы выполняют функцию обратную дешифраторам - при числе входов $N=2^n$, на которые подается унитарный код, устройство имеет n выходов, на которых формируется двоичный код. При этом только на одном из входов должна быть 1.



Условное обозначение шифратора

Таблица истинности шифратора 4×2

Унитарный код				ДК	
X_3	X_2	X_1	X_0	Y_1	Y_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

Уравнения для выходов шифратора будут иметь вид:

$$Y_0 = \bar{X}_3\,\bar{X}_2\,X_1\,\bar{X}_0 + X_3\,\bar{X}_2\,\bar{X}_1\,\bar{X}_0 = \bar{X}_2\,\bar{X}_0\,(X_1 \oplus X_3);$$

$$Y_1 = \bar{X}_3\,X_2\,\bar{X}_1\,\bar{X}_0 + X_3\,\bar{X}_2\,\bar{X}_1\,X_0 = \bar{X}_1\,\bar{X}_0\,(X_2 \oplus X_3).$$

X_1	X_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

$Y_0 = \bar{X}_0 \bar{X}_1$; $Y_1 = X_0 \overline{X_1}$;

$Y_2 = \overline{X_0} X_1$; $Y_3 = X_0 X_1$.




Схема дешифратора 2×4

Унитарный код				ДК	
X_3	X_2	X_1	X_0	Y_1	Y_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

$Y_0 = \bar{X}_3 \bar{X}_2 X_1 \bar{X}_0 + X_3 \bar{X}_2 \bar{X}_1 \bar{X}_0 = \bar{X}_2 \bar{X}_0 (X_1 \oplus X_3)$,

$Y_1 = \bar{X}_3 X_2 \bar{X}_1 \bar{X}_0 + X_3 \bar{X}_2 \bar{X}_1 X_0 = \bar{X}_1 \bar{X}_0 (X_2 \oplus X_3)$.




Схема шифратора 4×2

Шифраторы используются для сжатия информации при ее передаче, т.к. количество выходных линий у него меньше количества входных линий $n<N$. Для обратного преобразования на другом конце передачи используются дешифраторы. В цифровых системах это позволяет использовать для связи между различными устройствами ограниченное число линий связи. Другой широкой областью применения шифраторов является кодирование алфавитно-цифровой информации при ее вводе с кнопочных пультов или клавиатуры. Так, например, при нажатии одной из клавиш на одном их входов шифратора появляется «1», а на остальных входах должны быть нули. Этот входной унитарный код преобразуется в двоичный код, который обрабатывается цифровыми устройствами. Однако при этом возможны случаи одновременного нажатия нескольких клавиш, что может вызвать некорректную работу шифратора. Для исключения таких ситуаций каждому из входов назначают свой приоритет. Обычно, чем выше номер входа, тем выше его приоритет. Например, при ошибочной входной комбинации 0011 шифратор будет работать с комбинацией 0010. Такие шифраторы называются приоритетными шифраторами.

ШИФРАТОРЫ И ДЕШИФРАТОРЫ

Итак, основным назначением шифраторов и дешифраторов является изменение кода, в котором представлено входное число. Дешифраторы позволяют обнаружить заданные комбинации сигналов на своем входе и запустить на выполнение другие компоненты системы, а шифраторы, в свою очередь, на основании номера активного входа генерируют заданные комбинации на выходе.

Некоторые дешифраторы преобразуют N-разрядный не двоичный, а троичный или m-ичный код в m^N-ичный одноединичный (унитарный) код, где m – основание системы счисления. Логический сигнал активен на том выходе, порядковый номер которого соответствует не двоичному, а троичному или m-ичному коду. Есть также шифраторы, которые выполняют преобразование позиционного n-разрядного кода в N-ичный не двоичный, а троичный или m-ичный код.

Для корректной работы шифратора только на один его вход можно подавать сигнал (единицу), при этом на всех остальных входах сигнала быть не должно (нули). **Приоритетный шифратор** применятся в случае, когда более, чем на одном входе может присутствовать активный сигнал. В таких случаях приоритетный шифратор обработает (шифрует) первый вход, на котором будет присутствовать единица.

ПРИОРИТЕТНЫЙ ШИФРАТОР

Интересно, что с помощью приоритетного шифратора можно очень просто приблизительно вычислять логарифм по основанию 2 целого числа. Логарифм по основанию 2 числа X можно представить в следующем виде (используется экспоненциальная запись с основанием 2):

$$X = 2^p M,$$

$$\log_2 X = \log_2(2^p M) = p + \log_2 M \approx p,$$

где p – порядок числа X, а M – мантисса числа x, $1 \le M < 2$. Формулу (1) можно реализовать с помощью приоритетного шифратора. В таблице ниже для примера представлена реализация логарифма по основанию 2 чисел от 0 до 15. Красным цветом выделены единицы, по которым срабатывает приоритетный шифратор. На выходе такого шифратора генерируется результат: необходимое значение порядка числа.

ПРИОРИТЕТНЫЙ ШИФРАТОР


Реализация логарифма по основанию 2

на основе приоритетного шифратора для чисел от 0 до 15

Десятичный код	*Прямой двоичный код*				*p*
	x_3	x_2	x_1	x_0	
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	2
5	0	1	0	1	2
6	0	1	1	0	2
7	0	1	1	1	2
8	1	0	0	0	3
9	1	0	0	1	3
10	1	0	1	0	3
11	1	0	1	1	3
12	1	1	0	0	3
13	1	1	0	1	3
14	1	1	1	0	3
15	1	1	1	1	3

Преобразователи кодов

К *преобразователям кодов* относят широкий класс комбинационных устройств для преобразования *n*-разрядного кода в m-разрядный. При этом соотношения между *n* и *m* могут быть различными. С этой точки зрения дешифраторы ($n<m$) и шифраторы ($n>m$) тоже являются преобразователями кодов.




а б

Условное обозначение и схема построения преобразователей кода

Таблица преобразования преобразователя кода

X_1	X_0	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	1	1
0	1	0	1	1	0	0
1	0	1	0	0	1	0
1	1	1	0	1	1	1



Пример реализации преобразователя кода

Преобразователь кодов (кодопреобразователь) – это комбинационное цифровое устройство, которое изменяет код представления числа. Наиболее часто используемые кодопреобразователи: двоично-десятичный код в семисегментный, двоично-десятичный код в двоичный, двоичный код в двоично-десятичный, двоичный код в код Грея, двоичный код в код Хэмминга, двоичный код в код *m* из *n*.

При использовании двоично-десятичного кода каждый разряд десятичного числа записывается в виде его четырехбитного прямого двоичного кода. Пример таблицы истинности для кодопреобразователя из прямого двоичного кода в двоично-десятичный для чисел от 0 до 15 представлен в таблице.

Десятичный код	Прямой двоичный код				Двоично-десятичный код								
0	0	0	0	0	0	0	0	0		0	0	0	0
1	0	0	0	1	0	0	0	0		0	0	0	1
2	0	0	1	0	0	0	0	0		0	0	1	0
3	0	0	1	1	0	0	0	0		0	0	1	1
4	0	1	0	0	0	0	0	0		0	1	0	0
5	0	1	0	1	0	0	0	0		0	1	0	1
6	0	1	1	0	0	0	0	0		0	1	1	0
7	0	1	1	1	0	0	0	0		0	1	1	1
8	1	0	0	0	0	0	0	0		1	0	0	0
9	1	0	0	1	0	0	0	0		1	0	0	1
10	1	0	1	0	0	0	0	1		0	0	0	0
11	1	0	1	1	0	0	0	1		0	0	0	1
12	1	1	0	0	0	0	0	1		0	0	1	0
13	1	1	0	1	0	0	0	1		0	0	1	1
14	1	1	1	0	0	0	0	1		0	1	0	0
15	1	1	1	1	0	0	0	1		0	1	0	1

Таблица истинности для кодопреобразователя из прямого двоичного кода в двоично-десятичный для чисел от 0 до 15

Двоично-десятичный код

При помощи четырех бит можно закодировать шестнадцать цифр. Из них используются 10. Остальные 6 комбинаций в двоично-десятичном коде являются запрещенными. Таблица соответствия двоично-десятичного кода и десятичных цифр:

Двоично-десятичный код				Десятичный код
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9

Двоично-десятичный код				Дополнительный символ
1	0	1	0	* (звёздочка)
1	0	1	1	# (решётка)
1	1	0	0	+ (плюс)
1	1	0	1	– (минус)
1	1	1	0	, (десятичная запятая)
1	1	1	1	Символ гашения

Двоично-десятичный код также применяется в телефонной связи. В этом случае кроме десятичных цифр кодируются символы '*' или '#' или любые другие. Для записи этих символов в двоично-десятичном коде используются запрещенные комбинации.

Преобразователи кодов

В качестве примера преобразователя кодов, выпускаемых в виде ИС, можно привести схемы, обеспечивающие преобразование информации из двоичного в двоично-десятичный код. Частным случаем преобразователей кода являются шифраторы и дешифраторы.

В качестве примера рассмотрим **преобразователь двоично-десятичного кода** в код для семисегментных светодиодных индикаторов (рис.). На рисунке также показан фрагмент подключения одного сегмента к выходу схемы с общим эмиттером и приведены начертания первых пяти цифр.




Рис.

Такой преобразователь должен иметь четыре входа, т.к. для кодирования десятичных цифр от 0 до 9 достаточно четырех двоичных, и семь выходов, по одному на каждый сегмент.

Семисегментный код

Таблица истинности для кодопреобразователя из прямого двоичного кода в семисегментный код

Двоичный код				Семисегментный код							Отображаемые цифры
x_3	x_2	x_1	x_0	g	f	e	d	c	b	a	
0	0	0	0	0	1	1	1	1	1	1	**0**
0	0	0	1	0	0	0	0	1	1	0	**1**
0	0	1	0	1	0	1	1	0	1	1	**2**
0	0	1	1	1	0	0	1	1	1	1	**3**
0	1	0	0	1	1	0	0	1	1	0	**4**
0	1	0	1	1	1	0	1	1	0	1	**5**
0	1	1	0	1	1	1	1	1	0	1	**6**
0	1	1	1	0	0	0	0	1	1	1	**7**
1	0	0	0	1	1	1	1	1	1	1	**8**
1	0	0	1	1	1	0	1	1	1	1	**9**
1	0	1	0	1	1	1	0	1	1	1	**A**
1	0	1	1	1	1	1	1	1	0	0	**B**
1	1	0	0	0	1	1	1	0	0	1	**C**
1	1	0	1	1	0	1	1	1	1	0	**D**
1	1	1	0	1	1	1	1	0	0	1	**E**
1	1	1	1	1	1	1	0	0	0	1	**F**

Одним из простейших устройств индикации (для отображения цифр и чисел) является семисегментный индикатор (обычно светодиодный) (см. рис.). Такие индикаторы, как следует из названия, состоят из семи светодиодов (иногда добавляют восьмой светодиод – для отображения точки). Зажигая различные комбинации светодиодов (см. рис.) можно отображать цифры от 0 до f. Сегменты обозначаются буквами от A до G; восьмой сегмент (десятичная точка, decimal point, DP), предназначен для отображения десятичных дробных чисел.




Рис. Внешний вид семисегментного индикатора с точкой




Рис. Схематичное обозначение сегментов



Рис. Пример изображения на семисегментном индикаторе цифр 2 и 9

Код Грея (одношаговый) (часто слово “одношаговый” пропускают) – это такой двоичный код, в котором любые два смежных слова различаются только в одной позиции. Другими словами, расстояние Хэмминга между любыми двумя смежными словами равно единице, включая первое и последнее слова (циклически замкнутый одношаговый код Грея).

Десятичный код	*Прямой двоичный код*			*Код Грея*		
	x_2	x_1	x_0	y_2	y_1	y_0
0	0	0	0	0	0	0
1	0	0	1	0	0	1
2	0	1	0	0	1	1
3	0	1	1	0	1	0
4	1	0	0	1	1	0
5	1	0	1	1	1	1
6	1	1	0	1	0	1
7	1	1	1	1	0	0

Таблица истинности для кодопреобразователя из прямого двоичного кода в одношаговый код Грея

Перевод N-разрядного числа из прямого двоичного кода в двоичный код Грея выполняется по следующей формуле: $y_i = x_i \text{ XOR } x_{i+1}$, $i = 0, 1\ldots, N-1$. Т. е. для вычисления i-го разряда в коде Грея необходимо взять исключающее ИЛИ от i-го и (i + 1)-го разрядов в прямом двоичном коде. При $i = N-1$ считать $x_{i+1} = 0$. Здесь x_i – разряды исходного числа в прямом двоичном коде, а y_i –разряды числа в коде Грея.


Перевод N-разрядного числа из прямого двоичного кода в двоичный код Грея выполняется по следующей формуле: $y_i = x_i$ XOR x_{i+1}, i = 0, 1…, N–1. Т.е. для вычисления i-го разряда в коде Грея необходимо взять исключающее ИЛИ от i-го и (i + 1)-го разрядов в прямом двоичном коде. При i = N–1 считать $x_{i+1} = 0$. Здесь x_i – разряды исходного числа в прямом двоичном коде, а y_i –разряды числа в коде Грея.

Обратный перевод числа из кода Грея в прямой двоичный код выполняется так: $x_i = y_i$ XOR y_{i+1} … XOR y_{N-1}. Т.е. i-й разряд в прямом двоичном коде равен исключающему ИЛИ от всех разрядов в коде Грея с номерами не менее i.

Двоичный код Грея широко применяется в качестве манипуляционного кода в различных способах цифровой модуляции. В общем случае удобство применения кода Грея в качестве манипуляционного кода, заключается в том, что при случайном (обычно, ошибочном) переходе между соседними состояниями в системе будет возникать ошибка только в одном разряде.

Мультиплексоры

Мультиплексором называют комбинационное устройство, предназначенное для коммутации цифровых сигналов, поступающих по нескольким информационным входам, на один выход. При этом каждый информационный вход имеет свой адрес, который задается n-разрядным цифровым кодом. Тогда количество информационных входов будет равно $N = 2^n$. Структура мультиплексора условно обозначается записью $(N \rightarrow 1)$.



Обобщенная схема и условное обозначение мультиплексора


Выбор входной линии X, информация с которой поступает на выход Y, осуществляется при помощи сигналов, поступающих на адресные входы A.

Входные логические сигналы X поступают на входы коммутатора и через коммутатор передаются на выход Y.

Управление коммутатором осуществляется входной логической схемой.

На вход логической схемы подаются адресные сигналы A.

Мультиплексоры могут иметь дополнительный управляющий вход E, который может выполнять стробирование выхода Y. Кроме этого, некоторые мультиплексоры могут иметь выход с тремя состояниями: два состояния 0 и 1 и третье состояние – отключенный выход (выходное сопротивление равно бесконечности). Перевод мультиплексора в третье состояние производится сигналом OE.



Обобщенная схема мультиплексора

Таблица истинности мультиплексора

A_1	A_0	Y	СКНФ
0	0	X_0	$\overline{A}_0\,\overline{A}_1\,X_0E$
0	1	X_1	$A_0\overline{A_1}X_1E$
1	0	X_2	$\overline{A_0}A_1X_2E$
1	1	X_3	$A_0A_1X_3E$




Схема мультиплексора $4 \to 1$

Функционирование синтезируемого мультиплексора описывается логическим выражением

$$Y = (\,\overline{A}_0\,\overline{A}_1\,X_0 + A_0\,\overline{A_1}X_1 + \overline{A_0}A_1X_2 + A_0A_1X_3\,)E\,.$$

Большинство мультиплексоров способно передавать сигналы информации только в одном направлении – от входа на выход. Однако имеются и двунаправленные мультиплексоры (селекторы-мультиплексоры), которые могут передавать информационные сигналы (не только цифровые, но и аналоговые) в обоих направлениях.


Для расширения числа входных линий можно использовать каскадирование мультиплексоров.

Интегральные микросхемы мультиплексоров можно разделить на группы по следующим признакам:
- по числу входов: 2-, 4-, 8- и 16-входовые;
- по числу мультиплексоров в одном корпусе (числу разрядов);
- по наличию стробирующего входа E;
- по наличию выхода с тремя состояниями (наличию входа OE);
- по способности передавать сигналы в двух направлениях.

Помимо основного назначения коммутации входных сигналов мультиплексоры находят применение в сдвигающих устройствах, делителях частоты, триггерных устройствах и др.

Демультиплексоры

Демультиплексоры выполняют функцию, обратную мультиплексорам, т.е. один входной сигнал распределяют по нескольким выходам. При этом каждый выход имеет свой адрес, который задается n-разрядным цифровым кодом. Тогда количество выходов будет равно $N = 2^n$. Структура демультиплексора условно обозначается записью $(1 \to N)$.



Обобщенная схема и условное обозначение демультиплексора

Таблица истинности демультиплексора

A_1	A_0	Y_3	Y_2	Y_1	Y_0	СКНФ
0	0	0	0	0	X	$\overline{A}_0\overline{A}_1$XE
0	1	0	0	X	0	$A_0\overline{A}_1XE$
1	0	0	X	0	0	$\overline{A}_0A_1XE$
1	1	X	0	0	0	A_0A_1XE

логические выражения, описывающие работу синтезируемого демультиплексора:

$$Y_0 = \overline{A}_0\,\overline{A}_1\,XE; \quad Y_1 = A_0\,\overline{A}_1XE;$$

$$Y_2 = \overline{A}_0A_1XE; \quad Y_3 = A_0A_1XE.$$

Входной сигнал X поступает на вход коммутатора и через него передается на выходы Y.

Адресные сигналы A имеют то же значение, что и у мультиплексора.

Сигнал стробирования E разрешает передачу входного сигнала через коммутатор.




Схема демультиплексора $1 \rightarrow 4$

Демультиплексором называют функциональный узел, который обеспечивает передачу цифровой информации, поступающей по одной линии, на несколько выходных линий. Выбор выходной линии осуществляется при помощи сигналов, поступающих на адресные входы. Таким образом, демультиплексор выполняет преобразование, обратное действию мультиплексора.

Интегральные микросхемы демультиплексоров можно разделить на группы по следующим признакам:
- по числу выходов;
- по числу демультиплексоров в одном корпусе;
- по наличию стробирующего импульса E;
- по способности передавать сигналы в двух направлениях.

Среди схем коммутации можно особо выделить схемы, которые способны пропускать сигналы в обоих направлениях. К таким элементам относятся коммутационные микросхемы, выполненные по технологии КМОП.
Коммутаторы КМОП способны пропускать как аналоговые,
так и цифровые сигналы, в них можно менять местами вход и выход.

МУЛЬТИПЛЕКСОРЫ И ДЕМУЛЬТИПЛЕКСОРЫ

Мультиплексоры и демультиплексоры решают задачи направления потоков данных в программируемой логике. В зависимости от состояния управляющих сигналов мультиплексоры и демультиплексоры выбирают один из нескольких возможных путей прохождения данных.

Мультиплексоры могут использоваться для реализации логических функций многих переменных, в делителях частоты (в современных ПЛИС так делать категорически не рекомендуется), триггерных устройствах, сдвигающих устройствах и др. Кроме того, они применяются для стробирования сигналов тактирования в целях снижения энергопотребления устройства.

При проектировании цифровых устройств часто возникает задача направления потока данных от одного из множества источников к одному из множества получателей. Т.е. необходимо устройство, которое подключает (коммутирует) определенные входные порты к определенным выходным портам. Эту задачу решает **коммутатор**.

КОММУТАТОР

При проектировании цифровых устройств часто возникает задача направления потока данных от одного из множества источников к одному из множества получателей. Т.е. необходимо устройство, которое подключает (коммутирует) определенные входные порты к определенным выходным портам. Эту задачу решает **коммутатор**.

Рассмотрим коммутатор, который в каждый момент времени работает только с одной парой входного и выходного портов. Такой коммутатор имеет N_{in} информационных входов, N_{out} информационных выходов, M_{in} и M_{out} адресных входов для выбора соединяемых входного и выходного информационных портов соответственно.




Рис. Последовательное соединение мультиплексора и демультиплексора для построения коммутатора

Таблица истинности для коммутатора 4x4.

A_{in1}	A_{in0}	A_{out1}	A_{out0}	D_{out0}	D_{out1}	D_{out2}	D_{out3}
0	0	0	0	D_{in0}	0	0	0
0	0	0	1	0	D_{in0}	0	0
0	0	1	0	0	0	D_{in0}	0
0	0	1	1	0	0	0	D_{in0}
0	1	0	0	D_{in1}	0	0	0
0	1	0	1	0	D_{in1}	0	0
0	1	1	0	0	0	D_{in1}	0
0	1	1	1	0	0	0	D_{in1}
1	0	0	0	D_{in2}	0	0	0
1	0	0	1	0	D_{in2}	0	0
1	0	1	0	0	0	D_{in2}	0
1	0	1	1	0	0	0	D_{in2}
1	1	0	0	D_{in3}	0	0	0
1	1	0	1	0	D_{in3}	0	0
1	1	1	0	0	0	D_{in3}	0
1	1	1	1	0	0	0	D_{in3}

КОММУТАТОР

Если соединить выходы демультиплексора со входами мультиплексора (см. рис.) при $N_{in}=N_{out}$, то получится устройство с одним информационным входом и одним информационным выходом. Такое устройство позволяет разделять (разуплотнять) один высокоскростной канал данных на множество низкоскоростных, что упрощает обработку данных в каждом низкоскоростном канале. После того, как данные обработаны, их можно снова объединить в один высокоскоростной канал. По такому принципу работают современные высокоскоростные последовательные трансиверы в FPGA.




Рис. Последовательное соединение демультиплексора и мультиплексора для разуплотнения высокоскоростного канала


СХЕМЫ СРАВНЕНИЯ

Схемы сравнения или *цифровые компараторы* предназначены для реализации операции сравнения двух кодов, например X и Y, и бывают двух типов:

1) простейшие или схемы равнозначности, выдающие сигнал $F=1$ при $X=Y$;
2) универсальные, выдающие три сигнала: $F_1 = 1$, если $X=Y$;

$F_2 = 1$, если $X<Y$; $F_3 = 1$, если $X>Y$.

Условные обозначения схем сравнения приведены на рис.



а б

Рис. Условные обозначения схем сравнения

СХЕМЫ СРАВНЕНИЯ

Простейшие схемы сравнения строятся на базе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ по схеме, приведенной на рис. (пример сравнения для 4-разрядных кодов).





Схема равнозначности 4-разрядных кодов

СХЕМЫ СРАВНЕНИЯ

Для построения универсальных схем сравнения используют сумматоры, на которых реализуют операцию вычитания *X*-*Y*. Для этого переменная *Y* подается в обратном коде и на вход переноса сумматора подается «1», что эквивалентно представлению *Y* в дополнительном коде. На рис. показан пример реализации схемы сравнения *n*-разрядных кодов.



Универсальная схема сравнения на базе сумматора

Выходная логика построена с учетом реализации следующих соотношений:

1) если $X=Y$, то $S=0$ и $F_1=1$;
2) если $X<Y$, то $S\neq 0$, $P_n=1$ и $F_2=1$;
3) если $X>Y$, то $S\neq 0$, $P_n=0$ и $F_3=1$.

МАЖОРИТАРНЫЕ ЭЛЕМЕНТЫ

Мажоритарный элемент — логический элемент, с чётным или нечётным числом входов и одним выходным сигналом, значение которого совпадает со значением, на большинстве входов. При чётном числе входов большинством считается n/2+1, соответственно n/2 к большинству не относится. Таким образом, элемент работает по «принципу большинства»: если на большинстве входов будет сигнал «1», то и на выходе схемы установится сигнал «1»; и наоборот, если на большинстве входов будет сигнал «0», то и на выходе установится «0».




Схема мажоритарного элемента с тремя входами

Мажоритарные элементы используются в цифровых высоконадёжных системах и устройствах, например, в системах резервирования, в помехоустойчивых телекоммуникационных системах.