接收端跟踪环路详图与参数




表 1　接收端算法参数

参数	取值	依据
采样率	40 MS/s	25 ns/样点，40 样点/chip
捕获频格	±5.5 kHz，500 Hz × 23	覆盖 ±5 kHz 变频 + 收发晶振差
捕获积分	1 ms 相干 × 2 非相干	主峰/次峰 > 3 判为捕获；否则下一块重试
相关长度	40000 点 = 1000 chip	恰为 1 个码周期，不补零到 1024
码速率预置	间隔 50 ms 两次相关	三角峰插值，估收发晶振差
FLL	1 阶，k = 0.2	鉴频范围 ±500 Hz，覆盖半个频格
PLL	3 阶，Bn = 20 Hz	1000 Hz/s 频率斜坡无稳态相差
DLL	2 阶，Bn = 8 Hz	码率不随变频变化，不用载波辅助
延迟补偿	τ_comp = 217.5 ns	1.5 m 电缆中值 + AFE 150 ns + DAC 60 ns

B′ 同步误差预算（要求 ±200 ns）

- 码环跟踪误差（仿真 100 次）：最坏 76 ns，RMS ≤ 51 ns
- 40 MS/s 输出量化：±12.5 ns（已含在上一项）
- 1 m / 2 m 电缆差：±2.5 ns（按 1.5 m 标定）
- AFE / DAC 固定延迟：一次标定后仅剩温漂

变频模型：$f_A(t) = 4\ \text{MHz} + 5\ \text{kHz} \cdot \sin(0.2\,t)$

$\theta(t) = 2\pi \int f_A\,du$，周期 31.4 s，$\max|df/dt| = 1000$ Hz/s

接收端跟踪环路详图			F-02
Material: -	Scale: NTS	Units: mm	Sheet: 2/3
Drawn By: Claude + AgentCAD	Date: 2026-11-01		