SR-RX-v2: приймач і портативна радіолабораторія

Лише прийом в ефірі. Інженерна редакція від 4653188. Статус і незакриті ворота: ../../COMPLETION.md та ../../OPEN_ITEMS.md.

E1

Акумулятор, заряд, ADN і головні перетворювачі (1/2)

File: E1.kicad_sch

E1_02

Акумулятор, заряд, ADN і головні перетворювачі (2/2)

File: E1_02.kicad_sch

E2

Захищені рейки, LNA і моніторинг струму (1/5)

File: E2.kicad_sch

E2_02

Захищені рейки, LNA і моніторинг струму (2/5)

File: E2_02.kicad_sch

E2_03

Захищені рейки, LNA і моніторинг струму (3/5)

File: E2_03.kicad_sch

E2_04

Захищені рейки, LNA і моніторинг струму (4/5)

File: E2_04.kicad_sch

E2_05

Захищені рейки, LNA і моніторинг струму (5/5)

File: E2_05.kicad_sch

E3

Керування, Pico HMI, GPIO, GNSS і IMU (1/3)

File: E3.kicad_sch

E3_02

Керування, Pico HMI, GPIO, GNSS і IMU (2/3)

File: E3_02.kicad_sch

E3_03

Керування, Pico HMI, GPIO, GNSS і IMU (3/3)

File: E3_03.kicad_sch

E4

РЧ-тракт: DC-розв'язка, перемикачі, приймачі (1/4)

File: E4.kicad_sch

E4_02

РЧ-тракт: DC-розв'язка, перемикачі, приймачі (2/4)

File: E4_02.kicad_sch

E4_03

РЧ-тракт: DC-розв'язка, перемикачі, приймачі (3/4)

File: E4_03.kicad_sch

E4_04

РЧ-тракт: DC-розв'язка, перемикачі, приймачі (4/4)

File: E4_04.kicad_sch

E5

USB, VBUS, PCIe та корпусні інтерфейси (1/2)

File: E5.kicad_sch

E5_02

USB, VBUS, PCIe та корпусні інтерфейси (2/2)

File: E5_02.kicad_sch

Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2 — зміст E1-E5
SR-RX-v2
Sheet: /
File: sr-rx-v2.kicad_sch
Title: SR-RX-v2 — зміст електричної схеми
Size: A2 | Date: 2026-10-23 | **Rev: v2.1**
KiCad E.D.A. 10.0.7 | Id: 1/17

E1 — Акумулятор, заряд, AON і головні перетворювачі (1/2)

Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка–стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завдає, показано стартове значення до стенду.


Пак 4S1P

E1-03 — OPEN, блокує випуск — STACK §2.7 (Daly): §8 (Daly DL-JO5G)
Фізичний PHB2.0 pin order Daly та реалізія JO5G/JO4G3 неузгоджені.
Ворота (стенд): На приймальні звірити маркування з Daly DS саме цієї ревізії. Продзвонити B0…B4 зі знятим sense-штекером; послідовні напруги 3…4.2 V, сумарно 4S. Пробудження зарядником 3/3. До цього підключення sense заборонене.

E1-07 — OPEN, блокує випуск — STACK §5.8; §8 (PCB, P5 G3)
USB-C feedthrough, NT30 та BMS мають функціональні контакти; механічні parts і land patterns не задано.
Ворота (стенд): Перед PCB вибрати конкретні частини, відобразити їхні фізичні контакти на functional nets і незалежно перевірити pin mapping. Ця JSON описує схему, а не Gerber.




Лічильник заряду



AON і UV


E1-04 — OPEN, блокує випуск — STACK §5.1 (AON, UV): §8 (Супервізор AON)
UV ±0.1 V потребує індивідуальної калібровки; held OFF проти кнопки, старт SYS12 після release і порядок із програмною відсічкою E3-07 ще не перевірені.
Ворота (стенд): До батареї current-limited sweep 14→12→14 V при 25 ± 50 °C: trip 12.8±0.1 V, release 13.6±0.1 V, drift≤50 мV. Калібрувати R105. AON без INA ≤11 µA. Утримуванням кнопки не можна обійти UV. 20 PD cycles без самозапуску. При провалі fallback TLV3012 із нижнім плечем 346.04 kΩ і повним повторном тесту. Після UV release (13.5…13.7 V у спокої) одне натискання кнопки мусить одразу дати E1_PG_SYS12 без подальшого заряду — з реальним пусковим навантаженням (LAB5 з примусово ввімкненими вентиляторами, старт Q6A) при 25 ± 50 °C, без повторного UV trip і без циклу програмної відсічки 13.05 V; інакше E1-04 не пройдено. v2.1, рішення власника: EN-резерв SYS12 R108 4.99k / R109 562R 0.1% 25 ppm/K; UV-мережа R103-R107 без змін; wake ≤13.27 V на E1_SW навіть за внутрішніх 100 kΩ ±20% і припущених ±3% порога EN. Порядок release > wake + спад E1_N-E1_SW (≈0.06 V) чинний, доки фактичний поріг EN наростання не більш як на 4.3% вище 1.35 V; його вимірює Ж-03 (wake >13.30 V → R109 576R і повторна розгортка; після перепаювання wake ≤13.30 V і sleep ≥10.9 V, інакше reject).
Резервний sleep 10.9…11.8 V нижче точки стабільності Q6A 11.5 V; при відмові UV і Pico резерв уже не знімає SYS12 до проєдання Q6A, тож основним відсіченням лишається UV trip U104. Якщо кнопка на піні A обходить утримувану OFF, SYS12 тепер стартує вже від ≈12.2…13.3 V — тоді кнопку вести через супервізор. Симуляція відмови UV (вихід компаратора примусово low): резерв знімає SYS12 при 10.9…11.8 V без циклів sleep/wake.
Порядок порогів на кожному екземплярі; разом з E3-07: за максимального й мінімального навантаження виміряна програмна відсічка, приведена до E1_N (13.05±0.1 V), мінус виміряний тут trip ≥0.10 V, а під час контрольованого розряду graceful shutdown (5 s dwell + завершення Linux) завершується до апаратного UV trip. Інакше — повторний trim R105 або reject.




Контрольні точки




Головний вимикач




SYS12



Аварійний ADC




Інгібування заряду



LAB5

E1-05 — OPEN, блокує випуск — STACK §5.1 (LAB5): §8 (LAB5): §8.1 (нагрів запобіжників)
Default LAB5: D36V50F5 +4 A fuse; конкретні parts фільтра обрані. Агрегатний струм, converter/filter stability, температура і напруги на кінцевих навантаженнях не підтверджені.
Ворота (стенд): U108 D36V50F5 #4091; F102 4 A; L101 XAL6060-103MEC: C111/C112 355VPF22M: C113 16SVPC100M: R110 WSL2512R3300FEA. Звірити площу, висоту і land patterns. Виміряти всі режими: LAB5 ≤3.2 A continuous; blower reserve 0.25 A continuous /0.50 A startup; SB_LNA 65 mA враховувати один раз у LANT≤1 A. Додаткова policy: I_ANT+0.83 A×EN_LAB≤1.5 A. За 5 V та 0…50 °C підтвердити C111/C112 effective ≥10 µF; C113 початково ≥80 µF; step 10…90% без осциляцій; 5 V±5% на КОЖНОМУ пристрої після switch/кабелю. Термо 30 min при 3.2 A і середовищі 50 °C; до 4 A transient із логом запобіжника та пульсацій. Вихід модуля 5 V±4% та drop L101 не гарантують USB 4.75 V у всіх допусках; low unit вІбрахувати або переробити живлення. Пара LT3045 (E2-04, v2.1 VSET 4.30 V) окремої вимоги до LAB5 не має: її приймання — виміряний V(EZ_LNA_IN)−V(OUT5) ≥0.40 V при 3.2 A LAB5 / 1 A пари / 50 °C. Відкрито: MPN F102 з холодним опором ≤10 mΩ і опір з'єднання LAB5 E1→E2 ≤10 mΩ (кожні 10 mΩ — 32 mV при 3.2 A). Якщо actual сума перевищує бюджет — формальний concurrency cap/rail redesign із повтором тестів.



Сервісний заряд

E1-02 — OPEN, блокує випуск — STACK §2.7; §5.1; §8 (Daly DL-JO5G; ISDT 608PD)
Balance B0 = raw B− може шунтувати Daly через спільну землю ISDT 608PD і пропускати силовий струм по тонкому sense-дроту.
Ворота (стенд): J102 позначено DNP/service-only; місячний баланс ISDT вимкнути до затвердженого інтерфейсу. До підключення перевірити DMM ізоляцію output−/balance B0 ISDT без живлення та отримати принципову схему виробника. При спільній землі потрібне перепроєктування з явним аналізом усіх струмових шляхів і незалежним захистом; ані main OFF, ані 5 A fuse не вважають безпеку. Не виправляти перенесенням B0→P− чи XT30−→raw B−. Внутрішній sense harness Daly лишається. Див. design/charger-bms-review.md. Низька continuity є reject: високий опір без живлення не є pass, бо стан може змінитися при роботі чи через USB. Для закриття потрібне підтвердження топології виробником або redesign із fault validation відсічки BMS в усіх струмових шляхах.




Позначення фізичних джерел живлення (ERC)



Захист USB-PD

E1-06 — OPEN, блокує випуск — STACK §5.1; §5.6; §8.1 (J21 і USB-C; просідання дисплея і Q6A)
Термо, transient, ESD та узгодження захистів не доведені на реальному PCB.
Ворота (стенд): Силова плата reflow. Перевірити USB-PD OVLO≈22 V, ILIM≈3.5 A, hot-plug 0→20 V і reverse blocking. TVS E1_SW не вважати гарантією захисту 28 V eFuse, SYS12: C4 RF A/B і 60 min при 4.2 A, входи 14/16.4 V; батарейний шлях 4.6 A при case 50 °C. Перед виготовленням PCB потрібні layout, ERC і DRC.



Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2-E1
SR-RX-v2

Sheet: /E1/
File: E1.kicad_sch

Title: E1 — Акумулятор, заряд, AON і головні перетворювачі (1/2)


Size: A2	Date: 2026-10-23	**Rev: v2.1**
KiCad E.D.A. 10.0.7		Id: 2/17

E1 — Акумулятор, заряд, AON і головні перетворювачі (2/2)

Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завжє, показано стартове значення до стенду.


Заряд IP2368


E1-01 — OPEN, блокує випуск — STACK §2.7 (IP2368); §5.1; §8 (IP2368); §8.1 (IP2368, матриця DRP)
Ревізія COUT і місця NTC/VSET/ISET/ISET_MODE/CELLSET не підтверджені офіційною схемою. Вікно 0…45 °C та Inhibit не перевірені.
Ворота (стенд): До модифікацій отримати ревізійну схему або фото обох боків з continuity до IC. Стенд: NTC 0/45 °C, обрив/КЗ, зупинка charge і reverse boost, 2 h при 3 A, 20 PD cycles, зовнішній VBUS=0 V, startup 5→20 V, CV кожної комірки. При провалі цей модуль не використовувати; ISDT лише після E1-02. TH102 Sensata 67F070 (build/15 «IP2368»): гарячим повітрям на найгарячіший MOSFET IP2368 — замикається при 65…75 °C, і заряд зупиняється (E1_CHG_INHIBIT_LOW на GND) не пізніше 75 °C; записати температуру повернення й диференціал (datasheet Sensata 6700 c. 4: MIN DIFFERENTIAL 4 °C, MIN RESET 50 °C) і частоту повторних пусків заряду; опір замкненого контакту ≤50 mΩ (datasheet c. 2, «50 milliohms max»).




Роз'єми джгутів PWR









Не є комплектом для виробництва PCB: див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2-E1
SR-RX-v2

Sheet: /E1_02/
File: E1_02.kicad_sch

Title: E1 — Акумулятор, заряд, AON і головні перетворювачі (2/2)


Size: A2	Date: 2026-10-23	**Rev: v2.1**
KiCad E.D.A. 10.0.7		Id: 3/17

E2 — Захищені рейки, LNA і моніторинг струму (1/5)


Дроти з'єднують контакти всередині/ функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завдає, показано стартове значення до стенду.

J21: захищене живлення 12 V


E2-05 — OPEN, блокує випуск — STACK §5.1 (DISP12); §5.2; §8 (зворотне живлення)
Відсутність фантомного живлення Q6A, вимкнення дисплея та фізична правильність кінцевих кабелів потребують перевірки з реальним обладнанням.
Ворота (стенд): За активної LAB5 і вимкненої Q6A: 3V3_Q6A та upstream VBUS близько 0V; PICO_DISP_EN низький. Продзвонити розрізаний VBUS, ключовані роз'єми E3/E5 та сигнал PWR_ON_KEY. UVLO J21 (v2.1, R202 13.0k):
Джерело з обмеженням струму на E2_J21_FUSED, Q6A або e-load на J21, повільна розгортка 0→12.5→0 V при 25 і 50 °C — увімкнення 10.09...10.83 V, вимкнення 9.18...9.88 V (з TCR 9.99...10.95 / 9.08...9.99 V), без брязкоту OUT/FLT під час пуску; кроки навантаження SYS12 0.3↔3 A при SYS12 = 11.0 V і біля UV trip — мінімум E2_J21_FUSED вище вимірюваного порога вимкнення, без FLT і скидання Q6A. Спрацювання UVLO вимикає Q6A, і Pico через 3 s відкриває #2813 (засувка OFF, перезапуск лише кнопкою при ≥13.6 V) — очікувана поведінка. Імпульс Pico на PWR_ON_KEY реалізований у прошивці (firmware/pico/README.md, «Q6A power-on key»: 900 ms через 1.5 s без 3V3 Q6A, до 3 спроб через 5 s, лише після power-on Pico або перезапуску кнопкою; у 3-секундному вікні OFF після UVLO клавіша не натискається, і після перезавантаження WDT тех): B11 (автостарт, імпульс 20/20, build/09-testy.md
Ж-02/Ж-02а) — відкритий стендовий пункт.



LNB: контроль напруги




Дисплей: захищене живлення 12 V




LNA: канал 1


Lime M.2: комутована шина 3.3 V




Boni: контроль напруги



AUX12: верхній ключ і PTC



AUX12: контроль напруги після PTC



Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2-E2
SR-RX-v2
Sheet: /E2/
File: E2.kicad_sch

Title: E2 — Захищені рейки, LNA і моніторинг струму (1/5)


Size: A2	Date: 2026-10-23	**Rev: v2.1**
KiCad E.D.A. 10.0.7		Id: 4/17


E2 — Захищені рейки, LNA і моніторинг струму (2/5)


Дроти з'єднують контакти всередині/ функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завдає, показано стартове значення до стенду.

LNA4V5: паралельні LT3045


E2-01 — OPEN, блокує випуск — STACK §5.1 (LNA4V5, LNB13V2, BONI13V8); §8 (пара LT3045; TPS7A4701)
MPN L/C і діодів обрані. Ефективна ємність, ESR/ESL, демпфування LC та від'ємний викид OUT залежать від розведення і реальних деталей.
Ворота (стенд): Перевірити COUT ≥10uF при робочому bias/температурі, ESR LT3045 <20mR і ESL <2nH; виконати тести ступінчастого навантаження, RF-шуму та від'ємного OUT ≥ −0.4V.









E2-04 — OPEN, блокує випуск — STACK §5.1 (LNA4V5); §8 (пара LT3045); §8.1 RF-3
v2.1, рішення власника (R-E2-18): R227 21.5k задає LNA4V5 4.30V (4.208…4.392V). Запас на папері: LAB5 min 4.80V (5V−4%) − 3.2A×29.8mΩ L101 − 1A×9.4mΩ L205 = 4.695V на E2_LNA_IN, тобто 0.395V над VSET: +135mV проти типового dropout 260mV (500mA на IC), +45mV проти 350mV max при 25°C, −55mV проти 450mV max у повному діапазоні температур — ще до F102 і з'єднання E1–E2 (кожні 10mΩ ≈ −32mV при 3.2A). Близько 0.4V — коліно PSRR.
Розподіл струму й температура не підтверджені. Сума індивідуальних номінальних ILIM LNA більша за 1A пари.
Ворота (стенд): Перевірити LAB5 min, навантаження пари до 1A, температуру кожного LT3045 та слав до антени.
Дотримуватися контракту R-E2-17: сума INA LNA1-4 + резерв 65mA S-band ≤1A; разом із резервом LAB—порту ≤1.5A.
Приймання: при 3.2A LAB5, 1A на пару і 50°C виміряти E2_LNA_IN, OUTS і LNA4V5: вимога — виміряний V(E2_LNA_IN)−V(OUTS) ≥0.40V, LNA4V5 на TP205 4.19…4.39V при 1A пари (VSET 4.208…4.392V мінус до 12mV на баластні 20mΩ при 600mA); пульсації та спури 500kHz…2MHz на портах LNA при 0.17A і 0.6A. Окремої вимоги LAB5 ≥4.90V для E2–04 немає: E1–05 лишає відбір low LAB5 для USB. Відкрито: MPN F102 з холодним опором ≤10mΩ і з'єднання E1–E2 ≤10mΩ. Кожен LNA має працювати при зниженому зміщенні: найгірше ≈3.95V на LNA (≥0.45V над 3.5V Uputronics #40); базові струми INA3221 (RF-3) перемірати при 4.3V. Невиконання — reject модуля LAB5 або перепроектування рейки.




LNA: канал 2



N-E2-03 — примітка — STACK §5.3 (DC-sense); §8.1 HF-10
Q2901-Q2903 (DMP6050SSD-13) — двобічні блокувальні елементи ±30 V worst E4-06 між захищеним вузлом E2 і портом E4; закриті при низькому EN_LNA2/EN_LNA3/EN_BONI. Позначення 2900-2999 — задокументований розширений діапазон E2 (R-E2-21). Ворота: E4-06 (повільний і швидкий hot-plug на зібраному порту).






Не є комплектом для виробництва PCB: див. OPEN_ITEMS.md	
Джерело: STACK.md v2	
Теоретичний проєкт — перевірити на стенді	
SR-RX-v2-E2	
SR-RX-v2	
Sheet: /E2_02/	
File: E2_02.kicad_sch	
Title: E2 — Захищені рейки, LNA і моніторинг струму (2/5)	
Size: A2	Date: 2026-10-23 — **Rev: v2.1**
KiCad E.D.A. 10.0.7	Id: 5/17


E2 — Захищені рейки, LNA і моніторинг струму (3/5)

Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завдає, показано стартове значення до стенду.

LNA: канал 3




LNA: канал 4




RTL-B: комутований VBUS

E2-03 — OPEN, блокує випуск — STACK §5.1 (VBUS RTL-B, BONI13V8): §8 (струми; TPS2553DBVR-1 п. 3):
§8.1 RF-2, HF-8/RF-5
Остаточні ILIM і пускові струми RTL-B, Lime, LNB, Boni та LaNA WB потребують натурних вимірів; ємність riser і комерційних модулів не опублікована. Поріг OVLO Boni (R263/R264, стартовий розрахунок 102k/9.09k) STACK §5.1 вимагає перерахувати для 13.8 V; на стенді його не перевіряю.
Ворота (стенд): FNB58/INA228/INA3221: 20 холодних і теплих пусків, струми стримінгу, K3 і SOA. Установити ILIM 1.5-2× вимірюваного струму з допусками. Boni (v2.1, R-E2-19): RILM 7,15k 1% ≤100 ppm/K → ILIM 0.122...0.153 A (0.1215...0.154 A з TCR) проти найгіршого сталого ≈79.7 mA (Boni 65 mA тип. + bleed E4 до 14.35 mA → R283/R284 і DCS tap), тобто 1.53...1.92×; з блокувальним елементом E4-06 (+≈1.6 mA) ≈81.3 mA і 1.5× = 0.122 A — на межі ILIM min. Після HF-9 (струм Boni-Whip холодним і гарячим при 13.8 і 14.1 V) перерахувати RILM = 903/(ILIM-0.0112); ILIM min ≥1.5×. ILIM max ≤ min(2×, DC-рейтинг bias-tee ≥0.16 A). Електронне навантаження на BONI13V8 при 13.8 V: спрацювання в межах 0.122...0.153 A, поведінка понад TA 80 °C. Тверде K3 на P5 при ввімкненому bias (v2.1, Q2903 послідовно): пара Q2903 самозміщується біля VGS(th) і тримає BONI13V8 на ≈1.2...4.4 V; струм U214 — між foldback ≈0.09...0.115 A (Figure 22, VOUT = 0) і ILIM. U214 ≈0.9...1.9 W. Q2903 ≈0.1...0.7 W у лінійному режимі; FLT мовчить — записати BONI13V8, струм, температуру корпусу Q2903 і поведінку U214 (обмеження чи TSD) до зняття EN_BONI та підтвердити, що labd знімає EN_BONI за min_voltage_s і PG_BONI ≤2 s. Межа labd 0.113 A не змінюється. Загальний LAB5 тестується за новими воротами E1 для D36V50F5 + запобіжник 4A: старі 2.5A не є лімітом default-збірки. OVLO Boni (STACK §8.1 HF-8/RF-5): без Boni-Whip і зі струмовим обмеженням — повільна розгортка вузла E2_BONI_LDO (вхід eFuse U214) 13.8→15.5→13.8 V, записати пороги спрацювання й відпускання; OVLO не спрацьовує в смузі 13.8 V, поріг вище 14.145 V (макс. LDO) і нижче 15 V (межа Boni). Поза вікном — перерахувати R263/R264 і повторити.


N-E2-01 — примітка — STACK §5.1 (VBUS RTL-B): §8 (TPS2553DBVR-1 п. 3)
R248 = RILIM TBD (старт 56.2k 1%, ≈0.47 A ном.). STACK не задає номінал для VBUS RTL-B, лише правило: RILIM = 1.5-2× вимірюваного струму. Ворота: E2-03 (20 холодних і теплих пусків, пусковий струм до deglitch 5 ms).



INA3221: струми LNA1-3



S-band LaNA WB: захищена шина 5 V



Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2-E2
SR-RX-v2
Sheet: /E2_03/
File: E2_03.kicad_sch


Title: E2 — Захищені рейки, LNA і моніторинг струму (3/5)

Size: A2	Date: 2026-10-23	**Rev: v2.1**
KiCad E.D.A. 10.0.7		Id: 6/17


E2 — Захищені рейки, LNA і моніторинг струму (4/5)


Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не задає, показано стартове значення до стенду.

LNB: малошумна захищена шина




E2-02 — OPEN, блокує випуск — STACK §5.1 (LNB13V2); §8 (TPS7A4701); §8.1 RF-4
Статичне вікно OVP LNB закрито TPS3701: 13.56–13.96V. Швидкий вихід при відмові LDO не обмежено гарантованим максимальним часом у datasheet: 9.9µs компаратора і близько 12µs EN-off eFuse заявлені лише типово. Ворота (стенд): Без LNB і зі струмовим обмеженням подати на вузол LDO контрольований стрибок 13.2→16.4V; осцилографувати F-вихід при мін./макс. навантаженні, на холоді й при 50°C. Отримати граничні імпульсні параметри Bullseye: якщо потрібно, додати швидше відслідкування/обмеження з гарантованим часом.






INA3221: струми LNA4, LNB і Boni



Розʼєми джгутів PWR



Позначення фізичних джерел живлення (ERC)



Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md	
Джерело: STACK.md v2	
Теоретичний проєкт — перевірити на стенді	
SR-RX-v2-E2	
SR-RX-v2	
Sheet: /E2_04/	
File: E2_04.kicad_sch	
Title: E2 — Захищені рейки, LNA і моніторинг струму (4/5)	
Size: A2	Date: 2026-10-23 — **Rev: v2.1**
KiCad E.D.A. 10.0.7	Id: 7/17

E2 — Захищені рейки, LNA і моніторинг струму (5/5)

Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завдає, показано стартове значення до стенду.

BONI: малошумна захищена шина

N-E2-02 — примітка — STACK §5.1 (BONI13V8); §8.1 HF-8/RF-5
R263/R264 = OVLO TBD (старт 102k/9.09k 0.1%: 14.67 V ном., ≈14.26-14.95 V за R-E2-02). STACK §5.1 (BONI13V8): «OVLO перерахувати для 13.8 V» — номіналу в STACK немає. Ворота: E2-03 (стенд STACK §8.1 HF-8/RF-5: OVLO не спрацьовує в смузі 13.8 V: поріг вище 14.145 V і нижче 15 V).

E1_SW
L213
1uH XAL5030-102MEC
E2_BONI_IN
C263
10uF 50V X7R C3225X7R1H106K250AC
C264
10uF 50V X7R C3225X7R1H106K250AC
R260
0.22R 1% 0.25W
E2_BONI_IN_DAMP
C265
47uF 50V EEUFR1H470
C266
10uF 50V X7R C3225X7R1H106K250AC
U213
TPS7A4701RGWT
E2_BONI_LDO
E2_BONI_LDO
E2_BONI_NR
EN_BONI
R261
100k 1%
C268
1uF 50V X7R C2012X7R1H105K125AB
C267
22uF 50V X7R C3225X7R1H226M250AC
D203
PMEG4030ER
C294
22uF 50V X7R C3225X7R1H226M250AC
E2_BONI_DVDT
C269
100nF 50V X7R C1608X7R1H104K080AA
E2_BONI_LDO
R263
OVLO TBD (start 102k 0.1%)
R264
OVLO TBD (start 9.09k 0.1%)
U214
TPS259630DDAR
EN_BONI
E2_BONI_OV
FLT_BONI
E2_BONI_ILM
R262
7.15k 1% 100ppm
E2_BONI_EF
C270
1uF 50V X7R C2012X7R1H105K125AB
E2_BONI_EF
R266
0.200R 0.1% 0.25W Kelvin
E2_BONI_MON
TP212
BONI13V8
BONI13V8
L214
1uH XAL5030-102MEC
C271
1uF 50V X7R C2012X7R1H105K125AB
C272
1uF 50V X7R C2012X7R1H105K125AB
R267
0.22R 1% 0.25W
R2923
10.0k 1%
BONI13V8_DAMP
C273
47uF 50V EEUFR1H470
E2_BLKB_SINK
EN_BONI
Q2913
2N7002
R2913
22k 1%
E2_BLKB_G
Q2903
DMP6050SSD-13
TP2903
BONI13V8_PORT
BONI13V8_PORT
C2903
1uF 50V X7R C2012X7R1H105K125AB
BONI13V8
D2903
BZX84C10-7-F
E2_BLKB_S
R2903
100k 1%
C2913
100nF 50V X7R C1608X7R1H104K080AA

Не є комплектом для виробництва PCB: див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2-E2
SR-RX-v2
Sheet: /E2_05/
File: E2_05.kicad_sch
Title: E2 — Захищені рейки, LNA і моніторинг струму (5/5)
Size: A2 | Date: 2026-10-23 | **Rev: v2.1**
KiCad E.D.A. 10.0.7 | Id: 8/17

E3 — Керування, Pico HMI, GPIO, GNSS і IMU (1/3)


Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не задає, показано стартове значення до стенду.

Q6A header

E3-04 — OPEN, блокує випуск — STACK §5.2 (UART7, PPS, SWD): §8.1 (UART7; PPS)
UM3304 UART7/PPS/SWD cable capacitance and power-off behavior cannot be proven by ERC.
Ворота (стенд): Check <=20cm wiring, UART7 loopback, boot glitches and absence of Q6A backfeed with Pico on/Q6A off. Verify TX high-impedance sequencing or add hardware isolation.

N-E3-01 — примітка — STACK §5.2 (40-pin хедер, LC76G VCC): §8.1
Шлейф S01 не несе 5 V: контакти 2 і 4 J20 (VCC_5V_PERI) лишаються лише на Q6A; провідники 2 і 4 стрічки IDC вирізати на обох розетках до обтиснення, контакти 2/4 бокса на CTRL — без кола (R-E3-15, build/21 E5). LC76G живиться від U315 (LAB5, EN = 3V3_Q6A). Перевірка: прозвонка J20.2/J20.4 → CTRL — розрив.


N-E3-03 — примітка — STACK §5.2 (UART7/PPS ≤20 см): §8.1
Гілка PPS шлейфу S01 (W2 GR-3 за рішенням build/15 W2 MECH-1): провідники 6 (GND), 7 (PPS), 16 і 18 (UART6) стрічки відокремити одразу за розеткою на J20 і довести до P1 LC76G (P1.2/P1.5/P1.4/P1.3, ≤200 мм; модель 196 мм): на розетці CTRL ці провідники вирізати до обтиснення, контакти 6/7/16/18 бокса J304 — без кола. Мережі E3 не змінюються. Перевірка: прозвонка J20.7 → P1.5 — є; J20.7 → J304.7 — розрив.




GNSS


E3-08 — OPEN, блокує випуск — STACK §5.2; §5.4
Pico watchdog, MicroPython GPIO/UART adapter and host handshake implemented 20.10.2026 and tested on the host.
Actual GPIO timing, reset levels, WDT/brownout behavior and Linux/serial fault recovery have not been qualified on the device.
Ворота (стенд): Run the implemented firmware with the actual accepted Pico/Q6A assembly; scope MCP RESET assertion/release, safe output image including CHG_INHIBIT=1 after initialization, 100ms guard, 750ms heartbeat deadline plus measured latency, explicit fresh-session recovery, Linux kill/hang, UART loss/corruption, WDT/brownout and GPIO current/backfeed. Complete Pico power loss with Q6A alive remains outside Q306 coverage; no software test closes this boundary. GNSS branch (R-E3-15): measure the LC76G board supply current on E3_GNSS5V (cold start, acquisition, active antenna) and set R396 to 1.5–2x the measured current (start 162k, 144–192 mA); confirm U315 follows 3V3_Q6A (off with Q6A off) and record UART6_RX/TX levels and LC76G VCC with LAB5 absent while Q6A runs and with U315 latched off after a short on E3_GNSS5V (S25) while Q6A runs (no back-feed through RXD above VCC + 0.3 V in either state); record which action clears the latch (3V3_Q6A or LAB5 power cycle; whether a Q6A software reboot drops 3V3_Q6A).

N-E3-02 — примітка — STACK §5.1 (правило RILIM): §8.1
R396 = RILIM TBD (старт 162k 1%, 144-192 mA за рівняннями TI SLVS841G). STACK номіналу не задає, лише правило RILIM = 1.5–2× виміряного струму LC76G. Ворота: E3-08.






RTC




Позначення фізичних джерел живлення (ERC)



Pico power control




MCP23017 control




Thermal sensors


E3-06 — OPEN, блокує випуск — STACK §5.6; §8 (тепло)
BOM candidate Semiware MF52A103F3950 is selected for both NTCs; purchased-lot curve, attachment, lag and installed calibration remain unqualified.
Ворота (стенд): Verify 10k +/-1% at 25 C and manufacturer B25/50 = 3950 +/-1%; use the exact maker R/T table. Fit an insulated bead/strain relief on the panel spreader and frame; check 25/60/68 C against a reference thermometer, qualify lag and open/short/stale fail-safe behavior. Remain inside the −20..120 C sensor range.



E3-05 — OPEN, блокує випуск — STACK §5.2 (MCP23017 #3/#4)
Shared MCP interrupt requires open-drain configuration before interrupts are enabled, plus measured I2C rise time and VDL.
Ворота (стенд): Set ODR=1 and MIRROR=1 first. Validate 100kHz, rise <=1000ns, 1e6 reads under load, 20 cold/20 warm boots, and 10us FAULT capture.

HMI encoders





Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2-E3
SR-RX-v2

Sheet: /E3/
File: E3.kicad_sch

Title: E3 — Керування, Pico HMI, GPIO, GNSS і IMU (1/3)

Size: A2	Date: 2026-10-23	**Rev: v2.1**
KiCad E.D.A. 10.0.7		Id: 9/17


E3 — Керування, Pico HMI, GPIO, GNSS і IMU (2/3)

Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завдає, показано стартове значення до стенду.


Pico HMI

E3-02 — OPEN, блокує випуск — STACK §2.6; §5.2; §8.1 (шлях вимірювання)
Brightness control requires confirmed DDC/CI support or an exact Wisecoco KEY/Backlight interface. Pico GP17 is now reserved for MCP watchdog reset and unavailable for brightness.
Ворота (стенд): Demonstrate ddcutil brightness through the specified RA620 link, or obtain the exact KEY/Backlight revision pinout and design a new interface using a free MCP GPIO if suitable. Verify thermal dimming: do not reuse Pico GP17.

E3-07 — OPEN, блокує випуск — STACK §5.1; §5.2; §8 (Pico ADC)
Battery ADC shutdown accuracy must be calibrated. Divider/reference initial tolerances can contribute about +/−0.28 V near 13.05 V: a nominal ADC code does not establish the 13.05 +/−0.1 V cutoff. The software window 12.95–13.15 V must stay above the E1-04 hardware AON UV trip window 12.8 +/−0.1 V on every unit.
Ворота (стенд): Calibrate gain/offset against a calibrated voltmeter at two pack-equivalent voltages such as 12.6 V and 16.4 V; cross-check INA228. Independently verify the physical 13.05 V software cutoff (labd and Pico fallback both 13050 mV) within +/−0.1 V, including 5 s dwell, at 12.95/13.05/13.15 V across the specified temperature and load states. Per unit, at maximum and minimum load: the measured software cutoff referred to E1_N minus the measured E1-04 hardware trip must be >=0.10 V, and during a controlled discharge the graceful shutdown (5 s dwell plus Linux shutdown) must complete before the hardware UV trip asserts OFF; otherwise re-trim or reject. Store calibrated coefficients with revision/CRC. No commissioning pass until met; the hardware AON UV supervisor remains an independent backup.




HMI buttons




Ambient sensor

Indicators


Cooling



MCP hardware watchdog reset



E3-03 — OPEN, блокує випуск — STACK §5.6; §8 (тепло); §8.1 (потік повітря)
BOM candidate Delta BFB0305HA-C is selected; final mechanical fit, installed airflow, start/stall current, LAB5 concurrency and noise remain unqualified.
Ворота (стенд): Fit the body envelope 30.5x30.5x10.5 mm plus duct/lead clearance into CAD before cutting the enclosure. Measure the 0.25 A design continuous reserve and the provisional 0.50 A startup limit rather than claiming peak from the datasheet. Confirm LAB5 within E1-05 (<=3.2 A continuous, <=4 A transient with default D36V50F5 + F102 4 A) in allowed concurrency: over budget means a formal concurrency cap per R-E2-17. Run the 45 min closed-cover solar thermal test and RF A/B noise checks; inlet drop <=5 Pa at the required flow.




Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md	
Джерело: STACK.md v2	
Теоретичний проєкт — перевірити на стенді	
SR-RX-v2-E3	
SR-RX-v2	
Sheet: /E3_02/	
File: E3_02.kicad_sch	
Title: E3 — Керування, Pico HMI, GPIO, GNSS і IMU (2/3)	
Size: A2	Date: 2026-10-23 — **Rev: v2.1**
KiCad E.D.A. 10.0.7	Id: 10/17

E3 — Керування, Pico HMI, GPIO, GNSS і IMU (3/3)


Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завдає, показано стартове значення до стенду.


External IMU


E3-01 — OPEN, блокує випуск — STACK §2.8; §5.2; §8 (пак IMU); §8.1 (пак IMU)
IMU assembly and two metre single-ended UART need bench verification. Internal named-pad wiring is specified, but no physical harness has been measured.
Ворота (стенд): Check actual module revision, GX16 plug/socket viewing direction and continuity to E5 design pinout; validate input Schottky and TVS at both ends; 1e6 frames with zero CRC errors. Upgrade to differential interface if errors occur.



Роз'єми джгутів CTRL







Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2-E3
SR-RX-v2

Sheet: /E3_03/
File: E3_03.kicad_sch

Title: E3 — Керування, Pico HMI, GPIO, GNSS і IMU (3/3)

Size: A2	Date: 2026-10-23	**Rev: v2.1**
KiCad E.D.A. 10.0.7		Id: 11/17

E4 — РЧ-тракт: DC-розв'язка, перемикачі, приймачі (1/4)

Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Обчаскові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завдає, показано стартове значення до стенду.

RF and receiver interfaces

E4-08 — OPEN, блокує випуск — STACK §5.3 (RX1, YAT-10A+, H1)
RX1 captive edge/pad/panel assembly and H1 attenuation have not been measured.
Ворота (стенд): Confirm edge → pad → panel → X2 without bypass. YAT 10±0.5 dB and RL ≥20 dB; H1 total ≥12.0 dB at 1420 MHz, using 3 dB pad if the 2 dB pad fails.

A405
SMA attenuator 15/20/30 dB: bench selection
E4_RF_CH5_DC
IN
OUT
E4_RF_CH5_ATT
SHIELDS

A407
YAT-10A+ 10 dB
E4_YAT_IN
RF_IN
RF_OUT
E4_YAT_OUT
GND
GND
GND
GND
EP_GND

A414
Airspy HF+ Discovery
E4_HFP_ANT
ANT
USB_DM
USB_DP
USB_VBUS
HFP_DM
HFP_DP
VBUS_HFP
USB_GND
USB_SHIELD

A420
Othernet Bullseye LNB
E4_LNB_IF
IF
REF25
E4_LNB_REF25
SHIELDS

A421
AXING CFA 11-00 DC-isolated 75 Ω load
END_A
SHIELDS

J401
P1 VHF137 SMA: no DC
CENTER
SHIELD
E4_P1

A401
Flamingo+ FM v2 #1
IN
OUT
E4_RF_P1_FM
SHIELDS

A402
SAWbird+ NOAA 100800
IN
OUT
E4_RF_CH1
SHIELDS

J404
P4 LNB F: 13.2 V
CENTER
SHIELD

E4_P4
W401
Goobay 58814 75 Ω F-F 1 m
END_B
END_A
E4_LNB_IF
SHIELDS

W402
RG316 SMA-M/M 152.4 mm + SM3823 F/SMA adapter: P4 → J426
END_A
END_B
E4_RF_CH5

J426
ch5 IF edge SMA: 13.2 V LNB
CENTER
SHIELD

E4-03 — OPEN, блокує випуск — STACK §5.3; §8.1 HF-9, HF-11
Boni supplied bias-tee port labels, DC socket polarity and receiver DC block require actual hardware.
Ворота (стенд): Measure continuity/polarity, antenna DC and RADIO port <0.1 V before connecting HF+. v2.1: A406 DC is BONI13V8_PORT behind the E2 blocking element Q2903 — confirm on the supplied Einspeiseweiche a DC current rating ≥0.16 A (ILIM max 0.153 A, 0.154 A with TCR, RILM 7.15k) and DC-block/choke voltage ratings ≥30 V; otherwise use the homemade 2.2 mH bias-tee with a choke Irms and Isat ≥0.20 A and count its DCR in the 12.0 V barrel gate.

J405
P5 HF BNC: 13.8 V
CENTER
SHIELD
E4_P5

W408
RG316 common-mode choke FT240-77 +2631102002
IN_CENTER
OUT_CENTER
IN_SHIELD
OUT_SHIELD
E4_HF_CM

A406
Boni-Whip supplied bias-tee
BONI13V8_PORT
ANT
DC
RF
E4_HF_BT
SHIELDS

J407
P7 GNSS SMA
CENTER
SHIELD
GNSS_ANT

W407
P7 SMA → LC76G IPEX coax
END_A
END_B
GNSS_ANT
SHIELDS

J408
P8 WIDE optional SMA: ch4 4.3 V
CENTER
SHIELD
E4_RF_CH4

A404
LNA V2 optional: external P8 accessory
OUT
IN
E4_RF_P8_FM
SHIELDS

A403
Flamingo+ FM v2 #2 optional: external P8 accessory
OUT
IN
E4_P8_ANT
SHIELDS

J428
P8 antenna feed / A403 input interface
CENTER
SHIELD

A424
TCBT-2R5G+ ch4
BIAS_CH4
DC
RF_DC
RF
ISOLATE
E4_RF_CH4
E4_CH4_RF_ONLY

J427
P8 board U.FL: ch4 4.3 V
CENTER
SHIELD

E4-09 — умова опції, не блокує випуск — STACK §3.1; §5.3 (BENCH); §8.1 RF-11
BENCH RF sled is not delivered as a separate HMC7992 + PE4312 PCB here.
Ворота (стенд): Deliver its PCB/netlist, controls and 31.5 dB startup test if installed. Until then use the internal BENCH SMA with a qualified external conducted source.

J409
BENCH internal SMA
CENTER
SHIELD
E4_BENCH

J410
RTL-A RF internal SMA
CENTER
SHIELD
E4_RFC_A

A411
RTL-SDR Blog V4L LABRXA
ANT
USB_DM
USB_DP
USB_VBUS
RTLA_DM
RTLA_DP
VBUS_RTLA
USB_GND
USB_SHIELD

J411
RTL-B RF internal SMA
CENTER
SHIELD
E4_RFC_B

A412
RTL-SDR Blog V4L LABRXB
ANT
USB_DM
USB_DP
USB_VBUS
RTLB_DM
RTLB_DP
VBUS_RTLB
USB_GND
USB_SHIELD

E4-05 — OPEN, блокує випуск — STACK §2.11.1; §8.1 L-12
Lime X2/X4 are the v1.2 RX ports, but which of them is RX-A and which RX-B is TBD (STACK §2.11.1, §8.1 L-12: check against the board marking). Pins are named X2_RX/X4_RX and nets E4_LIME_X2_RX/E4_LIME_X4_RX, so the drawing fixes no channel; supplied-board cable labels need confirmation.
Ворота (стенд): Check the exact revision schematic and conduct a one-port-at-a-time RX test. Generic setup X3 wording is not evidence.

J412
RX1 edge SMA
CENTER
SHIELD
E4_RX1_EDGE

W409
Captive RX1 edge → profile pad coax
EDGE
PAD
E4_RX1_PAD

A408
H1 SMA pad 0/2/3 dB
IN
OUT
SHIELDS

E4_RX1_PANEL
J413
RX1 panel SMA: captive coax assembly
CENTER
SHIELD

W403
RX1 panel → Lime X2 MHF4 coax
END_A
END_B
E4_LIME_X2_RX
SHIELDS

A415
LimeSDR Micro M.2 v1.2 receive-only
E4_LIME_REF
E4_LIME_TX
E4_LIME_X4_RX
LIME3V3
E5_PCIE_CLKREQ_N
E5_PCIE_PERST_N
X2_RX
X4_REF_IN
X1_TX
X4_RX
X9_3V3
X9_CLKREQ_N
X9_PERST_N
X9_REFCLK_N
X9_REFCLK_P
X9_RX_N
X9_RX_P
X9_TX_N
X9_TX_P
X9_WAKE_N
E5_PCIE_REFCLK_N
E5_PCIE_REFCLK_P
E5_PCIE_TX0_N
E5_PCIE_TX0_P
E5_PCIE_RX0_N
E5_PCIE_RX0_P
E5_PCIE_WAKE_N
X9_GND

RF bias injector local decoupling

BIAS_CH1
C447
100 pF C0G 50 V
C448
10 nF C0G 50 V

BIAS_CH2_PORT
C449
100 pF C0G 50 V
C450
10 nF C0G 50 V

BIAS_CH3_PORT
C451
100 pF C0G 50 V
C452
10 nF C0G 50 V

Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2-E4
SR-RX-v2
Sheet: /E4/
File: E4.kicad_sch

Title: E4 — РЧ-тракт: DC-розв'язка, перемикачі, приймачі (1/4)

Size: A2	Date: 2026-10-23	**Rev: v2.1**
KiCad E.D.A. 10.0.7		Id: 12/17


E4 — РЧ-тракт: DC-розв'язка, перемикачі, приймачі (2/4)

Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завдає, показано стартове значення до стенду.


DC detectors: common reference

N-E4-01 — примітка — STACK §5.3 (DC-sense)
Позначення R44xx/C44xx (4400-4499) — задокументований розширений діапазон E4 для DC-детекторів (design/E4-review.md), щоб не перетинатися з E5. Решта позначень E4 — у діапазоні 400-499.

E4-06 — OPEN, блокує випуск — STACK §5.3 (DC-sense); §8.1 HF-10
Three concrete protected bipolar DC-window detectors are designed; threshold, RF loading and power-off backfeed still need prototype qualification. v2.1 (owner decision): each sensed bias branch has an E2 back-to-back P-MOSFET blocking element (Q2901/Q2902/Q2903 DMP6050SSD-13 with a 100 nF gate-source capacitor, held open by low EN_LNA2/EN_LNA3/EN_BON1) between the protected E2 node (TPS2553/INA3221/U214, polarized capacitors) and the E4 port node; ±30 V at the assembled port is a design target until bench-proven. Not covered (W2 GR-2 review): the direct P8 port (ch4) has no DC-window detector and no blocking element. With the P8 accessory off-board, panel J408 = U.FL J427 sits on E4_RF_CH4, the RF_DC node of TCBT AA24, whose DC port BIAS_CH4 runs through E2 L209 and shunt R246 to TPS2553 U209 OUT (E2_LNA4_SW: OUT abs max −0.3…7 V, TI TPS255xx Rev. G §6.1, https://www.ti.com/lit/ds/symlink/tps2553.pdf, read 2026-11-07) and the INA3221 U216 channel-1 inputs: foreign DC on P8 reaches that protected E2 node, and own ch4 bias reaches whatever is plugged into P8.
Ворота (стенд): Verify each DCS LOW at 0 V and HIGH by ±0.100 V in both sweep directions over the admitted temperature/supply range; record thresholds/hysteresis. With own bias OFF and Q6A ON/OFF (3V3_Q6A <0.1 V when OFF), apply foreign DC at each assembled port P2/P3/HF_CM: (1) slow ±30 V limited DC; (2) fast-edge hot plug — a pre-energised current-limited ±12/±24/±30 V source switched onto the port through a coax plug or relay. Pass: BIAS_CH2/BIAS_CH3/BON1 3V8 (TPS2553 OUT, INA3221 inputs, U214 OUT) stay within −0.3…+0.3 V, no INA/MCP fault; repeat at 0 °C and 50 °C. The DPS-150 cannot reach 30 V from the project's 20 V PD or 4S sources; use a source that really delivers 30 V. Hot plug while own bias is ON is not covered and must not be tested destructively. Also measure off-state leakage (protected-node rise <0.1 V at 50 °C). The on-state drop at 184.5/54.5/80 mA including the cold VGS(th) corner (VGS ≈ −4.2 V on the 4.30 V rail: total ≤0.25 V to the antenna). turn-on with and without trapped charge (the ≈48 µF protected reservoir dumps into the port outside the TPS2553/U214 limit) and unchanged soft-start/ILIM. A shorted FET is not detectable: an open element on LNA2/LNA3 is silent. Measure RF tap and element IL/RL/NF impact. Require startup/reference-fault HIGH and own bias OFF ≥500 ms before preflight; readiness stays false until qualified. Check floating/open antenna as well as 0 Ω/50 Ω DC loads. Include the 996 Ω bleed load in current baselines and measure its RF loss/parasitics. Reject false-safe at ±0.100 V: false-unsafe units also fail usability qualification. Also qualify cold minimum-supply reference-feed headroom: the arithmetic model requires D450 Vf ≤1.015 V at VDD 3.135 V and REF 2.072 V for at least 80 µA LM4040 cathode current. Reference collapse must force HIGH, and must not be misreported as a working detector. P8/ch4 (W2 GR-2): the foreign-DC test above cannot pass on P8, which has no detector and no element; whether ch4 gets an E2 blocking element or a DC-window detector is an owner/E2 decision. OPEN under this gate. Until then P8 must never see a foreign DC source, and EN_LNA4 (low at startup, design/readiness-contract.json startup_output_requests: no DC preflight for LNA4 in software/srrx/policy.py DCS) is switched on only with the P8 accessory fitted (profile rule, STACK.md:78; no hardware check).




DC detectors: LBAND



S-band external inline pod

E4-04 — OPEN, блокує випуск — STACK §5.3 (S-band); поправки v2.1 (LaNA WB, cf2235-kt30)
S-band module and supply selection are complete; external inline pod assembly, cable loss, gain/NF and thermal/current measurements remain unqualified.
Ворота (стенд): Build the specified LaNA WB 100845 + cf2235 + DC blocks in the Hammond 1554U2GY pod; verify stacked fit/cable bends, weather seals and strain relief. Measure LaNA current/inrush at protected 5 V, 2.2-2.3 GHz S21/NF/linearity, and receiver protection. Do not substitute generic nominal NF for the actual S-band measurement.



Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md	
Джерело: STACK.md v2	
Теоретичний проєкт — перевірити на стенді	
SR-RX-v2-E4	
SR-RX-v2	
Sheet: /E4_02/	
File: E4_02.kicad_sch	
Title: E4 — РЧ-тракт: DC-розв'язка, перемикачі, приймачі (2/4)	
Size: A2	Date: 2026-10-23 — **Rev: v2.1**
KiCad E.D.A. 10.0.7	Id: 13/17

E4 — РЧ-тракт: DC-розв'язка, перемикачі, приймачі (3/4)

Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завдає, показано стартове значення до стенду.

RF passives and drivers

E4-01 — OPEN, блокує випуск — STACK §5.3; §8 (РЧ-деталі); §8.1 RF-10
ch1-3 injector choke part selection is complete; final DC drop, thermal rise, RF impedance and footprint qualification remain open. Optional L407 DNP.
Ворота (стенд): Verify selected 0805LS-471XGRC / 0805HP-221XGRC / 0603HP-47NXGRW manufacturer land patterns and target-band impedance under bias. VNA qualify IL/RL/isolation and DC heating at actual/worst protected current. The current Coilcraft 0603HP PDF confirms the 2.3 GHz typical SRF; no documentary SRF question remains. Optional L407 (candidate 0805CS-471XGRC, SRF 375 MHz read on DigiKey; Q at 162 MHz not read) stays DNP until separately qualified; L401 is removed (P1 pigtail into A401).

E4_RTLA_RF2 — C402 — E4_RF_CH1 — L402 — BIAS_CH1
1 nF C0G 50 V 0402 — Coilcraft 0805LS-471XGRC 470 nH 2%

E4_RTLA_RF3 — C403 — E4_P2 — L403 — BIAS_CH2_PORT
1 nF C0G 50 V 0402 — Coilcraft 0805HP-221XGRC 220 nH 2%

E4_CH4_RF_ONLY — C404 — E4_RTLA_RF4
1 nF C0G 50 V 0402

E4_RTLA_RFC — C405 — E4_RFC_A
1 nF C0G 50 V 0402

E4_RTLB_RF2 — C407 — E4_RF_CH3_B — C416 — E4_LIME_TO_RTLB
100 pF C0G 50 V 0402 — 100 pF C0G 50 V 0402

E4_RF_CH5_ATT — C408 — E4_RTLB_RF3
100 pF C0G 50 V 0402

E4_BENCH — C409 — E4_RTLB_RF4
100 pF C0G 50 V 0402

E4_RTLB_RFC — C410 — E4_RFC_B
100 pF C0G 50 V 0402

E4_LIME_RFC — C411 — E4_P3 — L404 — BIAS_CH3_PORT
100 pF C0G 50 V 0402 — Coilcraft 0603HP-47NXGRW 47 nH 2%

E4_RF_CH5_DC — C412 — E4_RF_CH5 — L406 — LNB13V2
100 pF C0G 50 V 0402 — LQW2UAS68NG00L 68 nH 1 A

E4_LIME_RF3 — C415 — E4_YAT_IN
100 pF C0G 50 V 0402

E4_YAT_OUT — C418 — E4_RX1_EDGE
22 pF C0G 50 V 0402

K401 G6K-2F-RF-S DC5 HF — LAB5_RLY — E4_RELAY_STAGE
E4_HF_BT — E4_HF_LINK — E4_PARK_HF — R417 49.9Ω 1% RF load
E4_HF_LINK — E4_HFP_ANT — E4_K1_LS

K402 G6K-2F-RF-S DC5 VHF
E4_VHF_LINK — E4_K2_LS — E4_P6 — L407 Coilcraft 0805CS-471XGRC 470 nH 2% bleed, SRF 375 MHz; DNP
E4_PARK_HFP — R419 49.9Ω 1% RF load
E4_PARK_VHF — R418 49.9Ω 1% RF load
E4_K1_LS — D401 BAT54C — E4_K2_LS — K1_ON — E4_K1_G — R412 100Ω — R414 100kΩ 1%
Q401 AO3400A

E4_K2_LS — Q402 AO3400A — E4_K2_G — K2_ON — R413 100Ω — R415 100kΩ 1%

SW_RTLA_A — R440 1kΩ 1% — E4_RTLA_CTL_A — C419 100 pF C0G 50 V 0402 — R408 100kΩ 1%
SW_RTLA_B — R441 1kΩ 1% — E4_RTLA_CTL_B — C420 100 pF C0G 50 V 0402 — R409 100kΩ 1%
SW_RTLB_A — R442 1kΩ 1% — E4_RTLB_CTL_A — C421 100 pF C0G 50 V 0402 — R410 100kΩ 1%

SW_RTLB_B — R443 1kΩ 1% — E4_RTLB_CTL_B — C422 100 pF C0G 50 V 0402 — R411 100kΩ 1%
SW_LIME_A — R444 1kΩ 1% — E4_LIME_CTL_A — C434 100 pF C0G 50 V 0402 — R434 100kΩ 1%
SW_LIME_B — R445 1kΩ 1% — E4_LIME_CTL_B — C435 100 pF C0G 50 V 0402 — R435 100kΩ 1%

3V3_Q6A — C440 100 nF X7R 10 V — C441 100 nF X7R 10 V

3V3_Q6A — C442 100 nF X7R 10 V
BIAS_CH4 — C446 10 nF X7R 50 V external DC bypass
CHASSIS — NT401 RF ground / CHASSIS bond

E4_LIME_RF1 — C414 100 pF C0G 50 V 0402 — E4_PARK_C — R407 49.9Ω 1% RF load
E4_LIME_RFSPARE — C417 100 pF C0G 50 V 0402 — E4_PARK_C_SPARE — R416 49.9Ω 1% RF load
E4_RTLA_RF1 — C401 1 nF C0G 50 V 0402 — E4_PARK_A — R405 49.9Ω 1% RF load
E4_RTLB_RF1 — C406 100 pF C0G 50 V 0402 — E4_PARK_B — R406 49.9Ω 1% RF load

Роз'єми джгутів RF

J418 X0351-RF; JST PH 8, боковий вхід, S03
DCS_HF — DCS_LBAND — DCS_UHF — K1_ON — K2_ON — SW_LIME_A — SW_LIME_B — GND

J419 X0352-RF; JST PH 4, боковий вхід, S03
SW_RTLA_A — SW_RTLA_B — SW_RTLB_A — SW_RTLB_B

J420 X0451-RF; JST PH 8, боковий вхід, S04
3V3_Q6A — BIAS_CH1 — BIAS_CH2_PORT — BIAS_CH3_PORT — BIAS_CH4 — LAB5_RLY — LNB13V2 — GND

RF and receiver interfaces (продовження)

J414 RX2 panel SMA — E4_LIME_RX2 — A409 BLK-89-S+ — E4_RX2_BLK — W404 RX2 → Lime X4 MHF4 coax — E4_LIME_X4_RX
J415 REF IN panel SMA — E4_REF_IN — W405 REF IN → J4 MHF4 coax — E4_LIME_REF

E4-07 — OPEN, блокує випуск — STACK §5.3; §8 (HMC7992LP3DE: G6K-2F-RF-S); §8.1 RF-0/RF-1, HF-13
RF PCB, relay insertion loss, isolation, return loss and startup PARK are unmeasured.
Ворота (стенд): VNA: HF selector 10 kHz-260 MHz IL ≤0.3 dB, RL ≥21 dB, isolation ≥35 dB at 162-260 MHz plus STACK LF/HF gates, HMC ≥40 dB isolation at 0.1-1.7 GHz (37-40 dB conditional and recorded); verify all DC blocks and startup. Check all SMT footprint pad numbers, dimensions, orientation and ground/exposed-pad implementation against the now-verified manufacturer maps. Per RF port P1-P8 and the ch5 IF (W2 GR-2 board ports): VNA IL/RL of the assembled panel → pigtail → board-connector path in its band against the model loss table (design/E4-review.md), and DC drop/heating at the bias current on P2/P3/P8 (TPS2553 limits 0.339/0.339/0.192 A) and on ch5 (LNB 13.2 V): no U.FL, MHF or SMA current rating is published.

J416 UHF antenna feed / A418 input interface — E4_P2_ANT — A418 Uputronics 440 Rev 3.0 external LNA — E4_P2 — J402 P2 UHF SMA: 4.3 V — J423 P2 board U.FL: 4.3 V

J417 L-band antenna feed / A419 input interface — E4_P3_ANT — A419 GOES / H1 / IO / active patch external LNA — E4_P3 — J403 P3 L-band SMA: 4.3 V — J424 P3 board U.FL: 4.3 V

J425 P6 board U.FL: no DC — E4_P6 — J406 P6 VHF/AIS SMA: no DC

E4_LIME_TX — W406 CAB.01075 X1 → ANNE-50+ captive coax — E4_TX_LOAD — A410 ANNE-50+ 50 Ω load

DC detectors: local power

3V3_Q6A — C4410 100 nF X7R 10 V local decoupling — C4411 100 nF X7R 10 V local decoupling — C4412 100 nF X7R 10 V local decoupling — C4413 100 nF X7R 10 V local decoupling — C4414 100 nF X7R 10 V local decoupling — C4415 100 nF X7R 10 V local decoupling — C4416 100 nF X7R 10 V local decoupling

3V3_Q6A — C4417 100 nF X7R 10 V local decoupling

SP4T switches

U405 HMC7992LP3DE A — E4_RTLA_RF4 — E4_RTLA_RF1 — E4_RTLA_RFC — E4_RTLA_RF3 — 3V3_Q6A — E4_RTLA_CTL_B — E4_RTLA_CTL_A — RF2 — E4_RTLA_RF2

U406 HMC7992LP3DE B — E4_RTLB_RF4 — E4_RTLB_RF1 — E4_RTLB_RFC — E4_RTLB_RF3 — 3V3_Q6A — E4_RTLB_CTL_B — E4_RTLB_CTL_A — RF2 — E4_RTLB_RF2


U407 HMC7992LP3DE C — E4_LIME_RFSPARE — E4_LIME_RF1 — E4_LIME_RFC — E4_LIME_RF3 — 3V3_Q6A — E4_LIME_CTL_B — E4_LIME_CTL_A — RF2 — E4_LIME_TO_RTLB

Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2-E4
SR-RX-v2
Sheet: /E4_03/
File: E4_03.kicad_sch
Title: E4 — РЧ-тракт: DC-розв'язка, перемикачі, приймачі (3/4)
Size: A2 | Date: 2026-10-23 | **Rev: v2.1**
KiCad E.D.A. 10.0.7 | Id: 14/17


E4 — РЧ-тракт: DC-розв'язка, перемикачі, приймачі (4/4)

Дроти з'єднують контакти всередині функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не задає, показано стартове значення до стенду.

DC detectors: UHF



DC detectors: HF



Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2-E4

SR-RX-v2

Sheet: /E4_04/
File: E4_04.kicad_sch

Title: E4 — РЧ-тракт: DC-розв'язка, перемикачі, приймачі (4/4)

Size: A2	Date: 2026-10-23	**Rev: v2.1**
KiCad E.D.A. 10.0.7		Id: 15/17

E5 — USB, VBUS, PCIe та корпусні інтерфейси (1/2)

Дроти з'єднують контакти всередині/ функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах; земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не задає, показано стартове значення до стенду.


Сервіс і зовнішні шини

E5-08 — OPEN, блокує випуск — STACK §2.9; §5.8
Project locking connector/GX16 numbers have been assigned but final keyed part footprints/orientation and wire lengths are not released; the J551 pod power receptacle (M8 3-pin, contacts 1/3/4) still needs its wall position and a confirmed mounting side (MECH-07).
Ворота (стенд): Record exact supplier part numbers, face-view and wire-color tables; no-power continuity plus first energization current limit.

J502
UART5 console 3pin locking



J505
LAB BUS 6pin locking DESIGN



E5-02 — OPEN, блокує випуск — STACK §2.8; §5.2; §9 (пак IMU)
IMU cable and exact received board revisions are unverified physical assemblies; E3 now defines RP2040-Zero/BNO085 internal wiring.
Ворота (стенд): Verify E3 board-pad map on received revisions; confirm chosen GX16 harness orientation, 3.3V UART and diode-fed E5_IMU_VIN; run 1e6 CRC-clean frames and 100 cold starts.


J504
Olimex GX16-4 IMU DESIGN pinout

U551
TPD4E1U06DBVR

J550
IMU pack cable termination DESIGN

U552
TPD4E1U06DBVR

J518
Майданчики кабелю IMU HELU 49655 на IMU_CARRIER



N-E5-04 — примітка — STACK §5.1 (правило RILIM); §8 (пак IMU)
U553 = TPS2553DBVR зі сталим струмом (не −1): K3 у 2-метровому кабелі IMU обмежується без засувки й без GPIO. R553 = RILIM TBD (старт 88.7k 1%, 265-339 mA за рівняннями TI SLVS841G); STACK номіналу не задає, лише правило 1.5-2× вимірюваного струму. Ворота: E5-04.

N-E5-05 — примітка — STACK §5.8 (панель, роз'єми); §8.1
J551 — панельна розетка M8 A-код 3 конт. (binder 76 6618 1111 00003-0200), вилка W425 — 99 3379 100 03; інший корпус, ніж GX16-4 J504 і GX12 J505, тож кабель IMU чи LAB BUS у неї не вкотить. Контакти 1/3/4 (контакту 2 немає): 1 — BIAS_SB_LNA (коричневий вивід), 3 — GND (синій), 4 — вільний (чорний вивід — не GND, ізолювати). Місце на стінці й бік монтажу — MECH-07. Ворота: E5-08.

D502



SS14-E3/61T IMU supply reverse isolation

U553
TPS2553DBVR


TP503
IMU 5V switch FAULT_N test point

J551
5-band pod power M8 3-pin receptacle DESIGN



E5-07 — OPEN, блокує випуск — STACK §5.2; §8.1 (EDL)
EDL factory button pads and cable orientation not physically located on the exact received Q6A.
Ворота (стенд): Use the factory button first: continuity-identify its two switch nets before fitting parallel SW501. Unplug T7 for EDL and confirm 05c6:9008.

SW501
J522
Q6A factory EDL button functional pads




VBUS HF+ з демпфованим LC

N-E5-02 — примітка — STACK §5.1, §5.2 (VBUS HF+); §8 (TPS2553DBVR-1 п. 3)
U503 = TPS2553DBVR-1 (засувка), як у STACK §5.1/§5.2. TPS2553DBVR зі сталим струмом (LCSC C55266) — лише на цьому каналі й лише якщо канал HF+ не пройде тест пускового струму STACK §8 (TPS2553DBVR-1, п. 3) при остаточному RILIM: LC 100 µH/100 µF + демпфер 220 µF ≈ 5.3 ms проти мін. degilitch 5 ms. R509 = RILIM TBD (старт 28.7k 1%). Ворота: E5-04.


U503
TPS2553DBVR-1

L501



LAB BUS I2C buffer

U507
TCA9517DR



Позначення фізичних джерел живлення (ERC)



Дисплей HDMI, DC і USB touch

E5-01 — OPEN, блокує випуск — STACK §2.6; §8 (плата дисплея, D5)
Received Wisecoco board DC barrel size/polarity and USBTP/USB-C touch wiring still undocumented; no-VBUS enumeration must work.
Ворота (стенд): Obtain the exact board photo/schematic, DMM mapping, vendor confirmation and enumerate with only D+/D−/GND. Never substitute guessed connector numbering.


E5-06 — OPEN, блокує випуск — STACK §5.2; §8 (зворотне живлення)
HDMI/display/hub and receiver backfeed paths through signal lines need physical power-state validation.
Ворота (стенд): Verify Q6A off / LAB5 on / display on combinations using DMM/FNB58. Q6A HDMI 5 V and Q6A USB VBUS should remain 0 V within measurement resolution. Check DDC/HPD after U506 installation and no phantom receiver power.

J520
Q64 HDMI Type-A evlsting port

U520
Wisecoco display/controller assembly

U506
LMG6100DCKR HDMI5V ideal diode

TP502
HDMI ideal diode ST_N diagnostic



CH334F і USB2 кабелі

J541
RTL-B split-VBUS USB cable endpoint


E5-09 — OPEN, блокує випуск — STACK §5.7; §8 (A/B-матриця); §8.2
Radiated-noise behavior and USB2 touch enumeration are physical integration gates, not determined by netlist.
Ворота (стенд): Run the STACK A/B noise matrix (HF+, GNSS, L-band, T7 authorized=0/off), cable strain relief and environmental tests; do not mark production-ready before passes.

U510
Adafruit5997 CH334F revC board

J543
RTL-A USB cable endpoint

J501
LAB USB-A panel receptacle

J544
HF+ microUSB-B cable endpoint



Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проект — перевірити на стенді
SR-RX-v2-E5

SR-RX-v2

Sheet: /E5/
File: E5.kicad_sch

Title: E5 — USB, VBUS, PCIe та корпусні інтерфейси (1/2)

Size: A2	Date: 2026-10-23	**Rev: v2.1**
KiCad E.D.A. 10.0.7		Id: 16/17


E5 — USB, VBUS, PCIe та корпусні інтерфейси (2/2)

Дроти з'єднують контакти всередині/ої функціональної групи; кожне дерево дротів має одну глобальну мітку з канонічною назвою мережі (рамка-стрілка — мережа виходить за межі групи, пряма рамка — мережа лише цієї групи). Однакові мітки з'єднані на всіх аркушах: земля — символ GND. Рамки OPEN — незакриті ворота з design/E#.json (повний реєстр: OPEN_ITEMS.md); «TBD» у значенні — STACK номіналу не завдає, показано стартове значення до стенду.


T7 USB3 VBUS

E5-05 — OPEN, блокує випуск — STACK §5.1; §5.2; §8.1 (T7)
T7 VBUS rail capacity and modified cable SuperSpeed signal integrity untested.
Ворота (стенд): With a real T7 prove J5 load <1.5 A expected operating budget, VCC_5V_PERI <=14 W, 5000M/UAS, no USB resets, fio, hot-corner TJ <=105 C for 1.5 A. Re-evaluate rail/switch/cable if failed.

N-E5-03 — примітка — STACK §5.1; §8.1 (T7)
R514 = RILIM TBD (старт 15.8k 1%, 1.51-1.73 A). STACK не задає RILIM для ключа T7 (U505 TPS2553DRVR без засувки — проєктне рішення R-E5-03/R-E5-04). Ворота: E5-04, E5-05.










Q6A порти і живлення

E5-10 — OPEN, блокує випуск — STACK §5.2 (FE1.1s P4, WIFI_PWR_EN); §5.7 (рівень плати); §8 (блокування Wi-Fi/BT, W1-2); §1.2 (#8)
Wi-Fi/BT Q6A (FCU760K, AIC8800 на порту 4 FE1.1s) у пользовому/QUIET root вимкнено лише програмно: blacklist з install /bin/false, udev authorized=0 за шляхом порту 4 і rfkill як другий шар. Апаратне утримання WIFI_PWR_EN (GPIO TLMM через CJ3134K до WIFI_PWR_EN_3V3, схема Radxa v1.21, с. 4) на отриманій платі не знайдено; gpio-hog у пользовому DTBO не створено й не вимірено.
Ворота (стенд): W1-2 (STACK §8): домашній root з увімкненим Wi-Fi, тепло, а потім холодне перезавантаження в пользовий root — на порту 4 FE1.1s немає пристрою (lsusb -t), немає мережевого пристрою wlan і hci0. Знайти лінію TLMM WIFI_PWR_EN, застосувати gpio-hog output-low у пользовому DTBO, вимірати 0 V на живленні модуля й підтвердити, що домашнє розблокування працює: dpkg -l aicrf-test — пакет відсутній. До закриття authorized=0 без прив'язаного драйвера не вважати апаратним вимкненням.











VBUS RTL-A і LAB PORT

E5-04 — OPEN, блокує випуск — STACK §5.1 (VBUS RTL-A, HF+); §8 (TPS2553DBVR-1 п. 2-3)
Current-setting resistors R501 (RTL-A), R509 (HF+), R514 (T7) and R553 (IMU pack, U553) are engineering starting values (RILIM TBD); STACK §5.1 fixes only the rule 1.5-2× measured current. No measured device steady/startup currents or hot-corner proof.
Ворота (стенд): Measure current/inrush: set the RTL-A/HF+/T7 limits to 1.5-2× the measured current as STACK §5.1 requires; confirm HF+ minimum startup ≥0.75 A. Run the STACK §8 TPS2553DBVR-1 item 3 inrush test on latching U503 (HF+ LC 100 µH/100 µF + 220 µF damper) at final RILIM; only if it latches, fit TPS2553DBVR (constant-current) on this channel alone. Retry/latch test at all battery states; scope LC overshoot, IMU pack branch (R-E5-08); measure the pack supply current at the J504 lead (start-up and streaming) and set R553 to 1.5-2× (start 88.7k, 265-339 mA); short the far end of the 2 m cable and confirm U553 limits without latching, recovers after the short is removed and LAB5 does not droop below the E1-05 limits.


N-E5-01 — примітка — STACK §5.1 (VBUS RTL-A); §8 (TPS2553DBVR-1 п. 2-3)
R501 = RILIM TBD (старт 43.2k 1%, 0.544-0.673 A). STACK для VBUS RTL-A задає лише правило RILIM = 1.5-2× виміряного струму; номінал STACK є тільки для порту LAB (R505 34.8k). Ворота: E5-04.







PCIe x1 riser та Lime


E5-03 — OPEN, блокує випуск — STACK §2.11.1; §8.1 L-1, L-12
ADT-Link R44SF connector variant and removal of ALL host 3.3 V paths are not yet confirmed.
Ворота (стенд): Confirm the part with ADT-Link; continuity-test every 3.3 V contact after modification. Validate 8 GT/s x1 cold/warm boots and zero AER. Validate a genuine power-cycle with LIME3V3 off, including signal backfeed.




Роз'єми джгутів PWR і HATCH














Не є комплектом для виробництва PCB; див. OPEN_ITEMS.md
Джерело: STACK.md v2
Теоретичний проєкт — перевірити на стенді
SR-RX-v2-E5
SR-RX-v2

Sheet: /E5_02/
File: E5_02.kicad_sch

Title: E5 — USB, VBUS, PCIe та корпусні інтерфейси (2/2)

Size: A2	Date: 2026-10-23	**Rev: v2.1**
KiCad E.D.A. 10.0.7		Id: 17/17