基于 FPGA 的智能空间解谜系统

摘要

针对传统光学实验中光路调整与展示不便、纯软件仿真缺乏实体触觉交互的问题，本作品受三维解谜游戏《传送门》（Portal）启发，将空间传送机制与桌面光路实验结合，设计了一套基于 Zynq-7000 SoC 的虚实融合光路交互系统。系统采用 AX7Z020B 开发板和 AN5641 摄像头，通过 PL 与 PS 协同完成场景感知、光路求解及画面呈现：PL 构建 MIPI 接收、图像预处理及采集与显示独立管理的三缓冲 VDMA 视频通路；PS 结合颜色、形状和标记识别道具类别、位置与方向，采用基于时间约束与迟滞判定的姿态稳定策略，并执行镜面反射、墙体遮挡和传送门映射的光路追踪。系统将确认后的道具几何、光路结果与相机帧身份统一提交，在实景画面中叠加虚拟光路，并通过 UART 向 PC 端传递控制和姿态信息。采集与显示分辨率配置为 1280×720。

项目形成了由实体道具、机械结构、嵌入式视觉与光路程序及配套显示界面组成的系统原型，为光学实验辅助演示和科普互动展示提供了实物操作与虚拟反馈相结合的平台。

第一部分 作品概述

1.1 功能与特性

（1）实体交互。玩家通过移动、旋转镜面和传送门等实体道具调整场景，摄像头获取道具位置与朝向，系统显示对应光路。实体摆放与数字反馈相结合[1][2]，便于玩家对照实物观察光线变化，探索位置和角度之间的关系。无需在桌面布置真实激光，便于反复操作。

（2）识别与稳定。系统结合颜色、形状和标记识别镜面、传送门 A/B、目标及墙体[3]，提取中心、方向和有效尺寸。采用时间约束与迟滞判定稳定姿态，抑制抖动，确认后的几何供光路计算与画面绘制共同使用。

（3）光路计算。光线沿设定方向寻找最近交点，根据对象类型处理镜面反射、墙体遮挡与目标命中[4]。传送门保留入口沿长边的相对位置，并依据出口姿态确定出射方向，旋转出口可改变后续光路。

（4）实景显示。系统以 1280×720 画面叠加相机背景、虚拟光源和光线，并标注帧号、图像年龄及输入状态。场景几何、光路和相机帧关联提交；保留的旧画面标记为无效，显示保持比例。

（5）控制与交互。PC 端通过 UART 完成选关、开始和校时，板端发送类别、中心、方向及采集帧身份。通信使用 COBS 定界[5]和 CRC32 校验，结合关卡代次区分控制与姿态数据，避免旧关卡观测参与当前判定。

1.2 应用领域

（1）光学实验。本作品可用于镜面反射与光线遮挡等光学实验的辅助演示。实验者通过移动、旋转镜面和墙体道具改变场景，系统根据识别到的几何计算并显示光路，便于对照观察镜面朝向、入射方向与反射方向之间的关系。通过先预测、再调整、再观察的操作过程，可组织不同摆放条件下的光路比较与课堂讨论。

（2）科普展示。本作品可用于科技馆、校园科技节及科普活动中的互动展示。参与者通过摆放实体道具探索光路，屏幕同步呈现反射、遮挡和目标命中结果，将抽象的传播路径转化为可观察的画面。结合传送门的游戏化映射规则，还可设置位置与方向组合的解谜任务，引导参与者在操作中讨论空间关系。

1.3 主要技术特点

（1）软硬件分工。PL 负责视频接收、图像处理和显示传输，ARM 运行 C 检测器与光路求解器，在 CPU 画布上合成实景光路。

（2）统一场景几何。场景采用 1280×720 图像像素坐标，道具中心、方向与有效长宽共同参与求解。确认后的几何与光路保存在同一快照中，与对应相机背景一起显示。

（3）采集与显示所有权。两条通路分别管理三帧缓冲。ARM 复制已退出设备写入的采集缓冲，并向可用的显示缓冲提交完整画面。切换依据帧存储索引与实际帧开始事件，确认旧缓冲可复用后再写入。

（4）姿态稳定与显示保持。该姿态稳定策略将相邻有效观测的允许间隔上限设为 350ms，并检查帧代次、序号和时间顺序；观测年龄上限为 600ms。等待新结果时，上一份完整画面最多保留 6 秒，保留画面标记无效、命中结果清零；明确漏检的提交等待为 250ms。

1.4 主要性能指标

表 1.1 系统主要性能与配置参数

评价维度	指标表达	结果
识别性能	五类物体类别检出覆盖率	100%，无多检漏检
姿态稳定性	位置变化量 / 轴向变化量	约 2 px / 约 0.6°
场景更新性能	有效场景更新频率	约 3.3 Hz
显示更新性能	可见新画面更新频率	约 5.0 帧 • s^{-1}
光路计算相关开销	包含光路求解的场景提交耗时上界	< 1 ms
交互响应性能	动作完成至可见反射更新延迟	约 700 ms
采集规格	通道数、分辨率与像素格式	两通道 MIPI，1280×720，RAW10/BGGR
显示规格	输出分辨率与画面比例	HDMI，1280×720；16:10 面板保持画面比例
识别类别与场景规模	道具类别及对象数量	镜面、传送门 A/B、目标、墙体五类；最多 5 个实物对象，另设 1 个虚拟光源
关卡计时与评价	单关限时与星级判定	每关限时 180s；不足 60s 通关记 3 星，60～不足 120s 记 2 星，120～不足 180s 记 1 星；达到 180s 超时，记 0 星
控制通信	串口速率与通信协议	UART，115200 波特率，二进制 v3，COBS 定界与 CRC32 校验
姿态稳定	观测间隔与画面保留参数	有效观测间隔上限 350ms，画面保留上限 6s；观测年龄上限 600ms
Slice/BRAM	占用数量与占用率	5053/13300（37.99%）；15/140（10.71%，36Kb 块）
建立/保持时序	建立与保持时序裕量	WNS 0.176ns，TNS 0；WHS 0.035ns，THS 0

表 1.2 软件资源与通信优化及 Skill 应用对比

对比项目	对比前	对比后	比较条件
HSV 倒数表	0 B	1024 B	软件优化前后，静态存储
Portal 局部工作区	57600 像素	262144 像素	工作区容量扩大约 4.55 倍
Portal 专用静态数组	复用已有数组	1835008 B	优化后增加 1.75 MiB 专用数组
采集与显示缓冲总量	24883200 B	24883200 B	两组各三槽，容量不变
PL 硬件输入	既有 BIT/HWH	同一 BIT/HWH	该阶段 PL 配置资源增量为 0
五物块完整报文包长	404 B	130 B	协议优化前后，包长缩减 67.82%
五物块理论线传输时间	35.069 ms	11.285 ms	115200 波特率，每字节按 10 bit 计算
Skill 对照：通过任务数	4/30	23/30	无 Skill 与有 Skill，三个项目
Skill 对照：任务完成率	13.3%	76.7%	每项目 10 项固定验收任务
Skill 对照：完整通过项目数	0/3	1/3	无 Skill 与有 Skill
Skill 对照：硬件构建与导出通过项目数	0/3	2/3	无 Skill 与有 Skill
Skill 对照：累计令牌量	141864	217763	两组各 6 次模型调用

1.5 主要创新点

针对实体操作与虚拟光路之间的位置、方向及反馈对应问题，本作品从交互方式、传送规则和场景一致性三个方面开展设计。

（1）面向光路解谜的实体操作与虚拟反馈结合。屏幕操作主要通过图形界面调整场景，本作品将道具的位置和朝向转化为游戏输入，玩家通过移动、旋转实物改变光线路径。摄像头获取道具姿态，系统计算并显示对应光路，使实体摆放与虚拟传播路径建立直接联系，为观察镜面反射、遮挡及空间映射提供可操作的场景。

（2）入射位置保持、出口方向可调的传送映射。在镜面反射之外，系统引入成对传送门的空间映射规则。光线进入传送门 A 后，系统保留交点在入口长边上的归一化位置，并将其映射至传送门 B 的对应位置；出口方向由 B 的有向姿态确定。玩家可以通过平移传送门改变出口位置，通过旋转 B 改变出射方向，

将位置映射与方向控制组合为解谜条件。

（3）基于统一场景快照的虚实一致提交。针对识别更新、光路计算与画面显示分步执行时的数据对应问题，系统将确认后的道具几何、光路结果、采集时间和帧身份组织为统一快照。求解与绘制使用同一份有效几何，显示背景与对应相机帧关联；对待确认、漏检和保留画面分别标记状态，使过渡阶段的旧画面与当前有效场景保持明确区分。

1.6 设计流程

本作品采用 Zynq 软硬件协同迭代开发模式，流程分为方案论证、PL 逻辑开发验证、PS 算法软件开发、整机联调优化、系统测试五个阶段。

首先根据交互需求完成系统方案设计，划分 PL 与 PS 功能边界，确定图像通路、光路求解、虚实叠加的整体框架。随后独立完成 PL 端 MIPI 采集、图像处理、VDMA 缓存、HDMI 显示逻辑开发与时序仿真验证；同步开展 PS 端目标识别、姿态防抖、传送门光路追踪算法开发，离线验证算法逻辑。模块验证通过后开展整机联调，重点调试帧同步机制，解决虚实画面错位、跨时钟域交互、数据流阻塞问题。最后开展多场景量化测试，根据测试指标迭代优化算法参数与缓冲策略，完成稳定性验证，形成可独立运行的实物系统。

图1.1展示五个开发阶段及其衔接关系，PL 逻辑与 PS 算法并行开发，经模块验证后汇入整机联调和系统测试，并根据测试结果迭代优化。分阶段验证方法参考文献[8]。




图 1.1 Zynq 软硬件协同迭代开发流程

第二部分 系统组成及功能说明

2.1 整体介绍

系统由实体道具区域、AN5641/OV5640 摄像头、AX7Z020B 开发板、HDMI 显示设备和串口连接的 PC 组成。镜面、传送门、目标和墙体通过实物表达，光源由软件设置。如图2.1展示实体道具、摄像头、开发板、HDMI 设备与 PC 之间的数据和控制关系。玩家调整实物，开发板识别并输出实景叠加画面，PC 通过 UART 发送控制命令并接收姿态。




图 2.1 系统整体框图

2.2 硬件系统介绍

（1）硬件整体介绍。硬件平台以 AX7Z020B 开发板为核心，配合 AN5641/OV5640 摄像头、HDMI 显示设备和 SD 启动卡。摄像头承担采集，HDMI 输出实景光路画面，PC 通过串口交互，SD 卡保存启动文件。Zynq 集成 ARM 处理器与可编程逻辑，两部分通过 AXI 与 DDR 交换图像。[9]

采集端采用两通道 MIPI，配置为 1280×720、RAW10/BGGR，经过 PL 处理后供 ARM 按 BGR888 读取。当前显示模式和 CPU 画布均为 1280×720。采集与显示分别设置尺寸、行跨度和缓冲；现有 16:10 面板保持真实物理比例，画面不拉伸铺满。

（2）机械设计介绍。机械结构由铝型材框架、磨砂底板、板卡支撑板和道具物块组成。框架采用壁厚 1.8mm 的欧标 3030 铝型材，由 3 根 650mm、2 根 600mm 和 2 根 325mm 长型材通过 8 套角码连接，形成底部支撑框架和上方安装架。底板和板卡支撑板用螺钉固定在型材槽内，可沿槽调整安装位置。

图2.2展示框架、底板及上方安装架的总体装配关系。




图 2.2 机械结构总体装配模型

底板采用灰色单面磨砂有机玻璃，经激光切割加工，提供 650mm×325mm 的道具摆放区域。磨砂表面有助于减小反光，灰色背景与彩色道具形成明显对比，便于辨认道具轮廓和摆放位置。

图2.3展示板卡支撑板和道具物块的三维设计，两者均采用 PETG 材料进行 3D 打印设计。支撑板按板卡固定位置布置安装孔，通过连接件与型材框架连接。安装位置可沿三个坐标方向调整，用于设置板卡、摄像头的位置和拍摄视野。道具物块采用不同外形和高饱和度配色，玩家通过手动移动、旋转道具调整场景。




图 2.3 板卡支撑板（左）与道具物块（右）的三维设计

（3）电路各模块介绍。系统结构与处理系统。硬件由视频采集、共享存储、处理系统和显示输出四部分组成。采集 VDMA 经 HP1 写入 DDR，显示 VDMA 经 HP0 读取 DDR；ARM 经 GP0 配置视频 IP，执行识别、姿态稳定、光路求解与实景合成。图2.4对应所附 PL 源码的模块与主要连接，应用使用配套的硬件制品。




图 2.4 系统硬件结构与模块连接总图

摄像头配置与 MIPI 接收模块。AN5641/OV5640 采用两通道 MIPI，配置为 1280×720、RAW10/BGGR。ARM 通过 I^2C 配置传感器，通过 GPIO 控制相关状态。MIPI 物理层接收电路完成输入信号接收，并通过物理协议接口向 CSI-2 协议解析模块传递数据。CSI-2 模块处理包头、校验和 RAW10 有效载荷，输出携带帧起始、行结束标记及背压握手的视频流。图2.5展示 D-PHY 至 CSI-2 的模块连接，摄像头模组接口参考其用户手册[10]。




图 2.5 MIPI 物理层与 CSI-2 接收电路

图像处理与视频流适配模块。Bayer 插值与颜色转换电路完成 RGB 图像重建，伽马校正电路调整图像亮度响应，处理结果经视频流格式适配与像素处理

电路送入采集 VDMA。颜色高亮关闭，白平衡通路启用。视频流通过有效与就绪信号（TVALID/TREADY）握手传递像素与帧行信息，弹性寄存在下游暂停时保持尚未接收的数据，避免像素与控制信息错位。图2.6展示 Bayer 转 RGB 和 Gamma 模块，图2.7展示视频流适配与弹性寄存连接，帧行标记和握手关系参考视频流设计指南[11]。




图 2.6 Bayer 转 RGB 与伽马校正电路




图 2.7 视频流适配与弹性寄存电路

图2.8为视频流像素处理电路的寄存器传输级展开图，源码与所附 PL 文件一致。就绪控制管理寄存级的数据接收与传出，输出有效寄存记录可供下游接收的像素，使背压下的数据与帧行标记保持对应。





图 2.8 就绪控制与输出有效寄存电路局部

图像存储与视频直接存储器访问模块。配套硬件配置中，采集 VDMA 仅启用视频流写入存储器通道（S2MM），将采集图像写入 DDR；显示 VDMA 仅启用存储器读出至视频流通道（MM2S），读取 ARM 合成帧。两路分别经 HP1 和 HP0 访问 DDR。AXI VDMA 工作机制参考官方指南。[12] 当前每行有效数据 3840 字节，DMA 行跨度 5760 字节，单帧存储跨度 4147200 字节，CPU 紧凑画布与 DMA 布局分别处理。

视频时序与 HDMI 输出模块。显示 VDMA 输出的 AXI4-Stream 视频流经视频输出桥接电路转换，并与视频时序控制器配合形成并行 RGB 信号；RGB 至 TMDS 编码电路生成 HDMI 输出信号，动态时钟发生电路提供显示时钟。软件选择 1280×720 模式，由 ARM 完成相机背景与光路合成，再提交显示。图2.9展示 VTC 与视频输出模块，图2.10展示 RGB 至 TMDS 模块；相应机制参考视频输出指南[13]、VTC 指南[14]及 Digilent 模块资料[15]。






图 2.9 视频时序控制与 AXI 视频流输出电路




图 2.10 RGB 到 TMDS 编码输出电路

输入、存储与时钟复位。串口交互使用 PS UART，波特率 115200。SD 启动文件包含 FSBL、PL 配置和应用。PL 源码通过独立的显示流侧和像素侧复位模块处理跨时钟域启动，运行控制结合 DMA 状态协调启停与缓冲切换。设备适配层负责缓存刷新、失效与内存屏障，采集和显示缓冲使用静态数组。异常停止时，确认 DMA 已进入停止状态后才撤销相关缓冲所有权，未确认停止时继续保留。

2.3 软件系统介绍

（1）软件整体介绍。软件运行于 AX7Z020B 的 Linux/PYNQ 环境，采用 Python 硬件调度与 C 语言算法核心协同实现。板端环境为 PYNQ 2.6.2、Python 3.6.5、ARMv7 硬浮点 Linux 及 GLIBC 2.27。Python 负责硬件准入、Overlay 加载、相机配置、缓冲管理、UART 和运行调度，通过共享库接口调用 C 语言的道具识别、姿态稳定、光路求解与实景合成。命令行与 Jupyter 入口共用同一运行会话，串行处理采集、计算和显示，场景几何、帧身份及光路结果通过统一快照交换。

系统通过 PC 端网页界面提供账号登录与通关记录保存功能。玩家在网页端注册账号后，可查看历史通关记录、每关用时和星级评价。板端通过 UART 向 PC 发送姿态与命中状态，PC 解析协议后判定通关时间与星级，并将结果上传至云端数据库。账号系统采用 JWT 认证，通关记录按关卡 ID 和时间戳存储，支持查询个人历史成绩和关卡排行。

图2.11展示 PYNQ 准入、Python 调度、C 算法处理和显示交接流程；PC 网页与后台保留在电脑端，经 UART v3 与板端交换控制及姿态信息。




图 2.11 PYNQ 软件运行流程与板端、PC 端分工

（2）PYNQ 工程技能包。在软件运行系统之外，项目将摄像头交互工程中的开发与验证经验整理为可复用技能包，作为大模型辅助开发的工作流与检查工具。技能包包含 Linux/PYNQ 应用开发、加速器接入、交互与场景一致性、DMA 缓冲契约、流式性能分析、FPGA 分层验证及工具链与制品交接七项方法，分别规定适用场景、必需输入、处理步骤、提示词、验证依据和失效条件。

图2.12展示 PYNQ 技能包的结构。技能包以 PYNQ 开发为总入口，按任务组合加速器工程、DMA 数据交接、流式性能分析、FPGA 分层验证、工具链阶段组织及光路交互等专项能力，并通过技能说明、参考资料、样例与脚本提供支持。




图 2.12 PYNQ 技能包结构图

大模型协作与纠错。协作提示词明确问题现象、预期行为、当前工程状态、允许修改的范围和验收依据。以传送门出口不一致问题为例，项目负责人提供板端与 PC 端的观察结果，要求先核对入口方向、出口法向和出射位置，再分析刷新性能；模型据此梳理调用关系，提出局部修改建议与回归用例，由项目负责人组织编译、验证和结果复核。对于将缓冲指针变化视为设备完成、将校验通过视为帧完整等误判，协作过程中进一步区分设备所有权、帧结构及校验结果，并将反例和修正后的判断条件写入技能包。

失败与观察来源。技能包的提炼依据来自项目调试中的现场现象、源码检查和日志反例，主要对应表2.1中的四类问题。首先核对问题的输入与预期结果，再从具体修复中抽取可复用的判断规则，整理为技能说明、提示词、参考资料和校验脚本，并补充正常样例与异常反例。

表 2.1 技能包的问题来源与规则提炼

失败或观察	对应技能	提炼出的判断规则
板端与 PC 端传送门出口表现不一致	场景交互集成	核对统一几何、出口规则与场景生命周期，使求解和呈现使用同一有效场景。
缓冲指针或 PARK 变化被用于判断可复用	DMA 数据交接	分别检查缓存同步、设备完成及缓冲所有权，以完成证据决定复用与释放。
控制计数、跨时钟数据与累计统计混用	流式性能分析	先统一字段、单位、时钟域和统计窗口，分别处理累计量、缺报及连接边界。
719 行短帧仍显示 CRC 校验通过	FPGA 分层验证	将帧结构完整性与 CRC 结果分别检查，区分主机反例、RTL 验证和实板证据。

有效性验证。技能包先通过离线检查核对正常输入与异常反例，验证脚本能否识别缺报、重连、计数回退和缓冲重叠等问题；再通过“初次评测—原题回归—跨项目验证”三轮工程对照，检查规则在实际任务中的执行效果。图2.13、图2.14和图2.15依次展示三轮结果。初次评测两组均未完成整项目交付；原题回归中，有 Skill 组通过全部 10 项验收；跨项目验证中，有 Skill 组通过 23/30 项验收，完整通过 1 个项目。三轮任务范围和验收条件有所不同，结果分别按各轮口径呈现。




图 2.13 技能包初次工程对照评测结果




图 2.14 技能包迭代后的原题回归结果




图 2.15 技能包跨项目验证结果

适用边界的确定。技能边界由输入条件、验证层级与失败反例共同确定。通用步骤保留几何一致性、缓冲所有权、统计口径及分层验收等规则，板卡型号、驱动、地址、像素格式、步幅和时钟参数作为工程适配条件。三轮评测覆盖功能仿真、CPU 模拟与实际 FPGA 工具验证；实板 PYNQ 中断、DMA 缓存及启动恢复列入后续验证。跨项目评测中未通过的 BRAM 映射和 DMA 恢复项继续作为修订依据，保留原评分。

复用步骤与适用边界。复用者先阅读技能索引，选择与问题对应的方法，进入技能包根目录，在 Python 3.8 及以上环境中执行`python-Bscripts/verify_package.py`. 完成包内离线自检；随后按所选技能的输入要求提供日志或缓冲布局，填写实际平台、像素格式、步幅、时钟及接口条件，再依次开展分析与验证。技能包将通用规则和本项目适配参数分开保存；迁移至其他板卡或工程时

重新核对参数与证据，不沿用本项目的地址和性能结论。

图2.16展示大模型协作、技能提炼与复用流程。实线为主要流程，虚线为检查未通过时的补证或修订路径；人工复核贯穿方案采用与结果确认。




图 2.16 大模型协作、技能提炼与验证复用流程

（3）软件各模块介绍。识别与姿态模块。BGR888 颜色与标记检测算法接收 1280×720、每行有效数据 3840 字节的紧凑 CPU 图像副本，通过颜色连通区域提取、几何验证与标记识别，输出道具类别、中心位置、朝向及有效尺寸。镜面依据黄色主体与黑色端点识别，传送门依据蓝色或橙色主体及白色实心点、圆环识别；墙体保留端部白条要求，目标依据绿色圆形或环形特征识别。

稳定与场景转换模块。时间戳检测与观测生命周期管理机制检查帧有效性、关卡代次、序号及时间顺序，并采用基于时间约束与迟滞判定的姿态稳定策略确认场景。相邻有效观测的允许间隔上限为 350ms，C 库的生成配置将观测年龄上限设为 600ms，超龄观测不用于当前有效场景。待确认姿态和不可靠几何不生成有效光路；确认结果转换为图像像素坐标下的有效对象模型，供后续光路求解使用。

图2.17展示从图像检测到帧检查、姿态稳定和场景提交的输入输出关系。




图 2.17 目标识别与场景转换的处理流程及输入输出

光源控制与光路模块。关卡配置模块更新虚拟光源的位置与方向，并清除旧场景历史。光路求解模块以实物几何、图像边界及虚拟光源为输入，依次搜索最近交点，处理反射、遮挡和传送映射，将结果与场景几何组成统一快照。当前传送门 B 从其有向长轴的正法向射出，旋转 B 会改变出口方向，并保留入口沿长边的相对位置。

图2.18展示控制消息处理与光路求解的输入、处理及输出。




图 2.18 光源控制与光路求解的处理流程及输入输出

串口控制与姿态协议模块。UART 采用 115200 波特率，二进制第 3 版协议通过 COBS 定界与 CRC32 校验完成报文传输。板端处理选关、开始、复位与校时请求，并核对控制代次及请求标识。选关更新光源后，系统确认新配置画面已生效且旧缓冲可安全复用，再回复就绪；收到匹配的开始请求后启用姿态发送。校时回复提供请求接收及回复开始时刻。姿态报文携带帧身份、时间、状态及有效对象，无效观测不附带旧坐标。

实景叠加与显示模块。系统保存已确认场景对应的相机图像，并根据当前

或限定时间内保留的场景几何与光路统一快照，将背景复制至实景与光路合成画布，绘制光线及虚拟光源。三缓冲切换结合帧存储索引与后续帧开始事件确认旧缓冲可复用。保留画面使用原始时间戳，明确标记过期、无效，目标命中结果清零。

图2.19展示场景绘制与显示提交的输入输出及缓冲交接过程。




图 2.19 实景合成与显示提交的处理流程及输入输出

构建与设备适配模块。C 核心使用 ARM Linux 硬浮点交叉编译器构建为共享库，交付构建记录使用 GCC 12.2.0 并链接匹配镜像的 GLIBC 2.27 输入。Python 通过 C 接口和硬件回调交换 CPU 图像、场景结果及显示票据；PYNQ 层管理 Overlay、寄存器、GPIO、相机和 DMA 缓冲。采集缓冲步幅为 5760 字节，逐行提取 3840 字节有效 BGR888 数据组成紧凑 CPU 副本。显示提交与完成确认分别管理，停止时确认 DMA 停机及缓冲可释放状态后退出。

部署与复现。复用者将应用目录复制到匹配 PYNQ 系统，保留 Python 模块、共享库、BIT/HWH 及硬件清单的相对路径，在工程根目录执行 `python3 -B beam_v14.py --inspect` 核对文件身份。部署时按说明配置业务 UART，完成文件检查、硬件准入和应用启动。


重启后的首次运行，先确保没有其他活动硬件所有者，执行 `sudo python3 -u -B beam_v14_ready_v2.pyz --qualify`，检查当前启动身份、设备状态和匹配硬件并生成当次启动准入记录；成功后执行 `sudo python3 -u -B beam_v14.py --run` 启动持续运行。正常停止后，同次启动再次运行可复用有效准入；重启后重新准入。PC 打开原网页并连接业务串口，板卡 HDMI 显示实景与光路叠加结果。运行结束由 Ctrl+C 请求安全停止，等待 DMA 退出和资源释放。

复现验收依次核对文件检查结果、当次启动准入、持续采集与 HDMI 叠加、UART 控制及姿态交换和正常停止。源码导览与部署步骤分别随包保存于README.md 和SD_COPY.md；修改算法或配置时，使用配套构建工具重新生成共享库及匹配硬件清单。

第三部分 完成情况及性能参数


3.1 整体介绍

系统提供 Python 调度源码、C 语言识别与光路源码、构建工具、ARM Linux 共享库、匹配的 BIT/HWH、硬件清单及部署与准入工具，集成相机帧处理、五类实物识别、虚拟光源光路、HDMI 实景叠加与 UART 第 3 版协议。板端在 Linux/PYNQ 环境中完成采集、算法计算与显示调度。图3.1从正面和斜视角展示系统实物，图3.2展示开发板实物及安装情况。



（a）系统正面　　（b）系统 45° 视角

图 3.1 系统整体实物展示



（a）开发板正面　　（b）开发板 45° 视角

图 3.2 开发板实物展示

3.2 工程成果

（1）机械成果。机械设计包括铝型材框架、磨砂底板、板卡支撑板和道具物块，组成与尺寸见机械设计部分。框架为摄像头安装和实物摆放提供支撑，场景几何采用采集图像的像素坐标。图3.3展示机械结构与板卡、摄像头的安装示意，标注支撑框架、底板和连接件等主要组成。




图 3.3 机械结构与设备安装示意

（2）电路成果。电路采用两通道 D-PHY/CSI-2、Bayer 转 RGB、Gamma 处理、独立采集与显示 VDMA、视频时序和 TMDS 输出。PL 顶层包含显示流侧与像素侧复位模块，采集和显示分别经 HP1、HP0 访问 DDR。电路工程通过 BIT/HWH 及硬件清单配套部署，实现采集、处理、缓存与显示通路连接。图3.4给出电路工程的模块连接总览，展示采集、图像处理、缓存及显示输出通路，局部连接见第 2.2 节。




图 3.4 电路工程模块连接总览

（3）软件成果。软件在 Linux/PYNQ 环境中运行，形成 Python 硬件调度、C 算法共享库、匹配硬件制品以及部署和准入工具。命令行与 Jupyter 入口共用运行会话，支持帧复制、道具识别、姿态稳定、光路求解、实景合成、三缓冲交接和安全停止。对于显示提交或完成状态读回中的瞬时错误，程序保留当前画布及显示票据进行重试，持续检查采集状态。UART v3 保持控制、校时与姿态通信，网页和后台继续运行于 PC 端。

姿态稳定与显示保持采用以下配置：相邻有效观测的允许间隔上限 350ms，完整画面保留上限 6 秒，明确漏检提交等待 250ms，观测年龄上限 600ms。

系统设置阶梯式解谜任务与星级评价机制，通过组合镜面反射、传送映射和遮挡规则组织关卡。准备阶段不计时，玩家明确开始后启动 180s 倒计时；在限时内命中目标，根据通关用时评定星级：不足 60s 记 3 星，60s 至不足 120s 记 2 星，120s 至不足 180s 记 1 星，达到 180s 超时并记 0 星。星级用于记录关卡完成情况及通关效率，玩家可切换关卡继续挑战。

图3.5展示 PC 端账号登录界面，提供用户名、密码输入、登录按钮及账号注册入口，呈现用户进入光路实验室的界面流程。




图 3.5 PC 端账号登录界面

图3.6给出实景光路渲染画面，图3.7展示 PC 端关卡选择界面中的通关进度、累计星数及各关卡星级。




图 3.6 实景光路渲染画面



图 3.7 PC 端关卡选择与通关记录展示界面

图3.8展示 3D 上位机的光路可视化页面，以三维模型呈现光源、目标与成对传送门，并显示光线进入传送门及从另一端射出的路径，便于观察道具布局与光路之间的对应关系。




图 3.8 3D 上位机光路可视化页面

3.3 特性成果

（1）PYNQ 工程技能包成果。项目将开发与调试经验整理为七项可复用技能，覆盖 Linux/PYNQ 应用开发、加速器接入、DMA 布局与所有权、流式性能分析、实物交互与场景一致性、FPGA 分层验证及工具链与制品交接。交付材料包括技能说明、提示词、参考资料、输入样例和离线检查脚本，按任务规定必需输入、处理步骤、验收条件与适用边界。技能提炼及协作流程见图2.16。

（2）跨项目对照评测。为检验技能包对工程交付的辅助效果，采用 gpt-6-luna

模型、medium 推理设置，对控制状态机与中断、AXI4-Stream 与 DMA、BRAM 与 NumPy 查表三个新项目开展有无 Skill 对照。每个项目设置 10 项固定验收任务，覆盖工程入口、功能与协议仿真、错误路径、CPU 驱动、IP 封装、综合实现、制品一致性及复现交付。两组使用相同任务、初始工程、工具和调用额度，每个项目均包含一次初始生成和最多一次反馈修复；有 Skill 组额外提供按任务预先选定的技能资料，测试期间保留失败结果，不人工修改候选代码。

图2.15展示三个项目的最终任务完成情况及各项验收状态。有 Skill 组分别通过 10、8 和 5 项任务，无 Skill 组分别通过 0、3 和 1 项任务；两组总体任务完成率分别为 76.7% 和 13.3%，完整通过全部 10 项验收的项目分别为 1 个和 0 个。其中，有 Skill 组的控制与中断项目完成全部验收，DMA 项目完成硬件构建与导出，仍有 CPU 驱动与完整复现交付项未通过；BRAM 项目完成 5 项任务，目标综合未通过，后续实现和导出未执行。

（3）完成质量与调用开销。表3.1汇总最终验收结果与累计调用开销。两组各进行 6 次模型调用，并各使用 3 次反馈修复机会。有 Skill 组完成的验收任务更多，同时累计令牌量及模型生成时间也更高。工具累计活动时间受执行阶段影响，无 Skill 组较早停止，因而不能据其较短耗时判断成功交付速度。

表 3.1 PYNQ 工程技能包对照评测结果与开销

评价指标	无 Skill	有 Skill
最终通过任务数	4/30	23/30
总体任务完成率	13.3%	76.7%
完整通过项目数	0/3	1/3
硬件构建与导出通过项目数	0/3	2/3
模型调用次数	6	6
累计令牌量	141864	217763
累计模型生成时间（s）	293.501	312.126
累计工具活动时间（s）	204.830	2242.343

（4）验证记录与复用材料。评测保存了固定任务与验收规则、技能资料快照、各次提示词与模型输出、反馈修复记录、工具日志、逐项目结果和汇总图表，便于追溯失败原因及核对结果。技能包通过 README 提供环境要求和复用入口；复用者进入包根目录后，在 Python 3.8 及以上环境执行`python-Bscripts/verify_package.py`. 开展离线自检，再按具体技能提供项目输入并核对预期结果。本节图表依据评测协议、逐项结果及工具日志整理。

评测覆盖三个项目的仿真、CPU 模拟及实际 FPGA 工具验证，采用预先选

定的技能资料开展对照。实板 PYNQ 中断、DMA 缓存及启动恢复验证列入后续工作。

第四部分 总结

4.1 可扩展之处

（1）lvgl 板端界面渲染输出：可以通过移植 lvgl 的 ui 界面到 FPGA 开发板，由开发板直接渲染并通过 hdmi 链路输出。并且可以通过触摸屏来操作页面，完成选关、预览等操作。

（2）提高道具识别的环境适应性：在现有颜色、形状和标记识别的基础上，引入自适应颜色阈值和光照补偿，减小桌面背景、环境亮度及阴影对识别结果的影响。同时完善短时遮挡和道具相邻情况下的姿态判断，提高连续操作时的稳定性。

（3）探索工业化场景的应用：比如向反射光路装调与定日镜校准的原理演示，结合实际光斑检测，对比计算光路与实测落点，探索基于机器视觉的镜面姿态评估与辅助对准。

（4）云平台账号系统与成绩持久化：当前已实现 PC 端网页登录、注册和通关记录保存功能。玩家通关后，用时与星级自动上传至云端数据库，支持查询个人历史成绩。未来可扩展社交功能，如好友排行、关卡分享和自定义关卡上传。

4.2 心得体会

这个项目从设计到调试再到最终跑通，让我们体会到软硬件协同开发需要把各个环节想清楚。通过把摄像头采集、图像处理、光路求解和实时显示整合到同一个系统里，我们看到了嵌入式视觉系统从想法到实物的完整过程。

PL 资源有限，时序收敛需要反复调整。我们在 CDC 处理、复位逻辑和视频流握手上遇到过多次违例，最后通过规范的同步器设计、合理的时钟域划分和明确的约束文件解决了。显示与采集分别用独立的 VDMA 和缓冲管理，避免了资源冲突，也为后续扩展留了空间。选器件时，我们用了 Zynq-7000，既能满足视频处理的带宽需求，也给 ARM 端的算法留出了足够的计算能力。

在 PS 端，我们把识别、姿态稳定、光路求解、显示合成拆成独立模块，通过统一的场景快照结构交换数据。这样设计后，改算法时只需要关注单个模块，不用担心影响整体流程。基于时间约束与迟滞判定的姿态稳定策略的引入明显提升了姿态稳定性，但参数调优需要在响应速度和抗抖动之间找平衡。串口协

议也改了好几版，最后用 COBS 定界和 CRC32 校验，保证了控制消息能可靠传输。

视频流调试是最难的部分之一。我们用 ILA 抓 AXI Stream 的握手信号和帧行标记，找到了背压下像素丢失的问题；对比冻结平台的寄存器配置，发现了 VDMA stride 设置错了。调 UART 协议时，我们写了个 PC 端的解析工具，逐帧对比发送和接收的 CRC，很快就排查出了字节序和定界符的问题。这些经历让我们明白，好用的调试工具和日志能把定位时间从几小时缩短到几分钟。

各模块单独能工作后，集成阶段还是暴露了不少问题：采集帧的缓存一致性、显示缓冲的切换时机、姿态时间戳的单调性检查，每一处都要有明确的状态机和严格的验证。我们分阶段验证：先验证 PL 彩条输出，再验证 PS 静态图像显示，最后集成动态光路合成。这种方法避免了一次性集成的风险，每次出问题都能快速定位到具体环节。

项目刚开始时，我们觉得文档不重要，结果后期调试时要反复翻代码才能搞清楚某个参数是什么意思。后来建了明确的接口契约、参数约束和状态转换说明，沟通成本降了很多。AGENTS.md 和 PROJECT_STATE.md 成了团队协作的基准，避免了需求变来变去和重复工作。

这个项目让我们理解了”设计就是在约束下做选择”。不管是 PL 的时序约束、DDR 的带宽限制，还是 PS 的实时性要求，每个设计决策都是在已知条件下权衡出来的。未来我们希望在工业控制、机器视觉这些领域继续探索 FPGA 的应用，把学到的东西用到实际场景里。

第五部分 参考文献

[1] ISHII H, ULLMER B. Tangible Bits: Towards Seamless Interfaces between People, Bits, and Atoms[C]//Proceedings of CHI 1997. New York: ACM, 1997: 234–241.

[2] SHAER O, HORNECKER E. Tangible User Interfaces: Past, Present, and Future Directions[J]. Foundations and Trends in Human–Computer Interaction, 2009, 3(1–2): 1–137.

[3] SZELISKI R. Computer Vision: Algorithms and Applications[M]. 2nd ed. Cham: Springer, 2022.

[4] PHARR M, JAKOB W, HUMPHREYS G. Physically Based Rendering: From Theory to Implementation[M]. 4th ed. Cambridge, MA: MIT Press, 2023.

[5] CHESHIRE S, BAKER M. Consistent Overhead Byte Stuffing[J]. IEEE/ACM Transactions on Networking, 1999, 7(2): 159–172.

[6] AMD. Vivado Design Suite User Guide: Using Constraints: UG903[EB/OL]. Version 2023.1, 2023-05-16[2026-10-31].

[7] AMD. Vivado Design Suite User Guide: Design Analysis and Closure Techniques: UG906[EB/OL]. Version 2023.1, 2023-05-16[2026-10-31].

[8] AMD. UltraFast Design Methodology Guide for FPGAs and SoCs: UG949[EB/OL]. Version 2023.1, 2023-06-07[2026-10-31].

[9] AMD. Zynq 7000 SoC Technical Reference Manual: UG585[EB/OL]. Version 1.15, 2026-02-06[2026-10-31].

[10] 芯驿电子科技（上海）有限公司. AN5641 用户手册[EB/OL]. Rev1.00[2026-10-31].

[11] AMD. AXI4-Stream Video IP and System Design Guide: UG934[EB/OL]. 2022-11-16[2026-10-31].

[12] AMD. AXI Video Direct Memory Access v6.3 Product Guide: PG020[EB/OL]. 2022-06-08[2026-10-31].

[13] XILINX. AXI4-Stream to Video Out v4.0 LogiCORE IP Product Guide: PG044[EB/OL]. 2017-10-04[2026-10-31].

[14] XILINX. Video Timing Controller v6.2 LogiCORE IP Product Guide: PG016[EB/OL]. 2022-10-19[2026-10-31].

[15] DIGILENT. vivado-library: rgb2dvi IP[EB/OL]. [2026-10-31].