Circuitos Digitais - ELE300 - Turma 001 Atividades Revisar envio do teste: Semana 2 - Atividade Avaliativa 0 0 Revisar envio do teste: Semana 2 - Atividade Avaliativa **Circuitos Digitais -ELE300 - Turma 001** Página Inicial Usuário LIZIS BIANCA DA SILVA SANTOS Avisos Circuitos Digitais - ELE300 - Turma 001 Curso Cronograma Semana 2 - Atividade Avaliativa Teste Atividades Iniciado 26/04/24 20:27 Enviado 26/04/24 20:35 Fóruns Data de vencimento 26/04/24 23:59 Collaborate Completada Status Calendário Lives Resultado da tentativa 8,32 em 10 pontos Tempo decorrido 7 minutos Notas Instruções Olá, estudante! Menu das Semanas 1. Para responder a esta atividade, selecione a(s) alternativa(s) que você considerar correta(s); Semana 1 2. Após selecionar a resposta correta em todas as questões, vá até o fim da página e pressione "Enviar teste". Semana 2 3. A cada tentativa, as perguntas e alternativas são embaralhadas Semana 3 Pronto! Sua atividade já está registrada no AVA. Semana 4 Todas as respostas, Respostas enviadas, Respostas corretas, Comentários, Perguntas respondidas incorretamente Resultados exibidos Semana 5 Semana 6 Pergunta 1 0 em 1,68 pontos Semana 7 É bastante comum que projetos precisem definir pontos de sinal entendidos como "dentro" do bloco de circuito associado. Tais pontos do circuito não se Semana 8 configuram como entradas, tampouco como saídas do bloco, mas sim úteis pontos de referência para as mais diversas possibilidades. Orientações para realização da prova Orientações para Avalie as afirmativas a seguir e a relação proposta entre elas. realização do exame I. Em HDL, os sinais intermediários são tratados como nós externos, Documentos e **PORQUE** informações gerais II. os sinais intermediários são reconhecidos dentro e fora do bloco. Gabaritos Avaliando-se as afirmativas, conclui-se que: Referências da disciplina Facilitadores da disciplina Resposta Selecionada: e. a primeira afirmativa é falsa, e a segunda é verdadeira. Repositório de REA's a. as duas afirmativas são falsas. Respostas: b. as duas afirmativas são verdadeiras, e a segunda não justifica a primeira. c. as duas afirmativas são verdadeiras, e a segunda justifica a primeira. d. a primeira afirmativa é verdadeira, e a segunda é falsa. e. a primeira afirmativa é falsa, e a segunda é verdadeira. Comentário da **JUSTIFICATIVA** resposta: A afirmativa I é falsa, porque, em HDL, os nós em questão são denominados "nós internos" (e não externos), embora ainda figure a alternativa igualmente válida de chamá-los de "sinais locais". A afirmativa II é falsa, pois, a despeito das entradas e saídas de fato se encontrarem disponíveis para qualquer outro bloco de circuito no sistema, os sinais intermediários são tratados como sinais locais justamente por sua condição de reconhecimento condicionado ao interior do bloco. Pergunta 2 1,68 em 1,68 pontos É preciso compreender a descrição booleana quando se utiliza a linguagem de descrição de *hardware* VHDL (VHSIC Hardware Description Language). Isso inclui reconhecer que a palavra-chave ENTITY se ocupa de nomear o bloco do circuito. Cabe observar o emprego de letras maiúsculas para ENTITY — não por uma estrita exigência do *software*, mas por um uso estilístico que se mostra mais consistente, tornando a posterior leitura do código muito mais aprazível. Avalie as afirmativas a seguir e a relação proposta entre elas. I. A linha que contém END acaba por anular a declaração ENTITY, **PORQUE** II. todo ENTITY precisa dispor de ao menos uma ARCHITECTURE associada. Avaliando-se as afirmativas, conclui-se que: Resposta Selecionada: 👩 d. a primeira afirmativa é falsa, e a segunda é verdadeira. a. a primeira afirmativa é verdadeira, e a segunda é falsa. Respostas: b, as duas afirmativas são verdadeiras, e a segunda não justifica a primeira. c. as duas afirmativas são falsas. 👩 d. a primeira afirmativa é falsa, e a segunda é verdadeira. e. as duas afirmativas são verdadeiras, e a segunda justifica a primeira. Comentário da **JUSTIFICATIVA** resposta: A afirmativa I é falsa, porque a linha que contém END não anula, mas sim sinaliza o encerramento da declaração ENTITY. A afirmativa II é verdadeira, visto que, pela natureza constitutiva da linguagem de descrição de *hardware* VHDL, é estritamente necessário que se associe pelo menos uma ARCHITECTURE a um ENTITY, sendo que os termos "OF" e "IS" constituem palavraschave nessa declaração. Pergunta 3 1,66 em 1,66 pontos Existe uma linguagem que foi concebida pelo Departamento de Defesa dos Estados Unidos, no início dos anos 1980, visando à documentação de projetos do Programa de Circuitos Integrados de Velocidade Muito Alta — em inglês, Very High Speed Integrated Circuits (VHSIC). Na sequência, essa linguagem acabaria padronizada pelo Institute of Electrical and Electronic Engineers (IEEE) e, hoje em dia, é adotada por engenheiros desenvolvedores de sistemas digitais e criadores de ferramentas aplicadas para fins de programação de dispositivos reais. Assinale a alternativa que corresponde à descrição correta da linguagem em questão. Resposta Selecionada: 👩 e. VHDL. Respostas: a. MySQL. b. Python. c. Cobol. d. C++. 👩 e. VHDL. Comentário **JUSTIFICATIVA** da resposta: O célebre VHDL — sigla para "VHSIC Hardware Description Language", ou linguagem de descrição de hardware VHSIC — é uma linguagem de descrição de *hardware* baseada em texto que é empregada para fins de detalhar e elaborar o *design* de circuitos eletrônicos. Por conceito, linguagens de descrição de *hardware* (entre as quais figura o VHDL, além das igualmente dignas de nota Verilog e SystemVerilog) possibilitam descrever o funcionamento do circuito, sua concepção, sua organização, e, ainda, testá-lo para a devida verificação de funcionamento mediante simulação. Por sua vez, as alternativas "C++", "Cobol", "MySQL" e "Python" levam à formulação de conceitos tecnicamente alheios ao objeto da questão, em nada relacionados à descrição de *hardware*, razão pela qual são incorretas e devem ser descartadas. Pergunta 4 1,66 em 1,66 pontos O complemento do produto de variáveis se iguala ao somatório dos complementos das variáveis, assim como o complemento do somatório de variáveis se iguala ao produto dos complementos das variáveis. Dessa maneira preconiza determinado teorema relacionado aos circuitos digitais. Assinale a alternativa que corresponde à identificação correta do teorema em questão. Resposta Selecionada: C. Teorema de De Morgan. Respostas: a. Teorema de Tales. b. Teorema de Pitágoras. 🕜 c. Teorema de De Morgan. d. Teorema de Gödel. e. Teorema de Hipócrates. Comentário **JUSTIFICATIVA** da resposta: O teorema de De Morgan é a denominação dada às propostas de simplificação de expressões em álgebra booleana, que acabam por definir regras utilizadas para a conversão de operações lógicas "ou" (que é a "soma") em "e" (que é o "produto") e vice-versa. Tais propostas se mostram também perfeitamente válidas para mais de duas variáveis, com seus enunciados relacionando complementos de produtos de variáveis e complementos de soma de variáveis. Por sua vez, as alternativas "teorema de Pitágoras", "teorema de Hipócrates", "teorema de Tales" e "teorema de Gödel" levam à formulação de conceitos tecnicamente alheios ao objeto da questão, em nada relacionadas à álgebra booleana, razão pela qual são incorretas e devem ser descartadas. Pergunta 5 1,66 em 1,66 pontos A álgebra booleana pode ser empregada para facilitar a análise de um circuito lógico, especialmente, em termos de otimizar a expressão matemática da operação correspondente. Ao conjunto de regras mais usuais da álgebra booleana é dado o nome de "teoremas booleanos", muito úteis para o trabalho de simplificação de expressões e de circuitos lógicos. Um desses teoremas, para uma única variável, explica o resultado produzido pela expressão x + xAssinale a alternativa que corresponde ao resultado da aplicação do teorema em questão. Resposta Selecionada: Respostas: b. 0. **⊘** c. <sup>X</sup>. d. 2x.e. *x* '. Comentário da **JUSTIFICATIVA** resposta: O teorema inerente a x + x é de elementar resolução, dado que, em álgebra booleana, 0 + 0 não produz outro resultado que não 0, ao passo que 1 + 1 necessariamente resulta em 1. Por isso, obrigatoriamente, x + x = x. Por sua vez, as alternativas "1", "0", " x '" e " 2x" levam à formulação de resultados divergentes de x, razão pela qual são incorretas e devem ser descartadas. Pergunta 6 1,66 em 1,66 pontos O uso de tabelas-verdade é especialmente útil para se conseguir mapear o comportamento dos operadores de expressões booleanas, algo imprescindível para o campo de circuitos digitais e sistemas computadorizados. Tais tabelas identificam o resultado (saída) da combinação de diferentes entradas mediadas por operadores booleanos. Entre esses operadores, constam: 1. Operação OR. 2. Operador AND. 3. Operador NOT. I. Expressão booleana: x = A. II. Expressão booleana:  $x = A \cdot B$ III. Expressão booleana: x = A + B. Assinale a alternativa que correlaciona adequadamente os dois grupos. Resposta Selecionada: e. 1—III, 2—II, 3—I. Respostas: a. 1—I, 2—II, 3—III. b. 1—I, 2—III, 3—II. c. 1—II, 2—III, 3—I. d. 1—II, 2—I, 3—III. **⊘** e. 1—III, 2—II, 3—I. Comentário da **JUSTIFICATIVA** resposta: A operação 1 se enquadra na expressão III, pois a operação booleana OR (traduzida como "ou") é convencionada de ser expressa como x = A + B (lê-se como "x é igual a A ou B"), o que resulta em valor verdadeiro de saída ("1") quando qualquer uma das entradas também for "1". A operação 2 se enquadra na expressão II, já que a operação booleana AND (traduzida como "e") é convencionada de ser expressa como  $x = A \cdot B$  (lê-se como "x é igual a A e B"), o que resulta em valor verdadeiro de saída ("1") quando todas as entradas forem simultaneamente "1". A operação 3 se enquadra na expressão I, visto que a operação booleana NOT (traduzida, nesse contexto, como "negado", no sentido de "inversão" ou "complemento") é convencionada de ser expressa como x = A (lê-se como "x é igual a A negado"), o que resulta em valor verdadeiro de saída ("1") quando a entrada for "0" e, consequentemente, em valor falso de saída ("0") quando a entrada for "1". Convém observar a notação alternativa igualmente válida de apóstrofo (símbolo "'") — de tal forma que A' = A. Sexta-feira, 15 de Novembro de 2024 14h45min06s BRT