bbs. 211C.com 我的好友 在线网友 版面列表 ▲ 社区首页 技术新帖 查看新帖 **□** ⇔ 综合技术交流技术交流 - 模拟技术 新手园地 **DIY**小组讨论区 ••• 电源技术 …. 通信技术 ••• 电路欣赏 ...工控论坛 ■ EMC&可靠性设计 -English Corner ··· USB技术专区 数字广电 --图形接口及驱动设计 -CAN-bus/DeviceNe … 竞赛专栏 □ 🍲 嵌入系统开发 --侃单片机 - 嵌入式系统 -ARM 论坛 -DSP 技术 -LINUX|编程 ·驱动开发|WIN编程 - 国产单片机 Cypress创新技术论与 **ZLG-ARM** ST MCU -Megawin(笙泉)单片 -PIC 单片机 ---华荣汇MCU

·AVR 单片机

∞ 飞思卡尔 单片机

-- HOLTEK单片机

ZLG-MCU

··中颖MCU - Actel FPGA

PCB 技术

-EDA 技术

•创业|外包|承接

-同僚|校友|老乡会

·IC设计 □ 論 非技术讨论区

□ 🏫 半导体微电子

zhuqing 739 | 短消息 | □□□□□

退出

凌阳教育 全国唯一原厂嵌入式培训

[ARM 论坛] 主题: 讲解MMU的好文章(转)

刷新 我要回复 我要发帖[13 回复/569 查看]

返回列表



帖子: 762

积分: 2237

<u>&</u>

楼主:

讲解MMU的好文章(转)

[table=98%][tr][td]**S3c2410 MMU**详解

[/td][/tr][tr][td][/tr][tr][td][/td][/tr][tr][td][table=98%][tr][td]**MMU**,全 称Memory Manage Unit, 中文名——存储器管理单元。

🧸 <u>itelectron</u> 发表于 2009-8-8 20:55 📗 只看该作者 回复 引用 订阅 收藏 分享

许多年以前,当人们还在使用DOS或是更古老的操作系统的时候,计算机的内存还非 常小,一般都是以K为单位进行计算,相应的,当时的程序规模也不大,所以内存容 量虽然小、但还是可以容纳当时的程序。但随着图形界面的兴起还用用户需求的不断 增大,应用程序的规模也随之膨胀起来,终于一个难题出现在程序员的面前,那就是 应用程序太大以至于内存容纳不下该程序,通常解决的办法是把程序分割成许多称 为覆盖块(overlay)的片段。覆盖块O首先运行,结束时他将调用另一个覆盖块。 虽然覆盖块的交换是由OS完成的,但是必须先由程序员把程序先进行分割,这是一个 费时费力的工作,而且相当枯燥。人们必须找到更好的办法从根本上解决这个问题。 不久人们找到了一个办法,这就是虚拟存储器(virtual memory).虚拟存储器的基 本思想是程序,数据,堆栈的总的大小可以超过物理存储器的大小,操作系统把当前 使用的部分保留在内存中, 而把其他未被使用的部分保存在磁盘上。比如对一 个16MB的程序和一个内存只有4MB的机器,OS通过选择,可以决定各个时刻将 哪4M的内容保留在内存中,并在需要时在内存和磁盘间交换程序片段,这样就可以把 这个16M的程序运行在一个只具有4M内存机器上了。而这个16M的程序在运行前不 必由程序员进行分割。


任何时候、计算机上都存在一个程序能够产生的地址集合、我们称之为地址范围。这 个范围的大小由CPU的位数决定,例如一个32位的CPU,它的地址范围 是0~0xFFFFFFF (4G),而对于一个64位的CPU,它的地址范围 我们把这个地址范围称为虚拟地址空间,该空间中的某一个地址我们称之为虚拟地 址。与虚拟地址空间和虚拟地址相对应的则是物理地址空间和物理地址,大多数时候 我们的系统所具备的物理地址空间只是虚拟地址空间的一个子集,这里举一个最简单 的例子直观地说明这两者,对于一台内存为256MB的32bit x86主机来说,它的虚拟 地址空间范围是0~0xFFFFFFF (4G),而物理地址空间范围 是0x00000000~0x0FFFFFF (256MB)。

在没有使用虚拟存储器的机器上,虚拟地址被直接送到内存总线上,使具有相同地址 的物理存储器被读写。而在使用了虚拟存储器的情况下、虚拟地址不是被直接送到内



存地址总线上,而是送到内存管理单元——MMU (主角终于出现了:])。他由一个或一组芯片组成,一般存在与协处理器中,其功能是把虚拟地址映射为物理地址。

大多数使用虚拟存储器的系统都使用一种称为分页(paging)。虚拟地址空间划分成称为页(page)的单位,而相应的物理地址空间也被进行划分,单位是页框(frame).页和页框的大小必须相同。接下来配合图片我以一个例子说明页与页框之间在MMU的调度下是如何进行映射的



mmu1.gif (5.3 KB) 2007-3-23 21:19

在这个例子中我们有一台可以生成16位地址的机器,它的虚拟地址范围 从0x0000~0xFFFF(64K),而这台机器只有32K的物理地址,因此他可以运行64K的 程序,但该程序不能一次性调入内存运行。这台机器必须有一个达到可以存放64K程 序的外部存储器(例如磁盘或是FLASH),以保证程序片段在需要时可以被调用。在 这个例子中,页的大小为4K,页框大小与页相同(这点是必须保证的,内存和外围存 储器之间的传输总是以页为单位的),对应64K的虚拟地址和32K的物理存储器,他 们分别包含了16个页和8个页框。

我们先根据上图解释一下分页后要用到的几个术语,在上面我们已经接触了页和页框,上图中绿色部分是物理空间,其中每一格表示一个物理页框。橘本人本主题由古道热肠于 2009-8-9 11:24 加入精华

金升阳电源技术交流会,时尚数码礼品等你拿!
Digi-Key、Future、Arrow、Mouser、RS
Conponents、OnlineConpunents实时库存在线查询订购!

<u>昌 itelectron</u> 发表于 2009-8-8 20:56 | 只看该作者 回复 引用 返回版面 TOP




帖子: **762** 积分: **2237**

€₩

2楼:

到一个页中的所有地址),8196的二进制码如下图所示:



mmu2.jpg (15.79 KB)

2007-3-23 21:19

该地址的页号索引为0010 (二进制码) , 既索引的页为页2 , 第二部分为00000000100 (二进制) , 偏移量为 4。页2中的页框号为6 (页2映射在页框6 , 见上图) , 我们看到页框6的物理地址是24~28K。于是MMU计算出虚拟地址8196应该被映射成物理地址 24580 (页框首地址+偏移

量=24576+4=24580)。同样的,若我们对虚拟地址1026进行读取,1026的二进制码为 0000010000000010,page

index=0000=0,offset=01000000010=1026。页号为0,该页映射的页框号为2,页框2的物理地址范围是 8192~12287,故MMU将虚拟地址1026映射为物理地址9218(页框首地址+偏移量=8192+1026=9218)

以上就是MMU的工作过程。

下面我们针对s3c2410的MMU(注1)进行讲解。

S3c2410总共有4种内存映射方式,分别是:

- 1. Fault (无映射)
- 2. Coarse Page (粗表)
- 3. Section (段)
- 4. Fine Page (细表)

我们以Section(段)进行说明。

ARM920T是一个32bit的CPU,它的虚拟地址空间为2^32=4G。而在**Section**模式,这4G的虚拟空间被分成一个一个称为段(**Section**)的单位(与我们上面讲的页在本质上其实是一致的),每个段的长度是1M(而我们之前所使用的页的长度是4K)。4G的虚拟内存总共可以被分成4096个段(1M*4096=4G),因此我们必须

用4096个描述符来对这组段进行描述,每个描述符占用4个Byte,故这组描述符的大 小为16KB (4K*4096),这4096个描述符构为一个表格,我们称其为Tralaton Table.

Section base address AP

clip_image002.jpg (8.57 KB)

2007-3-23 21:29

上图是描述符的结构


Section base address: 段基地址 (相当于页框号首地址)

AP: 访问控制位Access Permission

Domain: 访问控制寄存器的索引。Domain与AP配合使用,对访问权限进行检查

C: 当C被置1时为write-through (WT)模式 B: 当B被置1时为write-back (WB)模式 (C,B两个位在同一时刻只能有一个被置1)

下面是s3c2410内存映射后的一个示意图:



clip_image001.jpg (55.08 KB)

2007-3-23 21:29

我的s3c2410上配置的SDRSAM大小为64M,该SDRAM的物理地址范围是0x3000 0000~0x33FF FFFF(属于Bank 6),由于1个Section的大小是1M,所以该物理空 间可以被分成64个物理段(页框).

在Section模式下,送进MMU的虚拟地址(注1)被分为两部分(这点和我们上面举的 例子是一样的),这两部分为 Descriptor Index(相当于上面例子的Page Index)和 Offset, descript index长度为12bit(2^12=4096, 从这个关系式你能看 出什么?:)), Offset长度为20bit (2^20=1M, 你又能看出什么?:)).观察一 下一个描述符 (Descriptor) 中的Section Base Address部分,它长度为12 bit, 里面的值是该虚拟段(页)映射成的物理段(页框)的物理地址前12bit,由于 每一个物理段的长度都是1M, 所以物理段首地址的后20bit总是为0x00000(每 个Section都是以1M对齐),确定一个物理地址的方法是物理页框基地址+虚拟地址 中的偏移部分=Section Base Address<<20+Offset,呵呵,可能你有点糊涂了, 还是举一个实际例子说明吧。假设现在执行指令 MOV REG, 0x30000012 虚拟地址的二进制码为00110000 00000000 00000000 00010010 前12位是Descriptor Index= 00110000 0000=768,故在Translation Table里 面找到第768号描述符,该描述的Section Base Address=0x0300,也就是说描述 符所描述的虚拟段(页)所映射的物理段(页框)的首地址为0x3000 0000(物理 段(页框)的基地址=Section Base Address左移20bit=0x0300<<20=0x3000 0000), 而Offset=000000 00000000 00010010=0x12,故虚拟地 址0x30000012映射成的物理地址=0x3000 0000+0x12=0x3000 0012 (物理 页框基地址+虚拟地址中的偏移)。你可能会问怎么这个虚拟地址和映射后的物理地 址一样?这是由我们定义的映射规则所决定的。在这个例子中我们定义的映射规则是 把虚拟地址映射成和他相等的物理地址。我们这样书写映射关系的代码: void mem_mapping_linear(void) unsigned long descriptor_index, section_base, sdram_base, sdram_size; sdram_base=0x30000000; sdram_size=0x 4000000; for (section _base= sdram_base,descriptor_index = section _base>>20; section _base < sdram_base+ sdram_size;</pre> $descriptor_index + = 1; section _base + = 0x100000)$ *(mmu_tlb_base + (descriptor_index)) = (section _base>>20) | MMU_OTHER_SECDESC; } 上面的这段段代码把虚拟空间Ox3000 0000~Ox33FF FFFF映射到物理空 间0x3000 0000~0x33FF FFFF,由于虚拟空间与物理空间空间相吻合,所以虚拟 地址与他们各自对应的物理地址在值上是一致的。当初始完Translation Table之 后,记得要把Translation Table的首地址(第0号描述符的地址)加载进协处理 器CP15的Control Register2(2号控制寄存器)中,该控制寄存器的名称叫 做Translation table base (TTB) register。 以上讨论的是descriptor中的Section Base Address以及虚拟地址和物理地址的映 射关系,然而MMU还有一个重要的功能,那就是访问控制机制(Access

Permission) 。

简单说访问控制机制就是CPU通过某种方法判断当前程序对内存的访问是否合法(是否有权限对该内存进行访问),如果当前的程序并没有权限对即将访问的内存区域进行操作,则CPU将引发一个异常,s3c2410称该异常为Permission fault,x86架构则把这种异常称之为通用保护异常(General Protection),什么情况会引起Permission fault呢?比如处于User级别的程序要对一个System级别的内存区域进行写操作,这种操作是越权的,应该引起一个Permission fault,搞过x86架构的朋友应该听过保护模式(Protection Mode),保护模式就是基于这种思想进行工作的,于是我们也可以这么说:s3c2410的访问控制机制其实就是一种保护机制。那s3c2410的访问控制机制到底是由什么元素去参与完成的呢?它们间是怎么协调工作的呢?这些元素总共有:

1. 协处理器CP15中Control Register3: DOMAIN ACCESS CONTROL

REGISTER

- 2. 段描述符中的AP位和Domain位
- 3. 协处理器CP15中Control Register1(控制寄存器1)中的S bit和R bit
- 4. 协处理器CP15中Control Register5(控制寄存器5)
- 5. 协处理器CP15中Control Register6(控制寄存器6)

DOMAIN ACCESS CONTROL REGISTER 是访问控制寄存器,该寄存器有效位为32,被分成16个区域,每个区域由两个位组成,他们说明了当前内存的访问权限检查的级别,如下图所示:




Figure 3-10. Domain Access Control Register Format

mmu5.jpg (16 KB)

2007-3-23 21:19

每区域可以填写的值有4个,分别为00,01,10,11(二进制),他们的意义如下所示:

Table 3-5. Interpreting Access Control Bits in Domain Access Control Regis

| Г | Value | Meaning | Notes | |
|---|-------|-----------|---|--|
| | 00 | No Access | Any access will generate a domain fault. | |
| | 01 | Client | Accesses are checked against the access permission section or page descriptor. | |
| | 10 | Reserved | Reserved. Currently behaves like the no access mo | |
| | 11 | Manager | Accesses are not checked against the access perm permission fault cannot be generated. | |

mmu6.jpg (32.18 KB)

2007-3-23 21:19

OO: 当前级别下,该内存区域不允许被访问,任何的访问都会引起一个domain fault

<u>昌 itelectron</u> 发表于 2009-8-8 20:57 | 只看该作者 回复 引用 返回版面 TOP

金升阳电源技术交流会,时尚数码礼品等你拿!
Digi-Key、Future、Arrow、Mouser、RS
Conponents、OnlineConpunents实时库存在线查询订购!



3楼:

个domain fault

帖子: 762 积分: 2237

<u>&</u>

00: 当前级别下,该内存区域不允许被访问,任何的访问都会引起一

01: 当前级别下,该内存区域的访问必须配合该内存区域的段描述符中**AP**位 进行权检查

10: 保留状态 (我们最好不要填写该值,以免引起不能确定的问题)


11: 当前级别下,对该内存区域的访问都不进行权限检查。

我们再来看看discriptor中的Domain区域,该区域总共有4个bit,里面的值是对DOMAIN ACCESS CONTROL REGISTER中16个区域的索引.而**AP**位配合**S bit**和**A bit**对当前描述符描述的内存区域被访问权限的说明,他们的配合关系如下图所示:

Table 3-6. Interpreting Access Permission (AP) Bits AP S R Supervisor User Permissions Permissions 00 0 0 No access No access Any access permission 0 00 1 Read only No access Supervisor permitted 00 0 1 Read only Read only Any write g permission 00 1 1 Reserved 01 Read/write X No access Access allo supervisor Read only 10 Read/write Writes in us X X permission Read/write Read/write All access t 11 X x both modes XX 1 1 Reserved

AP位也是有四个值,我结合实例对其进行说明.

在下面的例子中,我们的DOMAIN ACCESS CONTROL REGISTER都被初始化成OxFFFF BDCF,如下图所示:



mmu7.jpg (23.15 KB) 2007-3-23 21:19

例1:

Discriptor 中的domain=4,AP=10(这种情况下S bit ,A bit 被忽略) 假设现在我要对该描述符描述的内存区域进行访问:

由于domain=4,而DOMAIN ACCESS CONTROL REGISTER中field 4的值是01,系统会对该访问进行访问权限的检查。

假设当前CPU处于Supervisor模式下,则程序可以对该描述符描述的内存区域 进行读写操作。

假设当前CPU处于User模式下,则程序可以对该描述符描述的内存进行读访问,若对其进行写操作则引起一个permission fault.

例2:

Discriptor 中的domain=0,AP=10(这种情况下S bit ,A bit 被忽略) domain=0,而DOMAIN ACCESS CONTROL REGISTER中field 0的值是11,系统对任何内存区域的访问都不进行访问权限的检查。由于统对任何内存区域的访问都不进行访问权限的检查,所以无论CPU处于合种模式下(Supervisor模式或是User模式),程序对该描述符描述的内存都可以顺利地进行读写操作

例3: Discriptor 中的domain=4,AP=11(这种情况下S bit ,A bit 被忽略) 由于domain=4,而DOMAIN ACCESS CONTROL REGISTER中field 4的值 是01,系统会对该访问进行访问权限的检查。

由于AP=11, 所以无论CPU处于合种模式下(Supervisor模式或是User模式), 程序对该描述符描述的内存都可以顺利地进行读写操作

例4:

Discriptor 中的domain=4,AP=00, S bit=0,A bit=0 由于domain=4,而DOMAIN ACCESS CONTROL REGISTER中field 4的值 是01,系统会对该访问进行访问权限的检查。

由于AP=00,S bit=0,A bit=0,所以无论CPU处于合种模式下(Supervisor模式或是User模式),程序对该描述符描述的内存都只能进行读操作,否则引起permission fault.

通过以上4个例子我们得出两个结论:

- 1. 对某个内存区域的访问是否需要进行权限检查是由该内存区域的描述符中的Domain域决定的。
- 2. 某个内存区域的访问权限是由该内存区域的描述符中的AP位和协处理器CP15中Control Register1(控制寄存器1)中的S bit和R bit所决定的。关于访问控制机制我们就讲到这里.

注1:对于s3c2410来说,MMU是以Modify Visual Address(MVA)进行寻址的,这个地址是Virtual Address的一个变换,我将在以后谈论到进程切换

的时候中向大家介绍MVA

原文地址 http://lionwq.spaces.eepw.com.cn/articles/article/item/17578

∞ 金升阳电源技术交流会,时尚数码礼品等你拿! Digi-Key、Future、Arrow、Mouser、RS Conponents、OnlineConpunents实时库存在线查询订购!



<u>昌 itelectron</u> 发表于 2009-8-8 21:12 | 只看该作者 回复 引用 返回版面 TOP

4楼:

帖子: 762

积分: 2237



NND以前 看过些资料 一直都比较迷糊 这个讲得太好了

● 金升阳电源技术交流会,时尚数码礼品等你拿! Digi-Key、Future、Arrow、Mouser、RS Conponents、OnlineConpunents实时库存在线查询订购!



帖子: 762

积分: 2237



<u>昌 itelectron</u> 发表于 2009-8-8 21:26 | 只看该作者 回复 引用 返回版面 TOP

5楼:

以下内容转载自中计报

Cache的工作原理

Cache的工作原理是基于程序访问的局部性。

对大量典型程序运行情况的分析结果表明,在一个较短的时间间隔内,由程序产生的地址往 往集中在存储器逻辑地址空间的很小范围内。指令地址的分布本来就是连续的,再加上循环 程序段和子程序段要重复执行多次。因此,对这些地址的访问就自然地具有时间上集中分布 的倾向。

数据分布的这种集中倾向不如指令明显,但对数组的存储和访问以及工作单元的选择都可以 使存储器地址相对集中。这种对局部范围的存储器地址频繁访问,而对此范围以外的地址则 访问甚少的现象,就称为程序访问的局部性。

根据程序的局部性原理,可以在主存和CPU通用寄存器之间设置一个高速的容量相对较小的 存储器,把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器,供CPU在 一段时间内使用。这对提高程序的运行速度有很大的作用。这个介于主存和CPU之间的高速 小容量存储器称作高速缓冲存储器(Cache)。

系统正是依据此原理,不断地将与当前指令集相关联的一个不太大的后继指令集从内存读 到Cache, 然后再与CPU高速传送, 从而达到速度匹配。

CPU对存储器进行数据请求时,通常先访问Cache。由于局部性原理不能保证所请求的数据 百分之百地在Cache中,这里便存在一个命中率。即CPU在任一时刻从Cache中可靠获取数 据的几率。

命中率越高,正确获取数据的可靠性就越大。一般来说,Cache的存储容量比主存的容量小 得多,但不能太小,太小会使命中率太低;也没有必要过大,过大不仅会增加成本,而且当 容量超过一定值后, 命中率随容量的增加将不会有明显地增长。

只要Cache的空间与主存空间在一定范围内保持适当比例的映射关系,Cache的命中率还是 相当高的。

一般规定Cache与内存的空间比为4:1000,即128kB Cache可映射32MB内存;256kB Cache可映射64MB内存。在这种情况下,命中率都在90%以上。至于没有命中的数据,CPU只好直接从内存获取。获取的同时,也把它拷进Cache,以备下次访问。

Cache的基本结构

Cache通常由相联存储器实现。相联存储器的每一个存储块都具有额外的存储信息,称为标签(Tag)。当访问相联存储器时,将地址和每一个标签同时进行比较,从而对标签相同的存储块进行访问。Cache的3种基本结构如下:

全相联Cache

在全相联Cache中,存储的块与块之间,以及存储顺序或保存的存储器地址之间没有直接的 关系。程序可以访问很多的子程序、堆栈和段,而它们是位于主存储器的不同部位上。

因此,Cache保存着很多互不相关的数据块,Cache必须对每个块和块自身的地址加以存储。当请求数据时,Cache控制器要把请求地址同所有地址加以比较,进行确认。

这种Cache结构的主要优点是,它能够在给定的时间内去存储主存器中的不同的块,命中率高;缺点是每一次请求数据同Cache中的地址进行比较需要相当的时间,速度较慢。

直接映像Cache

直接映像Cache不同于全相联Cache,地址仅需比较一次。

在直接映像Cache中,由于每个主存储器的块在Cache中仅存在一个位置,因而把地址的比较次数减少为一次。其做法是,为Cache中的每个块位置分配一个索引字段,用Tag字段区分存放在Cache位置上的不同的块。

单路直接映像把主存储器分成若干页,主存储器的每一页与Cache存储器的大小相同,匹配的主存储器的偏移量可以直接映像为Cache偏移量。Cache的Tag存储器(偏移量)保存着主存储器的页地址(页号)。

以上可以看出,直接映像Cache优于全相联Cache,能进行快速查找,其缺点是当主存储器的组之间做频繁调用时,Cache控制器必须做多次转换。

组相联Cache

组相联Cache是介于全相联Cache和直接映像Cache之间的一种结构。这种类型的Cache使用了几组直接映像的块,对于某一个给定的索引号,可以允许有几个块位置,因而可以增加命中率和系统效率。

Cache与DRAM存取的一致性

在CPU与主存之间增加了Cache之后,便存在数据在CPU和Cache及主存之间如何存取的问题。读写各有2种方式。

贯穿读出式(Look Through)

该方式将Cache隔在CPU与主存之间,CPU对主存的所有数据请求都首先送到Cache,由Cache自行在自身查找。如果命中,则切断CPU对主存的请求,并将数据送出;不命中,则将数据请求传给主存。

该方法的优点是降低了CPU对主存的请求次数,缺点是延迟了CPU对主存的访问时间。

旁路读出式(Look Aside)

在这种方式中,CPU发出数据请求时,并不是单通道地穿过Cache,而是向Cache和主存同时发出请求。由于Cache速度更快,如果命中,则Cache在将数据回送给CPU的同时,还来得及中断CPU对主存的请求;不命中,则Cache不做任何动作,由CPU直接访问主存。它的优点是没有时间延迟,缺点是每次CPU对主存的访问都存在,这样,就占用了一部分总线时间。

写穿式(Write Through)

任一从CPU发出的写信号送到Cache的同时,也写入主存,以保证主存的数据能同步地更

新。

它的优点是操作简单, 但由于主存的慢速, 降低了系统的写速度并占用了总线的时间。 回写式(Copy Back)

为了克服贯穿式中每次数据写入时都要访问主存, 从而导致系统写速度降低并占用总线时间 的弊病,尽量减少对主存的访问次数,又有了回写式。


它是这样工作的:数据一般只写到Cache,这样有可能出现Cache中的数据得到更新而主存 中的数据不变(数据陈旧)的情况。但此时可在Cache 中设一标志地址及数据陈旧的信息,只 有当Cache中的数据被再次更改时,才将原更新的数据写入主存相应的单元中,然后再接受 再次更新的数据。这样保证了Cache和主存中的数据不致产生冲突。

你可以通过http://www.chinaunix.net/jh/45/180390.html阅读完全文

s3c2410 内置了指令缓存(ICaches),数据缓存(DCaches),写缓存(write buffer) ,物理地址标志读写区 (Physical Address TAG RAM),CPU将通过它们来提 高内存访问效率。

我们先讨论指令缓存(I Caches)。

ICaches使用的是虚拟地址,它的大小是16KB,它被分成512行(entry),每行8个字(8 words, 32Bits) 。



ICaches.jpg (19.94 KB)

2007-3-26 15:41

● 金升阳电源技术交流会,时尚数码礼品等你拿! Digi-Key、Future、Arrow、Mouser、RS Conponents、OnlineConpunents实时库存在线查询订购!



帖子: 762

积分: 2237

€☆

<u>昌 itelectron</u> 发表于 2009-8-8 21:27 | 只看该作者 回复 引用 返回版面 TOP 6楼:

当系统上电或重起(Reset)的时候,ICaches功能是被关闭的,我们必须往lcr bit置1去开 启它, lcr bit在CP15协处理器中控制寄存器1的第12位 (关闭ICaches功能则是往该位 置O)。ICaches功能一般是在MMU开启之后被使用的(为了降低MMU查表带来的开 销),但有一点需要注意,并不是说MMU被开启了ICaches才会被开启,正如本段刚开始讲

的,ICaches的开启与关闭是由Icr bit所决定的,无论MMU是否被开启,只要Icr bit被置1了,ICaches就会发挥它的作用。

大家是否还记得discriptor(描述符)中有一个C bit我们称之为Ctt,它是指明该描述符描述的内存区域内的内容(可以是指令也可以是数据)是否可以被Cache,若Ctt=1,则允许Cache,否则不允许被Cache。于是CPU读取指令出现了下面这些情况:

1. 如果CPU从Caches中读取到所要的一条指令(**cache hit**)且这条<mark>指令所在的内存区域</mark> 是Cacheble的(该区域

所属描述符中Ctt=1),则CPU执行这条指令并<mark>从Caches中返回</mark>(不需要从内存中读取)。

2. 若CPU从Caches中读取不到所要的指令(cache miss)而这条指令所在的内存区域是Cacheble的(同第1点),则CPU将从内存中

读取这条指令,同时,一个称为**"8-word linefill"**的动作将发生,这个动作是把该<mark>指</mark> 令所处区域的8个word写进

ICaches的某个entry中,这个entry必须是没有被锁定的(对锁定这个操作感兴趣的朋友可以找相关的资料进行了解)

3. 若CPU从Caches中读取不到所要的指令(cache miss)而这条<mark>指令所在的内存区域</mark>是UnCacheble的(该区域所属描

述符中Ctt=0) ,则CPU将从内存读取这条指令并执行后返回 (不发生linefill)

通过以上的说明,我们可以了解到CPU是怎么通过ICaches执行指令的。你可能会有这个疑问,ICaches总共只有512个条目(entry),当512个条目都被填充完之后,CPU要把新读取近来的指令放到哪个条目上呢?答案是CPU会把新读取近来的8个word从512个条目中选择一个对其进行写入,那CPU是怎么选出一个条目来的呢?这就关系到ICaches的替换法则(replacemnet algorithm)了。ICaches的replacemnet algorithm有两种,一种是Random模式另一种Round-Robin模式,我们可以通过CP15协处理器中寄存器1的RR bit对其进行指定(0 = Random replacement 1 = Round robin replacement),如果有需要你还可以进行指令锁定(INSTRUCTION CACHE LOCKDOWN)。

关于替换法则和指令锁定我就不做详细的讲解、感兴趣的朋友可以找相关的资料进行了解。

接下来我们谈数据缓存(DCaches)和 写缓存(write buffer)

DCaches使用的是虚拟地址,它的大小是16KB,它被分成512行(entry),每行8个字(8 words,32Bits)。每行有两个修改标志位(dirty bits),第一个标志位标识前4个字,第二个标志位标识后4个字,同时每行中还有一个TAG 地址(标签地址)和一个valid bit。与ICaches一样,系统上电或重起(Reset)的时候,DCaches功能是被关闭的,我们必须往Ccr bit置1去开启它,Ccr bit在CP15协处理器中控制寄存器1的第2位(关闭DCaches功能则是往该位置0)。与ICaches不同,DCaches功能是必须在MMU开启之后才能被使用的。

我们现在讨论的都是DCaches,你可能会问那Write Buffer呢?他和DCaches区别是什么呢?其实DCaches和Write Buffer两者间的操作有着非常紧密的联系,很抱歉,到目前为止我无法说出他们之间有什么根本上的区别(-_-!!!),但我能告诉你什么时候使用的是DCaches,什么时候使用的是Write Buffer.系统可以通过Ccr bit对Dcaches的功能进行

开启与关闭的设定,但是在s3c2410中却<mark>没有确定的某个bit可以来开启或关闭Write</mark> Buffer...你可能有点懵...我们还是来看一张表吧,这张表说明了DCaches,Write Buffer和CCr,Ctt (descriptor中的C bit),Btt(descriptor中的B bit)之间的关系,其中"Ctt and Ccr"一项里面的值是 Ctt与Ccr进行逻辑与之后的值(Ctt&&Ccr).

Table 4-1. Data Cache and Write Buffer Configuration

| Ctt and Ccr | Btt | Data cache, write buffer and memory access be |
|-------------|-----|--|
| 0 (1) | 0 | Non-cached, non-buffered (NCNB) Reads and writes are not cached and always perform accesse and may be externally aborted. Writes are not buffered. The CPU halts until the write is comp ASB. Cache hits should never occur. (2) |
| 0 | 1 | Non-cached buffered (NCB) Reads and writes are not cached, and always perform accessed Cache hits should never occur. Writes are placed in the write buffer and will appear on the AS continues execution as soon as the write is placed in the write Reads may be externally aborted. Writes can not be externally aborted. |
| 1 | 0 | Cached, write-through mode (WT) Reads which hit in the cache will read the data from the cache perform an access on the ASB. Reads which miss in the cache cause a linefill. All writes are placed in the write buffer and will appear on the continues execution as soon as the write is placed in the write Writes which hit in the cache update the cache. Writes cannot be externally aborted. |
| 1 | 1 | Cached, write-back mode (WB) Reads which hit in the cache will read the data from the cache perform an ASB access. Reads which miss in the cache cause a linefill. Writes which miss in the cache are placed in the write buffer a on the ASB. The CPU continues execution as soon as the write write buffer. Writes which hit in the cache update the cache and mark the a of the cache line as dirty, and do not cause an ASB access. Cache write-backs are buffered. Writes (Cache write-misses and cache write-backs) cannot be aborted. |

DCaches.jpg (114.94 KB)

2007-3-26 15:41

从上面的表格中我们可以清楚的知道系统什么时候使用的是DCaches,什么时候使用的是Write Buffer,我们也可以看到DCaches的写回方式是怎么决定的(write-back or write-througth)。

在这里我要对Ctt and Ccr=O进行说明,能够使Ctt and Ccr=O的共有三种情况,分别是

Ctt = 0, Ccr = 0

Ctt = 1, Ccr = 0

Ctt = 0, Ccr = 1

我们分别对其进行说明。

情况1(Ctt =0, Ccr=0):这种情况下CPU的DCaches功能是关闭的(Ccr=0),所以CPU存取数据的时候不会从DCaches里进行数据地查询,CPU直接去内存存取数据。情况2(Ctt =1, Ccr=0):与情况1相同。

情况3(Ctt =0, Ccr=1): 这种情况下DCaches 功能是开启的, CPU读取数据的时候会先从DCaches里进行数据地查询, 若DCaches中没有合适的数据,则CPU会去内存进行读取,但此时由于Ctt =0(Ctt 是descriptor中的C bit,该bit决定该descriptor所描述的内存区域是否可以被Cache),所以CPU不会把读取到的数据Cache到DCaches(不发生linefill).

到此为止我们用两句话总结一下DCaches与Write Buffer的开启和使用:

- 1. DCaches与Write Buffer的开启由Ccr决定。
- 2. DCaches与Write Buffer的使用规则由Ctt和Btt决定。

DCaches与ICaches有一个最大的不同,ICaches存放的是指令,DCaches存放的是数据。程序在运行期间指令的内容是不会改变的,所以ICaches中指令所对应的内存空间中的内容不需要更新。但是数据是随着程序的运行而改变的,所以DCaches中数据必须被及时的更新到内存(这也是为什么ICaches没有写回操作而DCaches提供了写回操作的原因)。提到写回操作,就不得不提到PA TAG 地址(物理标签地址)这个固件,它也是整个Caches模块的重要组成部分。

简单说PA TAG 地址(物理标签地址)的功能是指明了写回操作必须把DCaches中待写回内容写到物理内存的哪个位置。不知道你还记不记得,DCaches中每个entry中都有一个PA TAG 地址(物理标签地址),当一个linefill发生时,被Cache的内容被写进了DCaches,同时被Cache的物理地址则被写入了PA TAG 地址(物理标签地址)。除了TAG 地址(标签地址),还有两个称为dirty bit(修改标志位)的位出现在DCaches的每一个entry中,它们指明了当前entry中的数据是否已经发生了改变(发生改变简称为变"脏",所以叫dirty bit,老外取名称可真有意思 -_-!!!)。如果某个entry中的dirty bit置位了,说明该entry已经变脏,于是一个写回操作将被执行,写回操作的目的地址则是由PA TAG 地址(物理标签地址)索引到的物理地址。

关于Caches, Write Buffer更详细的内容请大家阅读s3c2410的操作手册:]

金升阳电源技术交流会,时尚数码礼品等你拿!
Digi-Key、Future、Arrow、Mouser、RS
Conponents、OnlineConpunents实时库存在线查询订购!



帖子: 896

积分: 3234

€₩

🥚 <u>當来21IC</u> 发表于 2009-8-9 10:06 | 只看该作者 回复 引用 返回版面 TOP

7楼:

太酷了...

金升阳电源技术交流会,时尚数码礼品等你拿!
Digi-Key、Future、Arrow、Mouser、RS
Conponents、OnlineConpunents实时库存在线查询订购!



8楼:

帖子: 2804 积分: 9941 ⊕
6 帖子: 896 积分: 3234 **€**

帖子: 4477 积分: 14248 **⊕&**☆

写得很不错,通俗易懂!

以VS1003B和山景SOC芯片为背景,倾心研制数字化语音录放产品.

排忧邮箱:xg_2004_sy@126.com

● 金升阳电源技术交流会,时尚数码礼品等你拿! Digi-Key、Future、Arrow、Mouser、RS Conponents、OnlineConpunents实时库存在线查询订购!



🤱 <u>netjob</u> 发表于 2009-8-9 16:42 | 只看该作者 回复 引用 返回版面 TOP

9楼:

学习了~

● 金升阳电源技术交流会,时尚数码礼品等你拿! Digi-Key, Future, Arrow, Mouser, RS Conponents、OnlineConpunents实时库存在线查询订购!



<u> 常来21IC</u> 发表于 2009-8-9 17:26 | 只看该作者 回复 引用 返回版面 TOP

10楼:

不过楼主,没有贴完,要看全还得去

http://lionwq.spaces.eepw.com.cn/articles/article/item/17578

http://www.chinaunix.net/jh/45/180390.html

SIGNATURE -----

~~~~ 抄代码累了, 练练垒IC~~~~

● 金升阳电源技术交流会,时尚数码礼品等你拿! Digi-Key、Future、Arrow、Mouser、RS Conponents、OnlineConpunents实时库存在线查询订购!



<u>8 myitlover</u> 发表于 2009-8-10 09:48 | 只看该作者 回复 引用 返回版面 TOP

11楼:

而对于一个64位的CPU,它的地址范围为0~0xFFFFFFFFFFFFF (64T).

这个不对吧, 1T=1024G

● 金升阳电源技术交流会,时尚数码礼品等你拿! Digi-Key、Future、Arrow、Mouser、RS

6

帖子: 20 积分: 59

## Conponents、OnlineConpunents实时库存在线查询订购! <u> huangqi412</u> 发表于 2009-8-10 16:38 | 只看该作者 回复 引用 返回版面 TOP 12楼: MARK 慢满看 帖子: 11147 积分: 35307 ○ ● 金升阳电源技术交流会,时尚数码礼品等你拿! Digi-Key, Future, Arrow, Mouser, RS Conponents、OnlineConpunents实时库存在线查询订购! 🧸 <u>arm\_fan168</u> 发表于 2009-8-14 14:32 | 只看该作者 回复 引用 返回版面 TOP 13楼: up 帖子: 113 积分: 339 6 ● 金升阳电源技术交流会,时尚数码礼品等你拿! Digi-Key、Future、Arrow、Mouser、RS Conponents、OnlineConpunents实时库存在线查询订购! <u>용 new1988</u> 发表于 2009-8-19 19:14 | 只看该作者 回复 引用 返回版面 TOP 14楼: MARK 帖子: 39 积分: 84

6

● 金升阳电源技术交流会,时尚数码礼品等你拿! Digi-Key、Future、Arrow、Mouser、RS Conponents、OnlineConpunents实时库存在线查询订购!

返回列表



客户服务热线: 010-59705655 21ic不良信息举报(24小时): 013681498700 举报邮 箱: info@21ic.com

21IC中国电子网 2000-2009 爱奇新星 (北京) 信息科技有限公司版权所有

