

제6장 NAND 플래시 컨트롤러

개요

최근에, 노어(NOR) 플래시 메모리의 가격이 비싼 반면에, SDRAM과 낸드(NAND) 플래시 메모리의 가격은 상대적으로 저렴하며, 사용자는 낸드 플래시에서 부트 코드를 실행할 수도 있고, SDRAM에서 메인 코드를 수행할 수도 있게 되었다.

S3C2410X의 부트 코드는 외부의 낸드 플래시에 메모리에서 실행할 수 있다. 낸드 플래시 부트로더를 지원하기 위해서는, S3C2410X는 내부에 “스테핑스톤(Steppingstone)”으로 불리는 SRAM 버퍼를 가지고 있다. 부팅 시에, 낸드 플래시 메모리의 처음 4KB는 스텝스톤에서 로딩 되며, 스텝스톤에서 로딩 된 부트 코드는 실행이 가능하다.

일반적으로, 부트코드는 낸드 플래시의 내용을 SDRAM으로 복사한다. 하드웨어 ECC를 사용하면, 낸드 플래시 데이터의 유효성을 체크할 수 있다. 복사가 완료되면, 메인 프로그램은 SDRAM에서 실행된다.

형 태:

- ▶ 낸드 플래시 모드 : 낸드 플래시 메모리에 읽기/지우기/프로그래밍이 가능
- ▶ 자동 부트 모드 : 리셋 동안에 부트 코드는 스텝스톤으로 전송된다. 전송 후에, 부트 코드는 스텝스톤에서 실행된다.
- ▶ 하드웨어 ECC 검색 블록(하드웨어를 검색하고 소프트웨어를 교정)
- ▶ 스텝스톤 4KB 내부 SRAM 버퍼는 낸드 플래시가 부팅한 후에 다른 목적으로 사용이 가능하다.

블록 다이어그램




그림 6-1. 낸드 플래시 컨트롤러 블록 다이어그램

동작 흐름도




그림 6-2. 낸드 플래쉬 동작 흐름도

자동 부트 모드 시퀀스

1. 리셋이 완료된다.
2. 자동 부트 모드가 인에이블 될 때, 낸드 플래쉬 메모리의 처음 4KB는 스텝스톤 4KB 내부 버퍼에 복사된다.
3. 스텝스톤이 nGCS0에 맵핑된다.
4. CPU가 스텝스톤 4KB 내부 버퍼에서 부트 코드 수행을 시작한다.

주의할 점

자동 부트 모드에서, ECC는 체크되지 않는다. 즉, 낸드 플래쉬의 처음 4KB는 비트 에러가 없어야 한다.

낸드 플래쉬 모드 설정

1. NFCONF 레지스터를 통해서 낸드 플래쉬를 설정한다.
2. NFCMD 레지스터에 낸드 플래쉬 커맨드를 기록한다.
3. NFADDR 레지스터에 낸드 플래쉬 어드레스를 기록한다.
4. NFSTAT 레지스터에 의해서 낸드 플래쉬 상태를 체크하는 동안에 데이터를 읽거나 쓰기를 한다. 프로그램 동작 후에 읽기 동작이 들어가기 전에 R/nB 신호가 체크되어야 한다.

낸드 플래쉬 메모리의 타이밍




그림 6-3. TACLS=0, TWRPH0=1, TWRPH1=0

핀 설정

D[7:0] : 데이터/커맨드/어드레스 입/출력 포트(데이터 버스와 공유)

CLE : 커맨드 래치 인에이블(출력)

ALE : 어드레스 래치 인에이블(출력)

nFCE : 낸드 플래쉬 칩 인에이블(출력)

nFRE : 낸드 플래쉬 읽기 인에이블(출력)

nFWE : 낸드 플래쉬 쓰기 인에이블(출력)

nWAIT : 낸드 플래쉬 Ready/nBusy(입력)

부트 & 낸드 플래쉬 설정

1. OM[1:0] = 00b : 낸드 플래쉬 컨트롤러 자동 부트 모드 인에이블
2. 낸드 플래쉬 메모리 페이지 사이즈는 512바이트 이어야 한다.
3. NCON : 낸드 플래쉬 메모리 어드레스 스텝 선택
 - 0 : 3 스텝 어드레싱
 - 1 : 4 스텝 어드레싱

512 바이트 ECC 패리티 코드 할당 테이블

	DATA7	DATA6	DATA5	DATA4	DATA3	DATA2	DATA1	DATA0
ECC0	P64	P64'	P32	P32'	P16	P16'	P8	P8'
ECC1	P1024	P1024'	P512	P512'	P256	P256'	P128	P128'
ECC2	P4	P4'	P2	P2'	P1	P1'	P2048	P2048'

S3C2410은 쓰기/읽기 동작 동안에 512바이트의 ECC 패리티 코드를 발생한다. ECC 패리티 코드는 512 바이트의 데이터 마다 3바이트로 구성된다.

24비트 ECC 패리티 코드 = 18비트 라인 패리티 + 6비트 컬럼 패리티

ECC 발생기 블록은 아래와 같은 수행을 한다:

1. MCU가 낸드에 데이터를 기록할 때, ECC 발생기 블록은 ECC 코드를 생성한다.

2. MCU가 낸드에서 데이터를 읽을 때, ECC 발생기 블록은 ECC 코드를 생성하며 이미 기록된 ECC 코드와 비교한다.

낸드 플래쉬 메모리 맵핑




그림 6-4. 낸드 플래쉬 메모리 맵핑

특별 기능 레지스터

낸드 플래쉬 설정(NFCONF) 레지스터

Register	Address	R/W	Description	Reset Value
NFCONF	0x4E000000	R/W	NAND Flash configuration	—

NFCONF	Bit	Description	Initial State
Enable/Disable	[15]	NAND Flash controller enable/disable 0 = Disable NAND Flash Controller 1 = Enable NAND Flash Controller After auto-boot, this bit is cleared to 0 automatically. For the access to the NAND flash memory, this bit must be set.	0
Reserved	[14:13]	Reserved	—
Initialize ECC	[12]	Initialize ECC decoder/encoder 0 : Not initialize ECC 1 : Initialize ECC (S3C2410 supports only 512-Byte ECC checking, so it is required to set ECC initialized per 512 Bytes.)-	0
NAND Flash Memory chip enable	[11]	NAND Flash Memory nFCE control 0 : NAND flash nFCE = L (active) 1 : NAND flash nFCE = H (inactive) (After auto-boot, nFCE will be inactive.)	—
TACLS	[10:8]	CLE & ALE duration setting value (0~7) Duration = HCLK * (TACLS + 1)	
Reserved	[7]	Reserved	—
TWRPH0	[6:4]	TWRPH0 duration setting value (0~7) Duration = HCLK * (TWRPH0 + 1)	0
Reserved	[3]	Reserved	—
TWRPH1	[2:0]	TWRPH1 duration setting value (0~7) Duration = HCLK * (TWRPH1 + 1)	0

낸드 플래쉬 커맨드 설정(NFCMD) 레지스터

Register	Address	R/W	Description	Reset Value
NFCMD	0x4E000004	R/W	NAND flash command set register	—

NFCMD	Bit	Description	Initial State
Reserved	[15:8]	Reserved	—
Command	[7:0]	NAND Flash memory command value	0x00

낸드 플래쉬 어드레스 설정(NFADDR) 레지스터

Register	Address	R/W	Description	Reset Value
NFADDR	0x4E000008	R/W	NAND flash address set register	—

NFADDR	Bit	Description	Initial State
Reserved	[15:8]	Reserved	—
Address	[7:0]	NAND flash memory address value	0x00

낸드 플래쉬 데이터(NFDATA) 레지스터

Register	Address	R/W	Description	Reset Value
NFDATA	0x4E00000C	R/W	NAND flash data register	—

NFDATA	Bit	Description	Initial State
Reserved	[15:8]	Reserved	—
Data	[7:0]	NAND Flash read/program data value In case of write: Programming data In case of read: Read data.	—

낸드 플래쉬 작동 상태(NFSTAT) 레지스터

Register	Address	R/W	Description	Reset Value
NFSTAT	0x4E000010	R	NAND Flash operation status	—

NFSTAT	Bit	Description	Initial State
Reserved	[16:1]	Reserved	—
RnB	[0]	NAND Flash memory ready/busy status. (This signal is checked through R/nB pin.) 0 = NAND Flash memory busy 1 = NAND Flash memory ready to operate	—

낸드 플래쉬 ECC(NFECC) 레지스터

Register	Address	R/W	Description	Reset Value
NFECC	0x4E000014	R	NAND Flash ECC (Error Correction Code) register	—

NFECC	Bit	Description	Initial State
ECC2	[23:16]	Error Correction Code #2	—
ECC1	[15:8]	Error Correction Code #1	—
ECC0	[7:0]	Error Correction Code #0	—

낸드 플래쉬의 문제점

- ☞ 문제점 : 낸드 플래쉬 컨트롤러는 DMA에 의한 액세스가 불가능하다.
- ☞ 해결책 : DMA 대신에, 부트 로더 코드 예제에 나타난 것처럼, LDM/STM 명령어를 사용한다.