제9장 I/O 포트

개요

S3C2410X는 117개의 멀티 기능을 갖는 입/츨력 포트를 가지고 있으며, 아래와 같다:

☞ 포트 A(GPA) : 23개의 출력 포트
☞ 포트 B(GPB) : 11개의 입/출력 포트
☞ 포트 C(GPC) : 16개의 입/출력 포트
☞ 포트 D(GPD) : 16개의 입/출력 포트
☞ 포트 E(GPE) : 16개의 입/출력 포트
☞ 포트 F(GPF) : 8개의 입/출력 포트
☞ 포트 G(GPG) : 16개의 입/출력 포트
☞ 포트 H(GPH) : 11개의 입/출력 포트

각 포트는 다양한 시스템과 설계 요구에 따라서 소프트웨어적으로 쉽게 설정된다. 메인 프로그램을 시작하기 전에 사용할 핀에 대해서 미리 정의를 해야 한다. 핀을 멀티 기능으로 사용하지 않을 경우에는 핀은 I/O 포트로 설정된다.

핀의 초기 상태는 문제점이 없도록 설정되어야 한다.

표 9-1. S3C2410X 포트 설정

포트 A		선택할 3	핀의 기능	
GPA22	출력 전용	nFCE	_	_
GPA21	출력 전용	nRSTOUT	_	_
GPA20	출력 전용	nFRE	_	_
GPA19	출력 전용	nFWE	_	_
GPA18	출력 전용	ALE	_	_
GPA17	출력 전용	CLE	_	_
GPA16	출력 전용	nGCS5	_	_
GPA15	출력 전용	nGCS4	_	_
GPA14	출력 전용	nGCS3	_	_
GPA13	출력 전용	nGCS2	_	_
GPA12	출력 전용	nGCS1	_	_
GPA11	출력 전용	ADDR26	_	_
GPA10	출력 전용	ADDR25	_	_
GPA9	출력 전용	ADDR24	_	_
GPA8	출력 전용	ADDR23	_	_
GPA7	출력 전용	ADDR22	_	_
GPA6	출력 전용	ADDR21	_	_
GPA5	출력 전용	ADDR20	_	_
GPA4	출력 전용	ADDR19	_	_
GPA3	출력 전용	ADDR18	_	_
GPA2	출력 전용	ADDR17	_	_
GPA1	출력 전용	ADDR16	_	_
GPA0	출력 전용	ADDR0	_	_

포트 B	선택할 핀의 기능				
GPB10	입/출력	nXDREQ0	_		
GPB9	입/출력	nXDACK0	_	_	
GPB8	입/출력	nXDREQ1	_	_	
GPB7	입/출력	nXDACK1	_	_	
GPB6	입/출력	nXBREQ	_	_	
GPB5	입/출력	nXBACK	_	_	
GPB4	입/출력	TCLK0	_	_	
GPB3	입/출력	TOUT3	_	_	
GPB2	입/출력	TOUT2	_		
GPB1	입/출력	TOUT1	_	_	
GPB0	입/출력	TOUT0	_	_	

포트 C		선택할 픽	핀의 기능	
GPC15	입/출력	VD7	_	_
GPC14	입/출력	VD6	_	_
GPC13	입/출력	VD5	_	_
GPC12	입/출력	VD4	_	_
GPC11	입/출력	VD3	_	_
GPC10	입/출력	VD2	_	_
GPC9	입/출력	VD1	_	_
GPC8	입/출력	VD0	_	_
GPC7	입/출력	LCDVF2	_	_
GPC6	입/출력	LCDVF1	_	_
GPC5	입/출력	LCDVF0	_	_
GPC4	입/출력	VM	_	_
GPC3	입/출력	VFRAME	_	_
GPC2	입/출력	VLINE	_	_
GPC1	입/출력	VCLK	_	_
GPC0	입/출력	LEND	_	_

포트 D	선택할 핀의 기능				
GPD15	입/출력	VD23	nSS0	_	
GPD14	입/출력	VD22	nSS1	_	
GPD13	입/출력	VD21	_	_	
GPD12	입/출력	VD20	_	_	
GPD11	입/출력	VD19	_	_	
GPD10	입/출력	VD18	_	_	
GPD9	입/출력	VD17	_	_	
GPD8	입/출력	VD16	_	_	
GPD7	입/출력	VD15	_	_	
GPD6	입/출력	VD14	_	_	
GPD5	입/출력	VD13	_	_	
GPD4	입/출력	VD12	_	_	
GPD3	입/출력	VD11	_	_	
GPD2	입/출력	VD10	_	_	
GPD1	입/출력	VD9	_	_	
GPD0	입/출력	VD8	_	_	

포트 E		선택할 ∓	핀의 기능	
GPE15	입/출력	IICSDA	_	_
GPE14	입/출력	IICSCL	_	_
GPE13	입/출력	SPICLK0	_	
GPE12	입/출력	SPIMOSI0	_	_
GPE11	입/출력	SPIMISO0	_	
GPE10	입/출력	SDDAT3	_	_
GPE9	입/출력	SDDAT2	_	
GPE8	입/출력	SDDAT1	_	_
GPE7	입/출력	SDDAT0	_	_
GPE6	입/출력	SDCMD	_	_
GPE5	입/출력	SDCLK	_	_
GPE4	입/출력	I2SSD0	I2SSDI	_
GPE3	입/출력	I2SSDI	nSS0	
GPE2	입/출력	CDCLK	_	_
GPE1	입/출력	I2SSCLK	_	_
GPE0	입/출력	I2SLRCK	_	_

포트 F	선택할 핀의 기능				
GPF7	입/출력	EINT7	_	_	
GPF6	입/출력	EINT6	_	_	
GPF5	입/출력	EINT5	_	_	
GPF4	입/출력	EINT4	_	_	
GPF3	입/출력	EINT3	_	_	
GPF2	입/출력	EINT2			
GPF1	입/출력	EINT1			
GPF0	입/출력	EINT0			

포트 G	선택할 핀의 기능				
GPG15	입/출력	EINT23	nYPON	_	
GPG14	입/출력	EINT22	YMON	_	
GPG13	입/출력	EINT21	nXPON	_	
GPG12	입/출력	EINT20	XMON	_	
GPG11	입/출력	EINT19	TCLK1	_	
GPG10	입/출력	EINT18	_	_	
GPG9	입/출력	EINT17	_	_	
GPG8	입/출력	EINT16	_	_	
GPG7	입/출력	EINT15	SPICLK1	_	
GPG6	입/출력	EINT14	SPIMOSI1	_	
GPG5	입/출력	EINT13	SPIMISO1	_	
GPG4	입/출력	EINT12	LCD_PWREN	_	
GPG3	입/출력	EINT11	nSS1	_	
GPG2	입/출력	EINT10	nSS0	_	
GPG1	입/출력	EINT9	_	_	
GPG0	입/출력	EINT8	_	_	

포트 H	선택할 핀의 기능				
GPH10	입/출력	CLKOUT1	_	_	
GPH9	입/출력	CLKOUT0	_	_	
GPH8	입/출력	UCLK	_	_	
GPH7	입/출력	RXD2	nCTS1	_	
GPH6	입/출력	TXD2	nRTS1	_	
GPH5	입/출력	RXD1	_	_	
GPH4	입/출력	TXD1	_	_	
GPH3	입/출력	RXD0	_	_	
GPH2	입/출력	TXD0	_	_	
GPH1	입/출력	nRTS0	_	_	
GPH0	입/출력	nCTS0	_	_	

포트 컨트롤에 대한 설명

포트 설정 레지스터(GPACON - GPHCON)

S3C2410X에서, 대부분의 핀은 멀티 기능을 가지고 있다. 즉, 각 핀에 대해서 어느 기능을 사용할 것인지를 결정해야 한다. 포트 컨트롤 레지스터(PnCON)는 이러한 핀에 대한 기능을 결정한다.

GPF0 - GPF7과 GPG0 - GPG7이 파워-오프 모드에서 wakeup 신호로 사용되면, 이러한 포트는 인터럽트 모드로 설정되어야 한다.

포트 데이터 레지스터(GPADAT - GPHDAT)

포트가 출력으로 설정되면, 데이터는 PnDAT의 대응되는 비트에 기록될 수 있다. 포트가 입력 포트로 설정되면, 데이터는 PnDAT의 대응 비트로부터 읽을 수 있다.

포트 풀-업 레지스터(GPBUP - GPHUP)

포트 풀-업 레지스터는 각 포트 그룹의 풀-업 레지스터 인에이블/디스에이블을 컨트롤 한다. 대응되는 비트가 0이면, 핀의 풀-업 저항이 인에이블 된다. 1이면, 풀-업 저항은 디스에이블 된다.

포트 풀-업 레지스터가 인에이블 되면, 풀-업 저항은 핀의 기능 설정(입력, 출력, DATAn, EINTn, etc)을 하지 않아도 동작한다.

그 밖의 여러 가지 컨트롤 레지스터

이 레지스터는 DATA 포트 풀-업 저항, Hi-Z 상태, USB 패드, CLKOUT 선택을 컨트롤 한다.

외부 인터럽트 컨트롤 레지스터(EXTINTN)

24개의 인터럽트가 여러 가지의 신호 방법에 의해서 요청된다. EXTINTn 레지스터는 low 레벨의 트리거, high 레벨 트리거, 하강 에지 트리거, 상승 에지 트리거, 외부 인터럽트 요청에 대한 에지 트리거 간의 신호 방법을 설정한다.

8개의 외부 인터럽트 핀은 디지털 필터를 가진다.

16개의 EINT 핀(EINT[15:0])만 wakeup 소스 용으로 사용된다.

파워-오프 모드와 I/O 포트

모든 GPIO레지스터 값은 파워-오프 모드에서 보존된다. 이 장의 파워-오프 모드와 클럭 & 전력관리 부분을 참조 하시오.

EINTMASK는 파워-오프 모드에서 wake-up 하는 것을 막을 수는 없지만, EINTMASK가 EINT[15:4] 중의 1개로 마스킹 되면, wake-up이 실행되지만 SRCPND의 EINT4_7 비트와 EINT8_23 비트는 wake-up 후에 1로 설정되지 않는다.

I/O 포트 컨트롤 레지스터

포트 A 컨트롤 레지스터(GPACON/GPADAT)

레지스터	어드레스	R/W	설 명	리셋 값
GPACON	0x56000000	R/W	포트 A의 핀 설정	0x7FFFFF
GPADAT	0x56000004	R/W	포트 A의 데이터 레지스터	정의되지 않음
Reserved	0x56000008	_	Reserved	정의되지 않음
Reserved	0x5600000C	_	Reserved	정의되지 않음

GPACON	비트	설 명
GPA22	[22]	0 = 출력 1 = nFCE
CD 4.01	CD 4.01 [0.1]	0 = 출력 1 = nRSTOUT
GPA21	[21]	(nRSTOUT = nRESET & nWDTRST & SW_RESET(MISCCR[16]))
GPA20	[20]	0 = 출력 1 = nFRE
GPA19	[19]	0 = 출력 1 = nFWE
GPA18	[18]	0 = 출력 1 = ALE
GPA17	[17]	0 = 출력 1 = 칟
GPA16	[16]	0 = 출력 1 = nGCS5
GPA15	[15]	0 = 출력 1 = nGCS4
GPA14	[14]	0 = 출력 1 = nGCS3
GPA13	[13]	0 = 출력 1 = nGCS2
GPA12	[12]	0 = 출력 1 = nGCS1
GPA11	[11]	0 = 출력 1 = ADDR26
GPA10	[10]	0 = 출력 1 = ADDR25
GPA9	[9]	0 = 출력 1 = ADDR24
GPA8	[8]	0 = 출력 1 = ADDR23
GPA7	[7]	0 = 출력 1 = ADDR22
GPA6	[6]	0 = 출력 1 = ADDR21
GPA5	[5]	0 = 출력 1 = ADDR20
GPA4	[4]	0 = 출력 1 = ADDR19
GPA3	[3]	0 = 출력 1 = ADDR18
GPA2	[2]	0 = 출력 1 = ADDR17
GPA1	[1]	0 = 출력 1 = ADDR16
GPA0	[0]	0 = 출력 1 = ADDR0

GPADAT	비트	설 명
GPA[22:0]	[0.00]	포트가 출력으로 설정되면, 핀의 상태는 대응되는 비트의 값과 같다.
GPA[22.0]	[22:0]	포트가 다른 기능으로 설정되면, 정의되지 않은 값이 읽힌다.

포트 B 컨트롤 레지스터(GPBCON, GPBDAT, GPBUP)

레지스터	어드레스	R/W	설 명	리셋 값
GPBCON	0x56000010	R/W	포트 B의 핀 설정	0x0
GPBDAT	0x56000014	R/W	포트 B의 데이터 레지스터	정의되지 않음
GPBUP	0x56000018	R/W	포트 B의 풀-업 디스에이블 레지스터	0x0
Reserved	0x5600001C	-	Reserved	정의되지 않음

GPBCON	비트		설 명
GPB10	[21:20]	00 = 입력	01 = 출력
GFDIU	[21.20]	10 = nXDREQ0	11 = 예약
GPB9	[19:18]	00 = 입력	01 = 출력
GI D9	[13.10]	10 = nXDACK0	11 = 예약
GPB8	[17:16]	00 = 입력	01 = 출력
Of Do	[17.10]		11 = 예약
GPB7	[15:14]	00 = 입력	01 = 출력
GI D1	[10.11]		11 = 예약
GPB6	[13:12]	00 = 입력	01 = 출력
01 20	[10:12]	10 = nXBREQ	11 = 예약
GPB5	[11:10]	00 = 입력	01 = 출력
0120	[22 20]	10 = nXBACK	11 = 예약
GPB4	[9:8]	00 = 입력	01 = 출력
G1 B 1	[0.0]	10 = TCLK0	11 = 예약
GPB3	[7:6]	00 = 입력	01 = 출력
01 20	[1.0]	10 = TOUT3	11 = 예약
GPB2	[5:4]	00 = 입력	01 = 출력
0122	[0 1]	10 = TOUT2	11 = 예약
GPB1	[3:2]	00 = 입력	01 = 출력
31.51	[0:2]	10 = TOUT1	11 = 예약
GPB0	[1:0]	00 = 입력	01 = 출력
01 20	[1.0]	10 = TOUT0	11 = 예약

GPBDAT	비트	설 명
GPB[10:0]	[10:0]	포트가 입력으로 설정되면, 외부 소스로부터의 데이터는 대응되는 핀을
		읽을 수 있다. 포트가 출력으로 설정되면, 레지스터에 기록된 데이터는
		대응되는 핀으로 보내진다. 포트가 다른 기능으로 설정되면, 정의되지 않
		은 값이 읽힌다.

GPBUP	비트	설 명
CDD[10:0]	[10:0]	0 : 대응되는 포트의 핀에 대한 풀-업 기능이 인에이블 된다.
GPB[10:0]	[10:0]	1 : 풀-업 기능이 디스에이블 된다.

포트 C 컨트롤 레지스터(GPCCON, GPCDAT, GPCUP)

레지스터	어드레스	R/W	설 명	리셋 값
GPCCON	0x56000020	R/W	포트 C의 핀 설정	0x0
GPCDAT	0x56000024	R/W	포트 C의 데이터 레지스터	정의되지 않음
GPCUP	0x56000028	R/W	포트 C의 풀-업 디스에이블 레지스터	0x0
Reserved	0x5600002C	-	Reserved	정의되지 않음

GPCCON	비트		설 명	
CDC15	[01.00]	00 = 입력	01 = 출력	
GPC15	[31:30]	10 = VD[7]	11 = 예약	
CDC14	[00.00]	00 = 입력	01 = 출력	
GPC14	[29:28]	10 = VD[6]	11 = 예약	
GPC13	[27:26]	00 = 입력	01 = 출력	
GFC13	[27.20]	10 = VD[5]	11 = 예약	
GPC12	[25:24]	00 = 입력	01 = 출력	
GI C12	[20.24]	10 = VD[4]	11 = 예약	
GPC11	[23:22]	00 = 입력	01 = 출력	
GICII	[20.22]	10 = VD[3]	11 = 예약	
GPC10	[21:20]	00 = 입력	01 = 출력	
GICIO	[21.20]	10 = VD[2]	11 = 예약	
GPC9	[19:18]	00 = 입력	01 = 출력	
GI C3	[13.10]	10 = VD[1]	11 = 예약	
GPC8	[17:16]	00 = 입력	01 = 출력	
GI CO	[17.10]	10 = VD[0]	11 = 예약	
GPC7	[15:14]	00 = 입력	01 = 출력	
GI CI	[10.14]	10 = LCDVF2	11 = 예약	
GPC6	[13:12]	00 = 입력	01 = 출력	
GI CO	[10.12]	10 = LCDVF1	11 = 예약	
GPC5	[11:10]	00 = 입력	01 = 출력	
GI CO	[11.10]	10 = LCDVF0	11 = 예약	
GPC4	[9:8]	00 = 입력	01 = 출력	
01 01	[0 0]	10 = VM	11 = 예약	
GPC3	[7:6]	00 = 입력	01 = 출력	
		10 = VFRAME	11 = 예약	
GPC2	[5:4]	00 = 입력	01 = 출력	
		10 = VLINE	11 = 예약	
GPC1	[3:2]	00 = 입력	01 = 출력	
	,	10 = VCLK	11 = 예약	
GPC0	[1:0]	00 = 입력	01 = 출력	
		10 = LEND	11 = 예약	

GPCDAT	비트	설 명
		포트가 입력으로 설정되면, 외부 소스로부터의 데이터는 대응되는 핀을
GPC[15:0]	[15:0]	읽을 수 있다. 포트가 출력으로 설정되면, 레지스터에 기록된 데이터는 대응되는 핀으로 보내진다. 포트가 다른 기능으로 설정되면, 정의되지 않
		은 값이 읽힌다.

GPCUP	비트	설 명
ODO[15.0]	[15.0]	0 : 대응되는 포트의 편에 대한 풀-업 기능이 인에이블 된다.
GPC[15:0]	[15:0]	1 : 풀-업 기능이 디스에이블 된다.

포트 D 컨트롤 레지스터(GPDCON, GPDDAT, GPDUP)

레지스터	어드레스	R/W	설 명	리셋 값
GPDCON	0x56000030	R/W	포트 D의 핀 설정	0x0
GPDDAT	0x56000034	R/W	포트 D의 데이터 레지스터	정의되지 않음
GPDUP	0x56000038	R/W	포트 D의 풀-업 디스에이블 레지스터	0x0
Reserved	0x5600003C	_	Reserved	정의되지 않음

GPDCON	비트		설	병
GPD15	[31:30]	00 = 입력	01 = 출력	
GPD15	[31.30]	10 = VD23	11 = nSS0	
GPD14	[00:00]	00 = 입력	01 = 출력	
GFD14	[29:28]	10 = VD22	11 = nSS1	
GPD13	[27:26]	00 = 입력	01 = 출력	
GFD13	[21.20]	10 = VD21	11 = 예약	
GPD12	[25:24]	00 = 입력	01 = 출력	
GI DI Z	[20.24]	10 = VD20	11 = 예약	
GPD11	[23:22]	00 = 입력	01 = 출력	
GIDII	[20.22]	10 = VD19	11 = 예약	
GPD10	[21:20]	00 = 입력	01 = 출력	
GIDIO	[21.20]	10 = VD18	11 = 예약	
GPD9	[19:18]	00 = 입력	01 = 출력	
GIDU	[10.10]	10 = VD17	11 = 예약	
GPD8	[17:16]	00 = 입력	01 = 출력	
G1 2 0	[11,10]	10 = VD16	11 = 예약	
GPD7	[15:14]	00 = 입력	01 = 출력	
GIDI	[10.11]	10 = VD15	11 = 예약	
GPD6	[13:12]	00 = 입력	01 = 출력	
G1 2 0	[10:12]	10 = VD14	11 = 예약	
GPD5	[11:10]	00 = 입력	01 = 출력	
0120	[11.10]	10 = VD13	11 = 예약	
GPD4	[9:8]	00 = 입력	01 = 출력	
0121	[0 0]	10 = VD12	11 = 예약	
GPD3	[7:6]	00 = 입력	01 = 출력	
	L. 43	10 = VD11	11 = 예약	
GPD2	[5:4]	00 = 입력	01 = 출력	
	[]	10 = VD10	11 = 예약	
GPD1	[3:2]	00 = 입력	01 = 출력	
		10 = VD9	11 = 예약	
GPD0	[1:0]	00 = 입력	01 = 출력	
-		10 = LD8	11 = 예약	

GPDDAT	비트	설 명
GPD[15:0]	[15:0]	포트가 입력으로 설정되면, 외부 소스로부터의 데이터는 대응되는 핀을
		읽을 수 있다. 포트가 출력으로 설정되면, 레지스터에 기록된 데이터는
		대응되는 핀으로 보내진다. 포트가 다른 기능으로 설정되면, 정의되지 않
		은 값이 읽힌다.

GPDUP	비트	설 명
		0 : 대응되는 포트의 핀에 대한 풀-업 기능이 인에이블 된다.
GPD[15:0]	[15:0]	1 : 풀-업 기능이 디스에이블 된다.
		(GPD[15:12]는 초기 상태에서 풀-업 디스에이블 상태이다.)

포트 E 컨트롤 레지스터(GPECON, GPEDAT, GPEUP)

레지스터	어드레스	R/W	설 명	리셋 값
GPECON	0x56000040	R/W	포트 E의 핀 설정	0x0
GPEDAT	0x56000044	R/W	포트 E의 데이터 레지스터	정의되지 않음
GPEUP	0x56000048	R/W	포트 E의 풀-업 디스에이블 레지스터	0x0
Reserved	0x5600004C	_	Reserved	정의되지 않음

GPECON	비트		설 명
	-	00 = 입력	01 = 출력(오픈 드레인 출력)
GPE15	[31:30]	10 = IICSDA	11 = 예약
CDE1.4	[00:00]	00 = 입력	01 = 출력(오픈 드레인 출력)
GPE14	[29:28]	10 = IICSCL	11 = 예약
GPE13	[97:96]	00 = 입력	01 = 출력
GPE13	[27:26]	10 = SPICLKO	11 = 예약
GPE12	[25:24]	00 = 입력	01 = 출력
GI E12	[20.24]	10 = SPIMOSIO	11 = 예약
GPE11	[23:22]	00 = 입력	01 = 출력
GIEII	[20.22]	10 = SPIMISO0	11 = 예약
GPE10	[21:20]	00 = 입력	01 = 출력
GIETO	[21.20]	10 = SDDAT3	11 = 예약
GPE9	[19:18]	00 = 입력	01 = 출력
01 20	[10.10]	10 = SDDAT2	11 = 예약
GPE8	[17:16]	00 = 입력	01 = 출력
		10 = SDDAT1	11 = 예약
GPE7	[15:14]	00 = 입력	01 = 출력
		10 = SDDAT0	11 = 예약
GPE6	[13:12]	00 = 입력	01 = 출력
		10 = SDCMD	11 = 예약 01 = 출력
GPE5	[11:10]	00 = 입력	
		10 = SDCLK 00 = 입력	11 = 예약 01 = 출력
GPE4	[9:8]		•
		10 = I2SSDO 00 = 입력	11 = I2SSDI 01 = 출력
GPE3	[7:6]		
		10 = I2SSDI 00 = 입력	11 = nSS0 01 = 출력
GPE2	[5:4]	10 = CDCLK	11 = 예약
		10 - CDCLK 00 = 입력	11 - 에닥 01 = 출력
GPE1	[3:2]	10 = I2SSCLK	11 = 예약
		10 - 12SSCLK 00 = 입력	01 = 출력
GPE0	[1:0]	10 = I2SLRCK	11 = 예약
		10 - 123LRCR	11 - 세寸

GPEDAT	비트	설 명
		포트가 입력으로 설정되면, 외부 소스로부터의 데이터는 대응되는 핀을
GPE[15:0]	[15:0]	읽을 수 있다. 포트가 출력으로 설정되면, 레지스터에 기록된 데이터는 대응되는 핀으로 보내진다. 포트가 다른 기능으로 설정되면, 정의되지 않
		은 값이 읽힌다.

GPDUP	비트	설 명
CDE[15:0]	[15:0]	0 : 대응되는 포트의 핀에 대한 풀-업 기능이 인에이블 된다.
GPE[15:0]	[13.0]	1 : 풀-업 기능이 디스에이블 된다.

포트 F 컨트롤 레지스터(GPFCON, GPFDAT, GPFUP)

GPF0 - GPF7이 파워-오프 모드에서 wake-up 신호로 사용되면, 포트는 인터럽트 모드로

설정된다.

레지스터	어드레스	R/W	설 명	리셋 값
GPFCON	0x56000050	R/W	포트 F의 핀 설정	0x0
GPFDAT	0x56000054	R/W	포트 F의 데이터 레지스터	정의되지 않음
GPFUP	0x56000058	R/W	포트 F의 풀-업 디스에이블 레지스터	0x0
Reserved	0x5600005C	_	Reserved	정의되지 않음

GPFCON	비트			명
GFFCON	비프	00 0174		8
GPF7	[15:14]	00 = 입력	01 = 출력	
GFF7	[13.14]	10 = EINT7	11 = 예약	
GPF6	[13:12]	00 = 입력	01 = 출력	
GIFO	[10.12]	10 = EINT6	11 = 예약	
GPF5	[11:10]	00 = 입력	01 = 출력	
GFF5	[11.10]	10 = EINT5	11 = 예약	
GPF4	[9:8]	00 = 입력	01 = 출력	
GFF4	[9.0]	10 = EINT4	11 = 예약	
GPF3	[7:6]	00 = 입력	01 = 출력	
GFF5	[7.0]	10 = EINT3	11 = 예약	
GPF2	[5:4]	00 = 입력	01 = 출력	
GF F Z	[3.4]	10 = EINT2	11 = 예약	
GPF1	[3:2]	00 = 입력	01 = 출력	
GLLI		10 = EINT1	11 = 예약	
GPF0	[1:0]	00 = 입력	01 = 출력	
GFTU	[1.0]	10 = EINTO	11 = 예약	

GPFDAT	비트	설 명
		포트가 입력으로 설정되면, 외부 소스로부터의 데이터는 대응되는 핀을
GPF[15:0]	[15:0]	읽을 수 있다. 포트가 출력으로 설정되면, 레지스터에 기록된 데이터는 대응되는 핀으로 보내진다. 포트가 다른 기능으로 설정되면, 정의되지 않
		은 값이 읽힌다.

GPFUP	비트	설 명
GPF[15:0]	[15:0]	0 : 대응되는 포트의 핀에 대한 풀-업 기능이 인에이블 된다. 1 : 풀-업 기능이 디스에이블 된다.

포트 G 컨트롤 레지스터(GPGCON, GPGDAT, GPGUP)

GPG[7:0]이 파워-오프 코드에서 wake-up 신호로 이용되면, 포트는 인터럽트 모드로 설정된다.

레지스터	어드레스	R/W	설 명	리셋 값
GPGCON	0x56000060	R/W	포트 G의 핀 설정	0x0
GPGDAT	0x56000064	R/W	포트 G의 데이터 레지스터	정의되지 않음
GPGUP	0x56000068	R/W	포트 G의 풀-업 디스에이블 레지스터	0xF800
Reserved	0x5600006C	_	Reserved	정의되지 않음

GPGCON	비트		설 명
GPG15	[21:20]	00 = 입력	01 = 출력
GPG15	[31:30]	10 = EINT23	11 = nYPON
CDC14	[00:00]	00 = 입력	01 = 출력
GPG14	[29:28]	10 = EINT22	11 = YMON
CDC12	[27:26]	00 = 입력	01 = 출력
GPG13	[27.20]	10 = EINT21	11 = nXPON
GPG12	[25:24]	00 = 입력	01 = 출력
GFG12	[23.24]	10 = EINT20	11 = XMON
GPG11	[23:22]	00 = 입력	01 = 출력
	[23.22]	10 = EINT19	11 = TCLK1
GPG10	[21:20]	00 = 입력	01 = 출력
(5V 입력 가능)	[21.20]	10 = EINT18	11 = 예약
GPG9	[19:18]	00 = 입력	01 = 출력
(5V 입력 가능)	[13.10]	10 = EINT17	11 = 예약 01 = 출력
GPG8	[17:16]	00 = 입력	01 = 출력
(5V 입력 가능)	[17.10]	10 = EINT16	11 = 예약
GPG7	[15:14]	00 = 입력	01 = 출력
GI G7	[10.14]	10 = EINT15	11 = SPICLK1
GPG6	[13:12]	00 = 입력	01 = 출력
01 00	[10.12]	10 = EINT14	11 = SPIMOSI1
GPG5	[11:10]	00 = 입력	01 = 출력
01 00	[11.10]	10 = EINT13	11 = SPIMISO1
GPG4	[9:8]	00 = 입력	01 = 출력
01 04	[3.0]	10 = EINT12	$11 = LCD_PWREN$
GPG3	[7:6]	00 = 입력	01 = 출력
01 00	[1.0]	10 = EINT11	11 = nSS1
GPG2	[5:4]	00 = 입력	01 = 출력
01 02	[0,1]	10 = EINT10	11 = nSS0
GPG1	[3:2]	00 = 입력	01 = 출력
01 01	[0.2]	10 = EINT9	11 = 예약
GPG0	[1:0]	00 = 입력	01 = 출력
01 00	[1.0]	10 = EINT8	11 = 예약

GPGDAT	비트	설 명
GPG[15:0]		포트가 입력으로 설정되면, 외부 소스로부터의 데이터는 대응되는 핀을
	[15.0]	읽을 수 있다. 포트가 출력으로 설정되면, 레지스터에 기록된 데이터는
	[15:0]	대응되는 핀으로 보내진다. 포트가 다른 기능으로 설정되면, 정의되지 않
		은 값이 읽힌다.

GPGUP	비트	설 명
		0 : 대응되는 포트의 핀에 대한 풀-업 기능이 인에이블 된다.
GPG[15:0]	[15:0]	1 : 풀-업 기능이 디스에이블 된다.
		(GPG[15:11]은 초기 상태에서 풀-업 디스에이블 상태이다.)

포트 H 컨트롤 레지스터(GPHCON, GPHDAT, GPHUP)

레지스터	어드레스	R/W	설 명	리셋 값
GPHCON	0x56000070	R/W	포트 H의 핀 설정	0x0
GPHDAT	0x56000074	R/W	포트 H의 데이터 레지스터	정의되지 않음
GPHUP	0x56000078	R/W	포트 H의 풀-업 디스에이블 레지스터	0xF800
Reserved	0x5600007C	_	Reserved	정의되지 않음

GPHCON	비트		설 명
GPH10	[21:20]	00 = 입력	01 = 출력
Griiio	[21.20]	10 = CLKOUT1	11 = 예약
GPH9	[19:18]	00 = 입력	01 = 출력
01 113	[13.10]	10 = CLKOUT0	11 = 예약
GPH8	[17:16]	00 = 입력	01 = 출력
GI IIO	[17.10]	10 = UCLK	11 = 예약
GPH7	[15:14]	00 = 입력	01 = 출력
GIIII	[10.14]	10 = RXD2	11 = nCTS1
GPH6	[13:12]	00 = 입력	01 = 출력
01 110		10 = TXD2	11 = nRTS1
GPH5	[11:10]	00 = 입력	01 = 출력
01 110		10 = RXD1	11 = 예약
GPH4	[9:8]	00 = 입력	01 = 출력
OI II4		10 = TXD1	11 = 예약
GPH3	[7:6]	00 = 입력	01 = 출력
01 113	[7.0]	10 = RXD0	11 = 예약
GPH2	[5:4]	00 = 입력	01 = 출력
01 112	[3.4]	10 = TXD0	11 = 예약
GPH1	[3:2]	00 = 입력	01 = 출력
Griii	[3.4]	10 = nRTS0	11 = 예약
GPH0	[1:0]	00 = 입력	01 = 출력
GITIU	[1.0]	10 = nCTS0	11 = 예약

GPHDAT	비트	설 명
		포트가 입력으로 설정되면, 외부 소스로부터의 데이터는 대응되는 핀을
GPH[10:0]	[10:0]	읽을 수 있다. 포트가 출력으로 설정되면, 레지스터에 기록된 데이터는 대응되는 핀으로 보내진다. 포트가 다른 기능으로 설정되면, 정의되지 않
		은 값이 읽힌다.

GPHUP	비트	설 명
GPH[10:0] [10:0]	[10:0]	0 : 대응되는 포트의 핀에 대한 풀-업 기능이 인에이블 된다.
GI II[10.0]	[10.0]	1 : 풀-업 기능이 디스에이블 된다.

여러 가지 컨트롤 레지스터(MISCCR)

USB와 관련된 패드는 USB 호스트나 USB 디바이스에 대한 레지스터에 의해서 컨트롤 된다.

레지스터	어드레스	R/W	설 명	리셋 값
MISCCR	0x56000080	R/W	여러 가지 컨트롤 레지스터	0x10330


MISCCR	비트	설 명
Reserved	[21:20]	00b로 예약되었음
nEN_SCKE	[10]	0 : SCKE = Normal 1 : SCKE = L 레벨
	[19]	파워-오프 모드 시에 SDRAM을 방지하는데 사용된다.
DNI CCLIZI	[10]	0 : SCLK1 = SCLK 1 : SCLK1 = L 레벨
nEN_SCLK1	[18]	파워-오프 모드 시에 SDRAM을 방지하는데 사용된다.
DM COLIZO	[17]	0 : SCLK0 = SCLK 1 : SCLK0 = L 레벨
nEN_SCLK0	[17]	파워-오프 모드 시에 SDRAM을 방지하는데 사용된다.
DOMOON	[10]	nRSTOUT 소프트웨어 컨트롤(SW_RESET)
nRSTCON	[16]	0 : nRSTOUT = 0, $1 : nRSTOUT = 1$
Reserved	[15:14]	00b로 예약되었음
LICDCLICDND1	[10]	[13] USB 포트 1 모드
USBSUSPND1	[13]	0 = Normal 1 : Suspend
USBSUSPND0	[12]	[12] USB 포트 0 모드
OSDSOSENDO	[12]	0 = Normal 1 : Suspend
Reserved	[11]	00b로 예약되었음
		CLKOUT1 출력 신호 소스
OLIZODI 1	540.07	000 = MPLL CLK 001 = UPLL CLK 010 = FCLK
CLKSEL1	[10:8]	011 = HCLK
		11x = Reserved
Reserved	[7]	0
		CLKOUTO 출력 신호 소스
		000 = MPLL CLK 001 = UPLL CLK 010 = FCLK
CLKSEL0	[6:4]	011 = HCLK
		11x = Reserved
		0 = USB 디바이스에 대한 USB와 관련된 패드 사용
USBPAD	[3]	1 = USB 호스트에 대한 USB와 관련된 패드 사용
		0으로 설정되어야 한다 nGCS[7:0], nWE, nOE, nBE[3:0], nSRAS,
MEM_HZ_CON	[2]	nSCAS, ADDR[26:0]은 CLKCON[0]=1인 동안에 영향을 받는다.
MEW_HZ_CON	[2]	
		0 = HI-Z 1 = 이전의 상태 DATA[15:0] 포트 풀-업 저항
SPUCR_L	[1]	
		0 = 인에이블1 = 디스에이블DATA[31:16] 포트 풀-업 저항
SPUCR_H	[0]	
		0 = 인에이블 1 = 디스에이블

DCLK 컨트롤 레지스터(DCLKCON)

외부 소스에 대한 클럭으로 동작하는 DCLKn 신호를 정의하는 레지스터이다. DCLKn 신호를 만드는 방법은 아래의 그림을 참조하시오. DCLKCON 레지스터는 CLKOUT[1:0]이 DCLKn 신호를 보낼 때에만 동작할 수 있다.

레지스터	어드레스	R/W	설 명	리셋 값
DCLKCON	0x56000084	R/W	DCLK0/1 컨트롤 레지스터	0x0

DCLKCON	비트	설 명
		DCLK1은 클럭 토글 값을 비교한다. (<dclk1div)< td=""></dclk1div)<>
DCLK1CMP	[27:24]	DCLK1DIV가 n이면, Low 레벨 동안에는 (n+1)이다.
		High 레벨 동안에는 ((DCLK1DIV + 1) - (n + 1))이다.
DCLK1DIV	[23:20]	DCLK1 분주 값
DCLKIDIV	[23.20]	DCLK1 주파수 = 소스 클럭 / (DCLK1DIV + 1)
Reserved	[19:18]	00b
DCLK1SelCK	[17]	DCLK1 소스 클럭을 선택한다.
DCLK1SeiCK	[17]	0 = PCLK $1 = UCLK(USB)$
DCLK1EN	[16]	DCLK1 인에이블
DCLKIEN		0 = 디스에이블 1 = 인에이블
Reserved	[15:12]	0000b
	[11:8]	DCLK0은 토글 값을 비교한다. (<dclk0div)< td=""></dclk0div)<>
DCLK0CMP		DCLKODIV가 n이면, Low 레벨 동안에는 (n+1)이다.
		High 레벨 동안에는 ((DCLKODIV + 1) - (n + 1))이다.
DCI KODIV	[7:4]	DCLKO 분주 값.
DCLK0DIV		DCLK0 주파수 = 소스 클럭 / (DCLK0DIV + 1)이다.
Reserved	[3:2]	00b
DCLK0SelCK	[1]	DCLK0 소스 클럭을 선택한다.
DCLK026ICK	[1]	0 = PCLK $1 = UCLK(USB)$
DCLK0EN	[0]	DCLKO 인에이블
DCLKUEN	[0]	0 = 디스에이블 1 = 인에이블



외부 인터럽트 컨트롤 레지스터(EXTINTn)

24개의 외부 인터럽트가 다양한 시그널 방식에 의해서 요청된다. EXTINTn는 외부의 인터 럽트 요청에 대해서 레벨 트리거와 에지 트리거 사이의 시그널 방식을 설정하며 시그널의 polarity도 설정한다.

레벨 인터럽트를 인식하기 위해서, EXTINTn 핀의 유효한 로직 레벨은 노이즈 필터로 인 태서 적어도 40ns 동안 요지 되어야 한다.(EINT[15:0])

Register	Address	R/W	Description	Reset Value
EXTINT0	0x56000088	R/W	External interrupt control register 0	0x0
EXTINT1	0x5600008C	R/W	External interrupt control register 1	0x0
EXTINT2	0x56000090	R/W	External interrupt control register 2	0x0

EXTINT0	Bit	Description			
EINT7	[30:28]	Set the signaling method of the EINT7. 000 = Low level 001 = High level 10x = Rising edge triggered	01x = Falling edge triggered 11x = Both edge triggered		
EINT6	[26:24]	Set the signaling method of the EINT6. 000 = Low level 001 = High level 10x = Rising edge triggered	01x = Falling edge triggered 11x = Both edge triggered		
EINT5	[22:20]	Set the signaling method of the EINT5. 000 = Low level 001 = High level 10x = Rising edge triggered	01x = Falling edge triggered 11x = Both edge triggered		
EINT4	[18:16]	Set the signaling method of the EINT4, 000 = Low level 001 = High level 10x = Rising edge triggered	01x = Falling edge triggered 11x = Both edge triggered		
EINT3	[14:12]	Set the signaling method of the EINT3. 000 = Low level 001 = High level 10x = Rising edge triggered	01x = Falling edge triggered 11x = Both edge triggered		
EINT2	[10:8]	Set the signaling method of the EINT2. 000 = Low level 001 = High level 10x = Rising edge triggered	01x = Falling edge triggered 11x = Both edge triggered		
EINT1	[6:4]	Set the signaling method of the EINT1. 000 = Low level 001 = High level 10x = Rising edge triggered	01x = Falling edge triggered		
EINT0	[2:0]	Set the signaling method of the EINTO. 000 = Low level 001 = High level 10x = Rising edge triggered	01x = Falling edge triggered 11x = Both edge triggered		

EXTINT1	Bit	Description		
Reserved	[31]	Reserved		
EINT15	[30:28]	Set the signaling method of the EIN 000 = Low level 001 = High level 10x = Rising edge triggered		
Reserved	[27]	Reserved	The state of the s	
EINT14	[26:24]	Set the signaling method of the EIN 000 = Low level 001 = High level 10x = Rising edge triggered	NT14. 01x = Falling edge triggered 11x = Both edge triggered	
Reserved	[23]	Reserved		
EINT13	[22:20]	Set the signaling method of the EIN 000 = Low level 001 = High level 10x = Rising edge triggered	NT13. 01x = Falling edge triggered 11x = Both edge triggered	
Reserved	[19]	Reserved	30	
EINT12	[18:16]	Set the signaling method of the EIN 000 = Low level 001 = High level 10x = Rising edge triggered		
Reserved	[15]	Reserved		
EINT11	[14:12]	Set the signaling method of the EIN 000 = Low level 001 = High level 10x = Rising edge triggered		
Reserved	[11]	Reserved		
EINT10	[10:8]	Set the signaling method of the EIN 000 = Low level 001 = High level 10x = Rising edge triggered	NT10. 01x = Falling edge triggered 11x = Both edge triggered	
Reserved	[7]	Reserved		
EINT9	[6:4]	Set the signaling method of the EIN 000 = Low level 001 = High level 10x = Rising edge triggered		
Reserved	[3]	Reserved		
EINT8	[2:0]	Set the signaling method of the EIN 000 = Low level 001 = High level 10x = Rising edge triggered	NT8. 01x = Falling edge triggered 11x = Both edge triggered	

EXTINT2	Bit	Descripti	ion
FLTEN23	[31]	Filter Enable for EINT23 0 = Disable	1= Enable
EINT23	[30:28]		01x = Falling edge triggered 11x = Both edge triggered
FLTEN22	[27]	Filter Enable for EINT22 0 = Disable	1= Enable
EINT22	[26:24]		01x = Falling edge triggered 11x = Both edge triggered
FLTEN21	[23]	Filter Enable for EINT21 0 = Disable	1= Enable
EINT21	[22:20]		01x = Falling edge triggered 11x = Both edge triggered
FLTEN20	[19]	Filter Enable for EINT20 0 = Disable	1= Enable
EINT20	[18:16]		01x = Falling edge triggered 11x = Both edge triggered
FLTEN19	[15]	Filter Enable for EINT19 0 = Disable	1= Enable
EINT19	[14:12]		01x = Falling edge triggered 11x = Both edge triggered
FLTEN18	[11]	Filter Enable for EINT18 0 = Disable	1= Enable
EINT18	[10:8]	Set the signaling method of the EINT18. 000 = Low level 001 = High level 01x = Falling edge triggered 11x = Both edge triggered	
FLTEN17	[7]	Filter Enable for EINT17 0 = Disable	1= Enable
EINT17	[6:4]		01x = Falling edge triggered 11x = Both edge triggered
FLTEN16	[3]	Filter Enable for EINT16 0 = Disable	1= Enable
EINT16	[2:0]		01x = Falling edge triggered 11x = Both edge triggered

외부 인터럽트 필터 레지스터(EINTFLTn)

8개의 외부 인터럽트에 대한 필터의 길이를 컨트롤한다.(EINT[23:16])

Register	Address	R/W	Description	Reset Value
EINTFLT0	0x56000094	R/W	Reserved	
EINTFLT1	0x56000098	R/W	Reserved	
EINTFLT2	0x5600009C	R/W	External interrupt control register 2	0x0
EINTFLT3	0x4C6000A0	R/W	External interrupt control register 3	

EINTFLT2	Bit		Description
FLTCLK19	[31]	Filter clock of EINT19 0 = PCLK 1=	= EXTCLK/OSC_CLK (Selected by OM pin)
EINTFLT19	[30:24]	Filter width of EINT19	
FLTCLK18	[23]	Filter clock of EINT18 0 = PCLK 1=	= EXTCLK/OSC_CLK (Selected by OM pin)
EINTFLT18	[22:16]	Filter width of EINT18	
FLTCLK17	[15]	Filter clock of EINT17 0 = PCLK 1=	= EXTCLK/OSC_CLK (Selected by OM pin)
EINTFLT17	[14:8]	Filter width of EINT17	
FLTCLK16	[7]	Filter clock of EINT16 0 = PCLK 1=	= EXTCLK/OSC_CLK (Selected by OM pin)
EINTFLT16	[6:0]	Filter width of EINT16	

EINTFLT3	Bit		Description
FLTCLK23	[31]	Filter clock of EINT23 0 = PCLK 1= EX	(TCLK/OSC_CLK (Selected by OM pin)
EINTFLT23	[30:24]	Filter width of EINT23	
FLTCLK22	[23]	Filter clock of EINT22 0 = PCLK 1= EX	(TCLK/OSC_CLK (Selected by OM pin)
EINTFLT22	[22:16]	Filter width of EINT22	
FLTCLK21	[15]	Filter clock of EINT21 0 = PCLK 1= EX	(TCLK/OSC_CLK (Selected by OM pin)
EINTFLT21	[14:8]	Filter width of EINT21	
FLTCLK20	[7]	Filter clock of EINT20 0 = PCLK 1= EX	CTCLK/OSC_CLK (Selected by OM pin)
EINTFLT20	[6:0]	Filter width of EINT20	

외부 인터럽트 마스크 레지스터(EINTMASK)

20개의 외부 인터럽트에 대한 인터럽트 마스크 레지스터이다.(EINT[23:4])

Register	Address	R/W	Description	Reset Value
EINTMASK	0x560000A4	R/W	External interupt mask register	0x00FFFFF0

EINTMASK	Bit	Description
EINT23	[23]	0 = Enable Interrupt 1= Masked
EINT22	[22]	0 = Enable Interrupt 1= Masked
EINT21	[21]	0 = Enable Interrupt 1= Masked
EINT20	[20]	0 = Enable Interrupt 1= Masked
EINT19	[19]	0 = Enable Interrupt 1= Masked
EINT18	[18]	0 = Enable Interrupt 1= Masked
EINT17	[17]	0 = Enable Interrupt 1= Masked
EINT16	[16]	0 = Enable Interrupt 1= Masked
EINT15	[15]	0 = Enable Interrupt 1= Masked
EINT14	[14]	0 = Enable Interrupt 1= Masked
EINT13	[13]	0 = Enable Interrupt 1= Masked
EINT12	[12]	0 = Enable Interrupt 1= Masked
EINT11	[11]	0 = Enable Interrupt 1= Masked
EINT10	[10]	0 = Enable Interrupt 1= Masked
EINT9	[9]	0 = Enable Interrupt 1= Masked
EINT8	[8]	0 = Enable Interrupt 1= Masked
EINT7	[7]	0 = Enable Interrupt 1= Masked
EINT6	[6]	0 = Enable Interrupt 1= Masked
EINT5	[5]	0 = Enable Interrupt 1= Masked
EINT4	[4]	0 = Enable Interrupt 1= Masked
Reserved	[3:0]	0

외부 인터럽트 펜딩 레지스터(EINTPENDn)

20개의 외부 인터럽트에 대한 펜딩 레지스터이다.(EINT[23:4]) 이 레지스터의 대응되는 비트에 1을 기록해서 EINTPEND 레지스터의 비트를 클리어 한다.

Register	Address	R/W	Description	Reset Value
EINTPEND	0x560000A8	R/W	External interupt pending register	0x0

EINTPEND	Bit		Description	
EINT23	[23]	0 = Not requested	1= Requested	
EINT22	[22]	0 = Not requested	1= Requested	
EINT21	[21]	0 = Not requested	1= Requested	
EINT20	[20]	0 = Not requested	1= Requested	
EINT19	[19]	0 = Not requested	1= Requested	
EINT18	[18]	0 = Not requested	1= Requested	
EINT17	[17]	0 = Not requested	1= Requested	
EINT16	[16]	0 = Not requested	1= Requested	
EINT15	[15]	0 = Not requested	1= Requested	
EINT14	[14]	0 = Not requested	1= Requested	
EINT13	[13]	0 = Not requested	1= Requested	
EINT12	[12]	0 = Not requested	1= Requested	
EINT11	[11]	0 = Not requested	1= Requested	
EINT10	[10]	0 = Not requested	1= Requested	
EINT9	[9]	0 = Not requested	1= Requested	
EINT8	[8]	0 = Not requested	1= Requested	
EINT7	[7]	0 = Not requested	1= Requested	
EINT6	[6]	0 = Not requested	1= Requested	
EINT5	[5]	0 = Not requested	1= Requested	
EINT4	[4]	0 = Not requested	1= Requested	
Reserved	[3:0]	0		

일반 상태 레지스터(GSTATUSn)

Register	Address	R/W	Description	Reset Value
GSTATUS0	0x560000AC	R	External pin status	Undefined
GSTATUS1	0x560000B0	R	Chip ID	0x32410000
GSTATUS2	0x560000B4	R/W	Reset status	0x1
GSTATUS3	0x560000B8	R/W	Infrom register	0x0
GSTATUS4	0x560000BC	R/W	Infrom register	0x0

GSTATUS0	Bit	Description	
nWAIT	[3]	Status of nWAIT pin	
NCON	[2]	Status of NCON pin	
RnB	[1]	Status of R/nB pin	
nBATT_FLT	[0]	Status of nBATT_FLT pin	

GSTATUS1	Bit	Description
CHIP ID	[31:0]	ID register = 0x32410000

GSTATUS2	Bit	Description
PWRST	[0]	Power on reset, if this bit is set to "1".
		The setting is cleared by writing "1" to this bit.
OFFRST	[1]	Power_OFF reset. The reset after the wakeup from Power_OFF mode.
		The setting is cleared by writing "1" to this bit.
WDTRST	[2]	Watchdog reset. The reset derived from Watchdog timer.
		The setting is cleared by writing "1" to this bit.

GSTATUS3	Bit	Description
INFORM	[31:0]	Inform register. This register is cleared by nRESET or watchdog timer. Otherwise, preserve data value.

GSTATUS4	Bit	Description
INFORM	[31:0]	Inform register. This register is cleared by nRESET or watchdog timer. Otherwise, preserve data value.