

AESOP Embedded Forum CHAPTER 2. MEMORY MAP

AESOP Embedded Forum Sejong Lee (http://www.aesop-embedded.org)

개 요

이 문서는 S3C6400 데이터시트에서 제 2장 MEMORY MAP을 번역한 자료입니다.

제 2장. 메모리 맵

메모리 맵은 S3C6400을 제어할 때 필요한 주소목록을 가지고 있습니다. CPU의 SFR을 설정하거나 램이나 롬을 읽거나 낸드플래시등, 주변장치를 제어하려 할 때 메모리 맵을 보면 어느 주소로가서 제어해야 하는지 알 수 있습니다.

2.1 메모리 시스템 블록 다이어그램

	Reserved				- Reserved			
00	\$FRs				SFRs			
	DM¢1				- DMC1			
,	рмсо				DMC0			
	SRAM5			CF	SRAM5			¢F.
	SRAM4			ĊF	SRAM4			¢F
	SRAM3		One NANDI	NANDI	SRAMS		One NAND1	NAND
	:SRAM2		One NANDO	NÀNDO	SRAM2		One NANDO	NANDO
	:\$RANH				SRAMM			
	\$RAMO	External ROM			SRAMO	External ROM		
	Boot Loader :	Boot Loader :	Boot Loader	Boot Loader :	Boot Loader:			
H	SRAMO	External ROM	One NANDO:	· · · · · · · · · · · · · · · · · · ·	indicinal intellet	1		

Figure 2-1. Address Map



S3C6400X 는 32 비트 물리주소 필드를 지원하고 그 주소는 두 개의 파트로 분리될 수 있다. 하나는 메모리(memory)를 위한 파트이고 다른 하나는 장치(pheriperal)를 위한 파트이다.

메인메모리는 SPINE bus 를 통해 엑세스된다. 그리고 주소 범위는 0x0000_0000 부터 Ox6FFF_FFFF 이다. 이 메인 메모리 파트는 4 개의 지역으로 나뉘어 지는데, 그 4 개는 boot image 영역, internal memory 영역, static memory 영역, 그리고 dynamic memory 영역이다.

boot image 의 주소 범위는 0x0000_0000 부터 0x07FF_FFFF 까지이다. 그러나 그것은 real mapped-memory 가 아니다. boot image 영역은 내부메모리 영역이나 static 메모리 영역의 부분적인 지역에 mirrored image 를 갖는다. boot image 의 시작주소는 0x0000_0000 으로 고정되어 있다.

internal memroy 지역은 부트로더를 위해 내부 ROM 과 내부 SRAM 을 엑세스하기 위해 사용한다. 이것은 또한 Steppingstone(징검돌)이라 부른다. 각각의 internal memory 를 위한 시작주소는 고정되어 있다. 내부 ROM 의 주소범위는 0x0800_0000 부터 0x0BFF_FFF 까지이다. 그러나 실제 저장소는 단지 32KB 뿐이다. 이 지역은 read-only 이고 internal ROM booting 이 선택되었을 때 boot image 지역으로 mapped 될 수 있다. Internal SRAM 의 주소범위는 0x0C00_0000 부터 0x0FFF_FFFF 까지이다. 그러나 실제 저장소는 단지 4KB 뿐이다. 이 지역은 읽거나 쓸 수 있고 NAND Flash booting 이 선택되었을 때 boot image 영역으로 mapped 될 수 있다.



Static memory 지역의 주소범위는 0x1000_0000 부터 0x3FFF_FFFF 까지이다. SROM, SRAM, NOR 플래시, 비동기 NOR 인터페이스디바이스, OneNAND 플래시, 그리고

Steppingstone(징검돌)은 이 주소영역에 의해 엑세스 될 수 있다. 각각의 영역은 chip select 를 의미한다. 예를들면, 0x1000_0000 부터 0x17FF_FFFF 까지의 주소범위는 Xm0CSn[0]를 나타낸다. 각각의 chip select 위한 시작주소는 고정되어 있다. 낸드플래시와 CF/ATA는 static area memory 를 통해서는 엑세스 할 수 없다. 따라서 만약 Xm0CSn[5:2]의 어떤것이든 NFCON 이나 CFCON 와 mapped 되어 있다면, 연관된 주소지역은 엑세스 할 수 없다. 한가지 예외는 만약 Xm0CSn[2]가 낸드 플래시에 사용된다면, Steppingstone(징검돌)은 0x2000_0000 부터 0x27FF_FFFF 까지의 주소지역으로 mirrored 된다.

Dynamic memory area 의 주소범위는 0x4000_0000 부터 0x6FFF_FFFF 까지이다. DMC0 는 0x4000_0000 부터 0x4FFF_FFFF 까지의 주소범위를 사용할 권리를 가진다. 그리고 DMC1 은 0x5000_0000 부터 0x6FFF_FFFF 까지의 주소범위를 사용할 권리를 가진다. 각각의 chip select 를 위한 시작주소는 설정가능하다.

Pheripheral(주변장치)는 PERI bus 를 통해 엑세스된다. 그리고 주변장치의 주소범위는 0x7000_0000 부터 0x7FFF_FFFF 까지이다. 모든 SFR 들은 이 주소범위 안에서 엑세스 될 수 있다. 또한, 만약 NFCON 이나 CFCON 으로부터 전송할 데이터가 필요하다면, 그 데이터는 PERI bus 를 통해서 전송되어야 한다.



2.2 DEVICE SPECIFIC ADDRESS SPACE (디바이스에 특정한 주소 공간)

Table 2-1. Device Specific Address Space

Address		Description	Note
0x07FF_FFFF	128MB	Booting Device Region by XOM Setting	Mirrored Region
0x0BFF_FFFF	64MB	Internal ROM	
0x0FFF_FFFF	64MB	Stepping Stone (Boot Loader)	
0x17FF_FFFF	128MB	SROMC Bank0	
0x1FFF_FFFF	128MB	SROMC Bank 1	
0x27FF_FFFF	128MB	SROMC Bank 2	
0x2FFF_FFFF	128MB	SROMC Bank 3	
0x37FF_FFFF	128MB	SROMC Bank 4	
0x3FFF_FFFF	128MB	SROMC Bank 5	
0x47FF_FFFF	128MB	DRAM Controller of the Memory Porto	
0x4FFF_FFFF	128MB	DRAW Controller of the Memory Porto	
0x5FFF_FFFF	256MB	DDAM Controller of the Memory Port1	
0x6FFF_FFFF	256MB	DRAW Controller of the Memory Port1	
	0x07FF_FFFF 0x0BFF_FFFF 0x0FFF_FFFF 0x17FF_FFFF 0x1FFF_FFFF 0x27FF_FFFF 0x2FFF_FFFF 0x37FF_FFFF 0x3FFF_FFFF 0x47FF_FFFF 0x4FFF_FFFF 0x5FFFFFFF	0x07FF_FFFF 128MB 0x0BFF_FFFF 64MB 0x0FFF_FFFF 64MB 0x17FF_FFFF 128MB 0x1FFF_FFFF 128MB 0x27FF_FFFF 128MB 0x2FFF_FFFF 128MB 0x37FF_FFFF 128MB 0x3FFF_FFFF 128MB 0x47FF_FFFF 128MB 0x47FF_FFFF 128MB 0x47FF_FFFF 128MB	0x07FF_FFFF 128MB Booting Device Region by XOM Setting 0x0BFF_FFFF 64MB Internal ROM 0x0FFF_FFFF 64MB Stepping Stone (Boot Loader) 0x17FF_FFFF 128MB SROMC Bank0 0x1FFF_FFFF 128MB SROMC Bank 1 0x27FF_FFFF 128MB SROMC Bank 2 0x2FFF_FFFF 128MB SROMC Bank 3 0x37FF_FFFF 128MB SROMC Bank 4 0x3FFF_FFFF 128MB SROMC Bank 5 0x47FF_FFFF 128MB DRAM Controller of the Memory Port0 0x5FFF_FFFF 256MB DRAM Controller of the Memory Port1



Table 2-2. AHB Bus Memory Map

Address		Description	Note	
0x7000_0000	0x700F_FFFF	SROM SFR		
0x7010_0000	0x701F_FFFF	OneNAND SFR		
0x7020_0000	0x702F_FFFF	NFCON SFR		
0x7030_0000	0x703F_FFFF	CFCON SFR		
0x7040_0000	0x70FF_FFFF	Reserved		
0x7100_0000	0x710F_FFFF	Reserved		
0x7110_0000	0x711F_FFFF	Reserved		
0x7120_0000	0x712F_FFFF	VIC0		
0x7130_0000	0x713F_FFFF	VIC1		
0x7140_0000	0x71FF_FFFF	Reserved		
0x7200_0000	0x72FF_FFFF	Reserved		
0x7300_0000	0x7300_0FFF	Reserved		
0x7310_0000	0x731F_FFFF	Reserved		
0x7320_0000	0x73FF_FFFF	Reserved		
0x7400_0000	0x740F_FFFF	Indirect Host I/F		
0x7410_0000	0x741F_FFFF	Direct Host I/F		
0x7420_0000	0x742F_FFFF	Reserved		
0x7430_0000	0x743F_FFFF	USB Host		
0x7440_0000	0x744F_FFFF	Reserved		
0x7450_0000 0x74FF_FFFF		Reserved		
0x7500_0000	0x750F_FFFF	DMA0		
0x7510_0000	0x751F_FFFF	DMA1		
0x7520_0000	0x752F_FFFF	Reserved		
0x7530_0000	0x753F_FFFF	Reserved		
0x7540_0000	0x75FF_FFFF	Reserved		
0x7600_0000	0x760F_FFFF	Reserved		
0x7610_0000	0x761F_FFFF			
0x7610_0000	0x762F_FFFF	2D Graphics TV Encoder		
0x7630_0000	0x763F_FFFF	TV Scaler		
07/000_0000	07/005_555	I v Goaler		



Table 2-3. APB Bus Memory Map

Ad	dress	Description	Note
0x7640_0000 0x76FF_FFFF		Reserved	
0x7700_0000	0x770F_FFFF	Post Processor	
0x7710_0000	0x771F_FFFF	LCD Controller	
0x7720_0000	0x772F_FFFF	Rotator	
0x7730_0000	0x77FF_FFFF	Reserved	
0x7800_0000	0x783F_FFFF	Camera I/F	
0x7840_0000	0x787F_FFFF	Reserved	
0x7880_0000	0x78BF_FFFF	JPEG	
0x78C0_0000	0x78FF_FFFF	Reserved	
0x7900_0000	0x79FF_FFFF	Reserved	
0x7A00_0000	0x7AFF_FFFF	Reserved	
0x7B00_0000	0x7BFF_FFFF	Reserved	
0x7C00_0000	0x7C0F_FFFF	USB OTG	
0x7C10_0000	0x7C1F_ FFFF	USB OTG SFR	
0x7C20_0000	0x7C2F_ FFFF	SD-MMC Controller 0 (High-Speed/CE-ATA)	
0x7C30_0000	0x7C3F_ FFFF	SD-MMC Controller 1 (High-Speed/CE-ATA)	
0x7C40_0000	0x7C4F_ FFFF	SD-MMC Controller 2 (High-Speed/CE-ATA)	
0x7C50_0000 0x7C5F_ FFFF		Reserved	
0x7D00_0000	0x7D0F_FFFF	D&I (Security Subsystem Config) SFR	
0x7D10_0000	0x7D1F_FFFF	AES_RX	
0x7D20_0000	0x7D2F_FFFF	DES_RX	
0x7D30_0000	0x7D3F_FFFF	HASH (SHA/PRNG)_RX	
0x7D40_0000	0x7D4F_ FFFF	RX FIFO SFR	
0x7D50_0000	0x7D5F_ FFFF	AES_TX	
0x7D60_0000	0x7D6F_ FFFF	DES_TX	
0x7D70_0000	0x7D7F_ FFFF	HASH(SHA/PRNG)_TX	
0x7D80_0000	0x7D8F_ FFFF	TX FIFO SFR	
0x7D90_0000	0x7D9F_ FFFF	RX_FIFO	
0x7DA0_0000	0x7DAF_FFFF	TX_FIFO	
0x7DB0_0000	0x7DBF_FFFF	SDMA0	
0x7DC0_0000	0x7DCF_FFFF	SDMA1	



Table 2-3. APB Bus Memory Map (Continued)

Address		Description	Note	
0x7DD0_0000		Reserved		
0x7E00_0000	0x7E00_0FFF	DMC0 SFR		
0x7E00_1000	0x7E00_1FFF	DMC1 SFR		
0x7E00_2000	0x7E00_2FFF	MFC SFR		
0x7E00_3000	0x7E00_3FFF	Reserved		
0x7E00_4000	0x7E00_4FFF	Watch-Dog Timer		
0x7E00_5000	0x7E00_5FFF	RTC		
0x7E00_6000	0x7E00_6FFF	HSLTX		
0x7E00_7000	0x7E00_7FFF	HIS RX		
0x7E00_8000	0x7E00_8FFF	Reserved		
0x7E00_9000	0x7E00_9FFF	Reserved		
0x7E00_A000	0x7E00_AFFF	Keypad I/F		
0x7E00_B000	0x7E00_BFFF	ADC/Touch Screen		
0x7E00_C000	0x7E00_CFFF	ETM		
0x7E00_D000	0x7E00_DFFF	E-Fused register of the SECURE KEY		
0x7E00_E000	0x7E00_EFFF	Reserved		
0x7E00_F000	0x7E00_FFFF	System Controller		
0x7F00_0000	0x7F00_0FFF	Reserved		
0x7F00_1000	0x7F00_1FFF	AC97		
0x7F00_2000	0x7F00_2FFF	I2S Ch0		
0x7F00_3000	0x7F00_3FFF	I2S Ch1		
0x7F00_4000	0x7F00_4FFF	I2C		
0x7F00_5000	0x7F00_5FFF	UART		
0x7F00_6000	0x7F00_6FFF	PWM Timer		
0x7F00_7000	0x7F00_7FFF	IrDA		
0x7F00_8000	0x7F00_8FFF	GPIO		
0x7F00_9000	0x7F00_9FFF	PCM Ch0		
0x7F00_A000	0x7F00_AFFF	PCM Ch1		
0x7F00_B000	0x7F00_BFFF	SPI0		
0x7F00_C000	0x7F00_CFFF	SPI1		
0x7F00_D000	0x7F00_DFFF	Reserved		
0x7F00_E000	0x7F00_EFFF	Reserved		
0x7F00_F000	0x7F00_FFFF	Reserved		



Revision History

Date	Editor	Version	Descriptions
2008-07-22	Sejong Lee	1.0	최초 작성