# Laboratorium 2 Układ odliczający

Łukasz Kwinta, Kacper Kozubowski, Ida Ciepiela kwiecień 2024

## Spis treści

1	Cel	zadan	ia	3
2	Idea	a rozw	iązania	3
3	Ukł	ad tim	ner	4
	3.1	Black	box	4
		3.1.1	Wejścia	4
		3.1.2	Wyjścia	5
	3.2	Diagra	am załączania układów	6
	3.3	Kontr	ola działania licznika	6
		3.3.1	Tablice prawdy	6
		3.3.2	Wyprowadzenie formuł	7
		3.3.3	Realizacja formuł	8
	3.4	Poduk	dad ustawiający czas licznika	9
		3.4.1	Wejścia i Wyjścia	9
		3.4.2	Tabele prawdy	
		3.4.3	Wyprowadzenie formuł	9
		3.4.4	Realizacja formuł	9
	3.5	Poduk	ład kontrolujący przerzutniki	
		3.5.1	Wejścia i Wyjścia	
		3.5.2	Tabele prawdy	
		3.5.3	Wyprowadzenie formuł	
		3.5.4	Realizacja formuł	
			J	
4	Prz	ykład	implementacji układu w obwodzie	9
5	Test	${ m t}{f y}$		9
	5.1	Testy	podukładów	9
	5.2	Test t	imera	9
6	Zast	tosowa	nia	10
7	Wni	ioski		10

## 1 Cel zadania

Korzystając wyłącznie z wybranych przerzutników oraz dowolnych bramek logicznych, proszę zaprojektować czterobitowy układ TIMER, odmierzający ustawiany za pomocą przełączników czas (od 0 do 15).

Po wciśnięciu przycisku STRAT, układ rozpoczyna odmierzanie czasu do tyłu (proszę dobrać częstotliwość tak, aby efekt był dobrze widoczny na ekranie).

Po wyzerowaniu się licznika czasu, układ powinien się zatrzymać i włączyć alarm świetlny wykorzystujący diodę LED. Po ponownym wciśnięciu przycisku START, układ powinien wyłączyć alarm i ponownie rozpocząć odmierzanie ustawionego na przełącznikach czasu. Aktualny wskazywany przez układ czas proszę pokazywać na wyświetlaczach siedmiosegmentowych.

## 2 Idea rozwiązania


Do rozwiązania zadania wybraliśmy przerzutniki T - z powodu łatwości sterowania takim układem. Do sterowania przerzutnikami w trybie synchronicznym wykorzystaliśmy transkoder uruchamiający wejścia T kolejnych przerzutników na bazie obecnego stanu wyjścia układu. Dodatkowo dodaliśmy pojedynczy sygnał kontrolujący włączenie/wyłączenie układu.

Do początkowego zaprogramowania czasu odliczania na liczniku wykorzystaliśmy możliwość asynchronicznego ustawienia przerzutników w konkretny stan, również tutaj zaprojektowaliśmy transkoder, który porównuje stan przerzutników z wejściem do programowania czasu i odpowiednio ustawia układ.

## 3 Układ timer

#### 3.1 Black box

Pierwszym krokiem w projektowaniu układu było zaprojektowanie czarnej skrzynki i określenie wejść i wyjść układu.



Poniżej przedstawimy specyfikację wejść i wyjść układu

## 3.1.1 Wejścia

• INx - wejścia programujące czas odliczania licznika - binarny zapis liczby od której licznik powinien zacząć odliczać. 4 wejścia łącznie pozwalają na odliczanie w zakresie 0-15. INO oznacza najmniej znaczący bit, IN3 oznacza najbardziej znaczący bit. Wejście jest używane do zaprogramowania w momencie gdy na wejściu START pojawi się stan wysoki.

Numer bitu	3	2	1	0
Bit	IN3	IN2	IN1	INO
Mnożnik	$2^3$	$2^2$	$2^1$	$2^{0}$

Tabela 3.1: Kodowanie pinów wejściowych

• START - wejście aktywujące układ. Stan wysoki oznacza aktywację licznika, stan niski oznacza, że licznik dokończy liczenie do wyzerowania licznika.

Jeśli wejście START będzie miało stan wysoki w czasie dojścia licznika do zera, na wyjściu ALARM pojawi się puls, a następnie licznik zostanie zaprogramowany obecnym wejściem, a następnie uruchomiony ponownie.

Zmiany stanu na wejściu START w czasie gdy licznik jest w stanie liczenia, nie mają żadnego efektu.

• CLK - wejście zegara stanowiącego podstawę czasu licznika - określa jak szybko następować będą zmiany wyjścia i odliczanie licznika do zera.

#### 3.1.2 Wyjścia

• OUTx - wyjścia stanowiące kolejne bity aktualnego stanu licznika. Zmiana wartości licznika, następuje na wznoszącym zboczu zegara wejściowego. OUT0 stanowi najmniej znaczący bit, a OUT3 najbardziej znaczący bit.


Numer bitu	3	2	1	0
Bit	OUT3	OUT2	OUT1	OUTO
Mnożnik	$2^3$	$2^2$	$2^{1}$	$2^{0}$

Tabela 3.2: Kodowanie pinów wejściowych

• ALARM - wyjście sygnalizujące zakończenie odliczania licznika. Stan wysoki oznacza, że obecny stan licznika jest równy 0.

## 3.2 Diagram załączania układów

Poniżej rozpisaliśmy diagram zależności stanu załączenia poszczególnych układów od siebie z którego wynikać będą tabele prawdy.



#### 3.3 Kontrola działania licznika

Na najwyższym poziomie nasz układ timer składa się z dwóch podukładów: timer\_setter - układu ustawiającego czas odliczania oraz timer\_driver układu kontrolującego wejścia T przerzutników. Na tym samym poziomie znajdują się przerzutniki stanowiące faktyczny licznik oraz implementacja formuł załączających te układy opisanych tutaj.

Dla czytelności poniżej przyjmujemy następujące oznaczenia:

- EN\_SET wejście aktywujące w układzie timer\_setter
- EN\_DRV wejście aktywujące w układzie timer\_driver
- EQO wyjście układu timer\_driver mówiące o tym czy obecny stan licznika to 0 (stan wysoki).
- START wejście startowe timera

## 3.3.1 Tablice prawdy

Tabela prawdy wynika z schematu kontroli przedstawionego powyżej.

We	ejście	Wyjście		
EQO	START	EN_SET	EN_DRV	
0	0	0	1	
0	1	0	1	
1	0	0	0	
1	1	1	0	

Tabela 3.3: Tabela prawdy dla stanów aktywacji podukładów

#### 3.3.2 Wyprowadzenie formuł

Dla wyjścia EN\_SET możemy odczytać formułę w prost z tabeli:

$$EN SET = EQO \cdot START$$

Dla wyjścia EN\_DRV możemy pokusić się o próbę optymalizacji formuły przy pomocy tablicy Karnaugh:




Tabela 3.4: Tablica Karanugh dla formuły aktywującej układ kontrolujący licznik


Możemy z niej odczytać zoptymalizowaną formułę:

EN DRV = 
$$\overline{EQO}$$

## 3.3.3 Realizacja formuł

Poniżej przedstawiamy realizację wcześniej wyprowadzonych formuł:

$$\begin{split} \mathtt{EN\_SET} &= \mathtt{EQO} \cdot \mathtt{START} \\ \\ &\mathtt{EN\_DRV} &= \overline{\mathtt{EQO}} \end{split}$$



Na schemacie znajdują się również rezystory pull-down zabezpieczające wejścia układu przed nieokreślonym stanem wejść.

## 3.4 Podukład ustawiający czas licznika

Układ nazwany na naszych schematach timer\_setter ustawia czas odliczania.

- 3.4.1 Wejścia i Wyjścia
- 3.4.2 Tabele prawdy
- 3.4.3 Wyprowadzenie formuł
- 3.4.4 Realizacja formuł

## 3.5 Podukład kontrolujący przerzutniki

Układ nazwany na naszych schematach  $timer_driver$  kontroluje wejścia T przerzutników.

- 3.5.1 Wejścia i Wyjścia
- 3.5.2 Tabele prawdy
- 3.5.3 Wyprowadzenie formuł
- 3.5.4 Realizacja formuł

## 4 Przykład implementacji układu w obwodzie

- 5 Testy
- 5.1 Testy podukładów
- 5.2 Test timera

#### 6 Zastosowania

• Sprzętowa obsługa timerów na mikroprocesora, wraz z mechanizmem sprzętowych przerwań stanowią przydatny mechanizm pozwalający na cykliczne wywoływanie zadanego kodu bez konieczności zużywania czasu procesora na kontrolę upływu czasu. Mechanizm taki ma zastosowanie od wspomnianego cyklicznego wykonywania kodu do sprzężenia ze sobą różnych peryferiów mikroprocesora ze sobą pozwalające na automatyczne dokonywanie cyklicznych pomiarów czy generowanie sygnałów jak np. sygnał Alarm timera podpięty jako sygnał wyzwalający konwersję przetwornika ADC który odczyt zapisuje bezposrednio do pamięci poprzez mechanizm DMA czy timer generujący sygnał PWM przez porównanie obecnego stanu licznika z zadaną wartością - ponownie w sprzężeniu z mechanizmem DMA pozwalającym odczytywać kolejne wartości do porównania w każdym okresie timera bezpośrednio z pamięci można nadawać praktycznie dowolny sygnał cyfrowy.

## 7 Wnioski

Dzięki przerzutnikom możemy projektować złożone układy z pamięcią swojego stanu.

W toku rozwiązywania postawionego problemu opracowaliśmy kilka możliwych rozwiązań. Ostatecznie zdecydowaliśmy się na przedstawienie tego konkretnego rozwiązania ze względu na jego prostotę i największą niezawodność. Zastosowanie przerzutników działających synchronicznie pozwoliło na zredukowanie ilości hazardów przy odliczaniu czasu.

Innym sposobem było: <tu opis rozwiązanie Kacpra i schemat>

Pierwotnym pomysłem było użycie przerzutników T asynchronicznie - łącząc je w szeregowo dzięki czemu nie było konieczne projektowanie układu kontrolującego przerzutniki. Największą wadą tego rozwiązania było to, że otoczka sterowania tak połączonych przerzutników była trudna do przedstawienia wzorami i uzasadnienia w prosty sposób. Rozwiązanie opierało się na idei generowania kolejnych impulsów synchronizujących kolejne etapy przygotowania i uruchomienia układu.

<tu mój schemat>