Laboratorium 2 Układ odliczający

Łukasz Kwinta, Kacper Kozubowski, Ida Ciepiela kwiecień 2024

Spis treści

1	Cel	zadan	ia	3
2	Idea	a rozwi	iązania	3
3	Ukł	ad tim	ner	4
	3.1	Black	box	4
		3.1.1	Wejścia	4
		3.1.2	Wyjścia	5
	3.2	Diagra	am załączania układów	6
	3.3	Kontro	ola działania licznika	6
		3.3.1	Tablice prawdy	7
		3.3.2	Wyprowadzenie formuł	7
		3.3.3	Realizacja formuł	8
	3.4	Poduk	ład ustawiający czas licznika	9
		3.4.1	Wejścia i Wyjścia	9
		3.4.2	Tabele prawdy	10
		3.4.3	Wyprowadzenie formuł	10
		3.4.4	Realizacja formuł	11
	3.5	Poduk	ład kontrolujący przerzutniki	12
		3.5.1	Wejścia i Wyjścia	12
		3.5.2	Tabele prawdy	12
		3.5.3	Wyprowadzenie formuł	15
		3.5.4	Realizacja formuł	17
	3.6		rad enabler	19
		3.6.1	Wejścia i Wyjścia	19
		3.6.2	· · · · · · · · · · · · · · · · · · ·	20
		3.6.3	- *	$\frac{1}{21}$
			The state of the s	
4	Prz	ykład i	implementacji układu w obwodzie	21
5	Test	tv		22
_	5.1			$\frac{-}{22}$
	5.2			22
6	Zas	tosowa	nia	24
7	Wn	ioski		24

1 Cel zadania

Korzystając wyłącznie z wybranych przerzutników oraz dowolnych bramek logicznych, proszę zaprojektować czterobitowy układ TIMER, odmierzający ustawiany za pomocą przełączników czas (od 0 do 15).

Po wciśnięciu przycisku STRAT, układ rozpoczyna odmierzanie czasu do tyłu (proszę dobrać częstotliwość tak, aby efekt był dobrze widoczny na ekranie).

Po wyzerowaniu się licznika czasu, układ powinien się zatrzymać i włączyć alarm świetlny wykorzystujący diodę LED. Po ponownym wciśnięciu przycisku START, układ powinien wyłączyć alarm i ponownie rozpocząć odmierzanie ustawionego na przełącznikach czasu. Aktualny wskazywany przez układ czas proszę pokazywać na wyświetlaczach siedmiosegmentowych.

2 Idea rozwiązania


Do rozwiązania zadania wybraliśmy przerzutniki T - z powodu łatwości sterowania takim układem. Do sterowania przerzutnikami w trybie synchronicznym wykorzystaliśmy transkoder uruchamiający wejścia T kolejnych przerzutników na bazie obecnego stanu wyjścia układu. Dodatkowo dodaliśmy pojedynczy sygnał kontrolujący włączenie/wyłączenie układu.

Do początkowego zaprogramowania czasu odliczania na liczniku wykorzystaliśmy możliwość asynchronicznego ustawienia przerzutników w konkretny stan, również tutaj zaprojektowaliśmy transkoder, który porównuje stan przerzutników z wejściem do programowania czasu i odpowiednio ustawia układ.

3 Układ timer

3.1 Black box

Pierwszym krokiem w projektowaniu układu było zaprojektowanie czarnej skrzynki i określenie wejść i wyjść układu.



Rysunek 3.1: Czarna skrzynka timera

Poniżej przedstawimy specyfikację wejść i wyjść układu

3.1.1 Wejścia

• INx - wejścia programujące czas odliczania licznika - binarny zapis liczby od której licznik powinien zacząć odliczać. 4 wejścia łącznie pozwalają na odliczanie w zakresie 0-15. INO oznacza najmniej znaczący bit, IN3 oznacza najbardziej znaczący bit. Wejście jest używane do zaprogramowania w momencie gdy na wejściu START pojawi się stan wysoki.

Numer bitu	3	2	1	0
Bit	IN3	IN2	IN1	INO
Mnożnik	2^3	2^2	2^1	2^{0}

Tabela 3.1: Kodowanie pinów wejściowych

• START - wejście aktywujące układ. Stan wysoki oznacza aktywację licznika, stan niski oznacza, że licznik dokończy liczenie do wyzerowania licznika.

Jeśli wejście START będzie miało stan wysoki w czasie dojścia licznika do zera, na wyjściu ALARM pojawi się puls, po czym licznik zostanie zaprogramowany obecnym wejściem, a następnie uruchomiony ponownie.

Zmiany stanu na wejściu START w czasie gdy licznik jest w stanie liczenia, nie mają żadnego efektu.

• CLK - wejście zegara stanowiącego podstawę czasu licznika - określa jak szybko następować będą zmiany wyjścia i odliczanie licznika do zera.

3.1.2 Wyjścia

• OUTx - wyjścia stanowiące kolejne bity aktualnego stanu licznika. Zmiana wartości licznika, następuje na wznoszącym zboczu zegara wejściowego. OUT0 stanowi najmniej znaczący bit, a OUT3 najbardziej znaczący bit.


Numer bitu	3	2	1	0
Bit	OUT3	OUT2	OUT1	OUTO
Mnożnik	2^{3}	2^2	2^{1}	2^{0}

Tabela 3.2: Kodowanie pinów wejściowych

• ALARM - wyjście sygnalizujące zakończenie odliczania licznika. Stan wysoki oznacza, że obecny stan licznika jest równy 0.

3.2 Diagram załączania układów

Poniżej rozpisaliśmy diagram zależności stanu załączenia poszczególnych układów od siebie z którego wynikać będą tabele prawdy.



Rysunek 3.2: Diagram załączania układów

3.3 Kontrola działania licznika

Na najwyższym poziomie nasz układ timer składa się z dwóch podukładów: timer_setter - układu ustawiającego czas odliczania oraz timer_driver układu kontrolującego wejścia T przerzutników. Na tym samym poziomie znajdują się przerzutniki stanowiące faktyczny licznik oraz implementacja formuł załączających te układy opisanych tutaj.

Dla czytelności poniżej przyjmujemy następujące oznaczenia:

- EN_SET wejście aktywujące w układzie timer_setter
- EN_DRV wejście aktywujące w układzie timer_driver
- EQO wyjście układu timer_driver mówiące o tym czy obecny stan licznika to 0 (stan wysoki).
- START wejście startowe timera

3.3.1 Tablice prawdy

Tabela prawdy wynika z schematu kontroli przedstawionego powyżej.

W	ejście	Wyjście				
EQO	START	EN_SET	EN_DRV			
0	0	0	1			
0	1	0	1			
1	0	0	0			
1	1	1	0			

Tabela 3.3: Tabela prawdy dla stanów aktywacji podukładów

3.3.2 Wyprowadzenie formuł

Dla wyjścia EN_SET możemy odczytać formułę w prost z tabeli:

$$EN SET = EQO \cdot START$$

Dla wyjścia EN_DRV możemy pokusić się o próbę optymalizacji formuły przy pomocy tablicy Karnaugh:




Tabela 3.4: Tablica Karanugh dla formuły aktywującej układ kontrolujący licznik


Możemy z niej odczytać zoptymalizowaną formułę:

EN DRV =
$$\overline{EQO}$$

3.3.3 Realizacja formuł

Poniżej przedstawiamy realizację wcześniej wyprowadzonych formuł:

$$\begin{split} \mathtt{EN_SET} &= \mathtt{EQO} \cdot \mathtt{START} \\ \\ &\mathtt{EN_DRV} &= \overline{\mathtt{EQO}} \end{split}$$



Rysunek 3.3: Ogólny schemat timera


Na schemacie znajdują się również rezystory pull-down zabezpieczające wejścia układu przed nieokreślonym stanem wejść.

3.4 Podukład ustawiający czas licznika

Układ nazwany na naszych schematach timer_setter ustawia czas odliczania gdy układ zostanie załączony. Układ ma na celu wysterowanie asynchronicznych wejść przerzutników T poprzez odpowiednie wykonanie operacji SET lub RESET w zależności od obecnego stanu przerzutnika w porównaniu do odpowiadającego bitu programowania.

3.4.1 Wejścia i Wyjścia

Wejścia do układu stanowią bity oznaczające obecny stan poszczególnych wyjść przerzutnika, bity oznaczające stan wejścia programowania timera oraz sygnał załączający układ. Wyjścia natomiast stanowią pary pinów SET i RESET dla poszczególnych przerzutników.



Rysunek 3.4: Czarna skrzynka podukładu time_setter

Poniżej opis wejść układu:

- EN wejście aktywujące układ, gdy wejście jest w stanie wysokim, na wyjściach układu pojawiają się odpowiednie wartości
- Qx wejścia obecnego stanu licznika, Q0 stanowi najmniej znaczący bit obecnego stanu licznika, a Q3 najbardziej znaczący bit.
- INx wejścia programowania startowego stanu licznika, INO stanowi najmniej znaczący bit wejścia, a IN3 najbardziej znaczący bit.

Poniżej opis wyjść układu:

- Sx wyjście SET ustawiające odpowiedni przerzutnik T, wartość S0 obliczana jest na podstawie wejść Q0 i INO, a więc odpowiada ustawieniu przerzutnika T odpowiadającemu najmniej znaczącemu bitowi licznika.
- Rx wyjście RESET resetujący odpowiedni przerzutnik T, wartość R0 obliczana jest na podstawie wejść Q0 i INO, a więc odpowiada resetowaniu przerzutnika T odpowiadającemu najmniej znaczącemu bitowi licznika.

3.4.2 Tabele prawdy

Jako że, układ oblicza każdą parę wyjść dokładnie tak samo na podstawie odpowiadających sobie bitów, tabelę prawdy zapiszemy w postaci sparametryzowanej, tzn. parze wyjściowej Sx, Rx odpowiadają wejścia INx, Qx oraz sygnał enable. Finalnie ostateczny układ stanowią 4 powtórzone takie formuły dla każdego z bitów 0,1,2,3.

Tabela prawdy wynika z następujących faktów:

- jeśli EN = 0 to żadne wyjście nie jest aktywne
- \bullet jeśli INx = Qx to nie musimy zmieniać stanu przerzutnika
- w pozostałych przypadków wykonujemy odpowiednio albo operację SET albo RESET

1	Vejści	Wyjście			
EN	INx	Qx	Sx	Rx	
0	0	0	0	0	
0	0	1	0	0	
0	1	0	0	0	
0	1	1	0	0	
1	0	0	0	0	
1	0	1	0	1	
1	1	0	1	0	
1	1	1	0	0	

Tabela 3.5: Tabela prawdy dla układu programującego początkowy stan licznika

3.4.3 Wyprowadzenie formuł


Na podstawie tabeli prawd możemy wyprowadzić formułę na wyjścia Sx i Rx

$$\mathtt{Sx} = \mathtt{EN} \cdot \mathtt{INx} \cdot \overline{\mathtt{Qx}}$$

$$\mathtt{Rx} = \mathtt{EN} \cdot \overline{\mathtt{INx}} \cdot \mathtt{Qx}$$


3.4.4 Realizacja formuł

Wyżej wymienione formuły można w multisimie przedstawić w następujący sposób:



Rysunek 3.5: Realizacja funkcji logicznych w Multisimie

Układ timer_setter został zaimplementowany jako czterokrotne powielenie powyższej struktury.



Rysunek 3.6: Schemat podukładu: timer_setter

3.5 Podukład kontrolujący przerzutniki

Układ nazwany na naszych schematach $timer_driver$ kontroluje wejścia T przerzutników.


3.5.1 Wejścia i Wyjścia

Opis wejść układu:

- EN Wejście aktywujące układ. Pozwala, aby na wyjściu pojawiały się odpowiednie wartości kiedy jest w stanie wysokim
- Qx wejścia obecnego stanu licznika, Q0 stanowi najmniej znaczący bit obecnego stanu licznika, a Q3 najbardziej znaczący bit.

Opis wyjść układu:

- EQO Wyjście informujące o tym czy obecny stan licznika jest równy 0.
- Tx wyjścia przerzutnika, T0 stanowi najmniej znaczący bit przerzutnika, a T3 najbardziej znaczący bit.



Rysunek 3.7: Czarna skrzynka podukładu: time_driver

3.5.2 Tabele prawdy

Tabela prawdy została skonstruowana na podstawie formuły

$$\mathtt{Tx} = \mathtt{XOR}(Q_{n_x}, Q_{n_x+1})$$

, gdzie Q_{n_x} oznacza stan obecny, a Q_{n_x+1} oznacza stan następny

	S	Stan C	becn	у	Stan Następny				Przerzutniki			ki
	Q_{n_3}	Q_{n_2}	Q_{n_1}	Q_{n_0}	Q_{n_3+1}	Q_{n_2+1}	Q_{n_1+1}	Q_{n_0+1}	T_3	T_2	T_1	T_0
15	1	1	1	1	1	1	1	0	0	0	0	1
14	1	1	1	0	1	1	0	1	0	0	1	1
13	1	1	0	1	1	1	0	0	0	0	0	1
12	1	1	0	0	1	1	0	1	0	1	1	1
11	1	1	0	1	1	0	1	0	0	0	0	1
10	1	0	1	0	1	0	0	1	0	0	1	1
9	1	0	0	1	1	0	0	0	0	0	0	1
8	1	0	0	0	0	1	1	1	1	1	1	1
7	0	1	1	1	0	1	1	0	0	0	0	1
6	0	1	1	0	0	1	0	1	0	0	1	1
5	0	1	0	1	0	1	0	0	0	0	0	1
4	0	1	0	0	0	0	1	1	0	1	1	1
3	0	0	1	1	0	0	1	0	0	0	0	1
2	0	0	1	0	0	0	0	1	0	0	1	1
1	0	0	0	1	0	0	0	0	0	0	0	1
0	0	0	0	0	X	X	X	X	X	X	X	X

Tabela 3.6: Tabela prawdy z uwzględnieniem stanu następnego

Wtedy tabela prawdy prezentuje się następująco:

	V	Vejśc	ie		Wyjście				
EN	QЗ	Q2	Q1	QO	Т3	T2	T1	ТО	EQO
1	1	1	1	1	0	0	0	1	0
1	1	1	1	0	0	0	1	1	0
1	1	1	0	1	0	0	0	1	0
1	1	1	0	0	0	1	1	1	0
1	1	1	0	1	0	0	0	1	0
1	1	0	1	0	0	0	1	1	0
1	1	0	0	1	0	0	0	1	0
1	1	0	0	0	1	1	1	1	0
1	0	1	1	1	0	0	0	1	0
1	0	1	1	0	0	0	1	1	0
1	0	1	0	1	0	0	0	1	0
1	0	1	0	0	0	1	1	1	0
1	0	0	1	1	0	0	0	1	0
1	0	0	1	0	0	0	1	1	0
1	0	0	0	1	0	0	0	1	0
1	0	0	0	0	1	1	1	1	1
0	1	1	1	1	0	0	0	0	0
0	1	1	1	0	0	0	0	0	0
0	1	1	0	1	0	0	0	0	0
0	1	1	0	0	0	0	0	0	0
0	1	1	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	0
0	1	0	0	1	0	0	0	1	0
0	1	0	0	0	0	0	0	0	0
0	0	1	1	1	0	0	0	0	0
0	0	1	1	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0
0	0	1	0	0	0	0	0	0	0
0	0	0	1	1	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	0
0	0	0	0	0	0	0	0	0	1

Tabela 3.7: Tablea prawdy dla podukładu: timer_driver

3.5.3 Wyprowadzenie formuł

Na podstawie poniższej tabeli wyprowadzone zostały Tablice Karnaugh

	5	Stan C	becn	Przerzutniki				
	Q_{n_3}	Q_{n_2}	Q_{n_1}	Q_{n_0}	T_3	T_2	T_1	T_0
15	1	1	1	1	0	0	0	1
14	1	1	1	0	0	0	1	1
13	1	1	0	1	0	0	0	1
12	1	1	0	0	0	1	1	1
11	1	1	0	1	0	0	0	1
10	1	0	1	0	0	0	1	1
9	1	0	0	1	0	0	0	1
8	1	0	0	0	1	1	1	1
7	0	1	1	1	0	0	0	1
6	0	1	1	0	0	0	1	1
5	0	1	0	1	0	0	0	1
4	0	1	0	0	0	1	1	1
3	0	0	1	1	0	0	0	1
2	0	0	1	0	0	0	1	1
1	0	0	0	1	0	0	0	1
0	0	0	0	0	X	X	X	X

Tabela 3.8: Tabela prawdy z wyłączeniem pinów EN i EQ0




Tabela 3.9: Tabela Karnaugh dla przerzutnika \mathcal{T}_3

Możemy z niej odczytać zoptymalizowaną formułę:

$$T_3 = \overline{Q_2 Q_1 Q_0}$$

		Q1Q0						
		00	01	11	10			
	00	X	0	0	0			
Q3Q2	01	1	0	0	0			
Q3Q2	11	1	0	0	0			
	10	1	0	0	0			

Tabela 3.10: Tabela Karnaugh dla przerzutnika \mathcal{T}_2

Możemy z niej odczytać zoptymalizowaną formułę:

$$T_2 = \overline{Q_1Q_0}$$
 Q_1Q_0
 $00 \quad 01 \quad 11 \quad 10$
 $00 \quad x \quad 0 \quad 0 \quad 1$
 $Q_3Q_2 \quad 11 \quad 1 \quad 0 \quad 0 \quad 1$
 $10 \quad 1 \quad 0 \quad 0 \quad 1$

Tabela 3.11: Tabela Karnaugh dla przerzutnika \mathcal{T}_1

Możemy z niej odczytać zoptymalizowaną formułę:

$$T_1 = \overline{Q_0}$$




Tabela 3.12: Tabela Karnaugh dla przerzutnika T_0

Możemy z niej odczytać zoptymalizowaną formułę:

$$T_0 = 1$$

Oprócz bitów licznika na wyjście ma także wpływ EN, czyli bit aktywujący. Aby poprawnie zaiplemnetować formuły potrzebujemy go uwzględnić

$$T_0 = exttt{EN}$$
 $T_1 = \overline{Q_0} exttt{EN}$ $T_2 = \overline{Q_1} \overline{Q_0} exttt{EN}$ $T_3 = \overline{Q_2} \overline{Q_1} \overline{Q_0} exttt{EN}$

EQ0 ma za zadanie informować kiedy wszystkie bity stanu obecnego licznika Qx będą równe 0, więc formuła będzie wyglądać następująco:

$${\tt EQO} = \overline{Q_0Q_1Q_2Q_3}$$

3.5.4 Realizacja formuł

Układ został stworzony na postawie poniższych formuł

$$T_0 = ext{EN}$$


$$T_1 = \overline{Q_0} ext{EN}$$

$$T_2 = \overline{Q_1} \overline{Q_0} ext{EN}$$

$$T_3 = \overline{Q_2} \overline{Q_1} \overline{Q_0} ext{EN}$$

$$ext{EQO} = \overline{Q_0} \overline{Q_1} \overline{Q_2} \overline{Q_3}$$

Dla czytelności przeprowadzanie operacji AND z każdym z bitów zostało zaimplementowane w podukładzie enabler, który szczegółowo opisany jest w kolejnym paragrafie.



Rysunek 3.8: Schemat podukładu: time_driver


3.6 Podukład enabler

Podukład który zwraca bity wejściowe jeśli ${\tt EN}$ równy jest1lub0jeśli ${\tt EN}$ jest równy 0

3.6.1 Wejścia i Wyjścia

Opis wejść układu:

- EN Wejście aktywujące układ. Pozwala, aby na wyjściu pojawiały się odpowiednie wartości kiedy jest w stanie wysokim
- A, B, C, D 4 bity wejściowe Opis wyjść układu:
- A_EN, B_EN, C_EN, D_EN 4 bity wyjściowe



Rysunek 3.9: Czarna skrzynka podukładu: enabler

3.6.2 Tabele prawdy


	We	ejśc	ie		Wyjście				
EN	Α	В	С	D	A_EN	B_EN	C_EN	D_EN	
1	1	1	1	1	1	1	1	1	
1	1	1	1	0	1	1	1	0	
1	1	1	0	1	1	1	0	1	
1	1	1	0	0	1	1	0	0	
1	1	1	0	1	1	1	0	1	
1	1	0	1	0	1	0	1	0	
1	1	0	0	1	1	0	0	1	
1	1	0	0	0	1	0	0	0	
1	0	1	1	1	0	1	1	1	
1	0	1	1	0	0	1	1	0	
1	0	1	0	1	0	1	0	1	
1	0	1	0	0	0	1	0	0	
1	0	0	1	1	0	0	1	1	
1	0	0	1	0	0	0	1	0	
1	0	0	0	1	0	0	0	1	
1	0	0	0	0	0	0	0	0	
0	1	1	1	1	0	0	0	0	
0	1	1	1	0	0	0	0	0	
0	1	1	0	1	0	0	0	0	
0	1	1	0	0	0	0	0	0	
0	1	1	0	1	0	0	0	0	
0	1	0	1	0	0	0	0	0	
0	1	0	0	1	0	0	0	1	
0	1	0	0	0	0	0	0	0	
0	0	1	1	1	0	0	0	0	
0	0	1	1	0	0	0	0	0	
0	0	1	0	1	0	0	0	0	
0	0	1	0	0	0	0	0	0	
0	0	0	1	1	0	0	0	0	
0	0	0	1	0	0	0	0	0	
0	0	0	0	1	0	0	0	0	
0	0	0	0	0	0	0	0	0	

Tabela 3.13: Tablea prawdy dla podukładu: enabler

3.6.3 Wyprowadzenie i realizacja formuł

Do implementacji tego układu wystarczy jednynie zastosowanie bramki AND dla bitu EN z każdym z bitów:

$$A_EN = A \cdot EN$$
 $B_EN = B \cdot EN$
 $C_EN = C \cdot EN$
 $D_EN = D \cdot EN$



Rysunek 3.10: Schemat podukładu: enabler


4 Przykład implementacji układu w obwodzie

5 Testy

5.1 Testy podukładów

5.2 Test timera

Zdecydowaliśmy się przeprowadzić ogólny test układu timer - na najwyższym poziomie abstrakcji. W tym celu zestawiliśmy układ składający się z generatora słów, naszego układu timer, komparatora oraz analizatora stanów logicznych. Generator słów obsługuje nasz timer zapewniając mu cykle zegara w kolejnych generowanych słowach oraz generujący dane porównawcze dla każdego cyklu.



Rysunek 5.1: Schemat układu testującego

Zastosowaliśmy przerzutnik JK próbkujący wyjście komparatora, gdy generator słów generuje wyjście R(READY) oznaczające, że skończył on generować dane słowo. Pojawienie się stanu wysokiego na wejściu J przerzutnika JK powoduje jego ustawienie, a pojawienie się stanu wysokiego na wyjściu K resetuje ten przerzutnik.

Do wygenerowanie pliku wejściowego dla generatora słów, napisaliśmy skrypt w języku python, który symuluje kolejne kroki odliczania timera w zmiennych i zapisuje

je do pliku w formacie, który można zaimportować do multisima. Poniżej kod skryptu generującego dane:

Rysunek 5.2: Skrypt generujący dane do testów, napisany w języku Python W wyniku testu otrzymujemy informację poprzez zaświecenie się lampki jeśli gdziekolwiek wystąpił błąd oraz przebieg sygnałów z analizatora stanów logicznych:



Rysunek 5.3: Przebieg sygnałów w analizatorze stanów logicznych

6 Zastosowania

• Sprzętowa obsługa timerów na mikroprocesorach, wraz z mechanizmem sprzętowych przerwań stanowią przydatny mechanizm pozwalający na cykliczne wywoływanie zadanego kodu bez konieczności zużywania czasu procesora na kontrolę upływu czasu. Mechanizm taki ma zastosowanie od wspomnianego cyklicznego wykonywania kodu do sprzężenia ze sobą różnych peryferiów mikroprocesora, pozwalające na automatyczne dokonywanie cyklicznych pomiarów czy generowanie sygnałów, jak np. sygnał Alarm timera podpięty jako sygnał wyzwalający konwersję przetwornika ADC, który odczyt zapisuje bezposrednio do pamięci poprzez mechanizm DMA czy timer generujący sygnał PWM przez porównanie obecnego stanu licznika z zadaną wartością - ponownie w sprzężeniu z mechanizmem DMA pozwalającym odczytywać kolejne wartości do porównania w każdym okresie timera bezpośrednio z pamięci można nadawać praktycznie dowolny sygnał cyfrowy.

7 Wnioski

Dzięki przerzutnikom możemy projektować złożone układy z pamięcią swojego stanu.

W toku rozwiązywania postawionego problemu opracowaliśmy kilka możliwych rozwiązań. Ostatecznie zdecydowaliśmy się na przedstawienie tego konkretnego rozwiązania ze względu na jego prostotę i największą niezawodność. Zastosowanie przerzutników działających synchronicznie pozwoliło na zredukowanie ilości hazardów przy odliczaniu czasu.

Innym sposobem było: <tu opis rozwiązanie Kacpra i schemat>

Pierwotnym pomysłem było użycie przerzutników T asynchronicznie - łącząc je w szeregowo dzięki czemu nie było konieczne projektowanie układu kontrolującego przerzutniki. Największą wadą tego rozwiązania było to, że otoczka sterowania tak połączonych przerzutników była trudna do przedstawienia wzorami i uzasadnienia w prosty sposób. Rozwiązanie opierało się na idei generowania kolejnych impulsów synchronizujących kolejne etapy przygotowania i uruchomienia układu.

<tu mój schemat>