

<b>Proyecto</b>	1	<b>Página</b>	1/8
<b>Trabajo</b>	Desarrollo de un controlador VGA	<b>Actualizado en:</b>	27/08/2016
<b>Grupo</b>	1	<b>Revisado en:</b>	30/08/2016
<b>Revisado por:</b>	Alfonso Chacón Rodríguez	<b>Diseñadores</b>	Keylor Mena Venegas Luis Leon Vega Luis Merayo Gatica

## *resumen*

Se debe realizar un controlador para realizar la lectura y escritura del módulo RTC V3023. Los datos del sistema deben poder ser desplegados en un monitor LCD mediante el protocolo VGA. Ante ello, se debe realizar un controlador para el RTC y para la VGA. Asimismo, se deben poder ajustar la hora, activar la alarma y el cronómetro de forma descendente mediante botones e interruptores dispuestos en la FPGA Nexys3.

## *Introduccion*

Este proyecto consiste en realizar un controlador de módulos RTC (Real Time Controller), específicamente para el módulo V3023. Este controlador será capaz de escribir y leer dicho módulo para obtener parámetros de reloj, cronómetro y alarma.

Asimismo, para poder desplegar la información relevante de los parámetros anteriores, se conectará un monitor LCD mediante el protocolo VGA. Por otro lado, para poder programar y dar instrucciones al circuito, se deberán usar los botones señalados en el instructivo y algunos interruptores.

Finalmente, el conjunto es un circuito que permita controlar el módulo y comunicar al usuario mediante los botones y el monitor LCD, donde él podrá recibir la información relevante y poder modificar dicha información.

## 1. Objetivos

- Diseñar un controlador de RTC que permita leerlo y programarlo mediante una interfaz de usuario consistente en botones incorporados dentro de la FPGA (Nexys3) y un monitor comunicado a través del protocolo VGA.
- Investigar el funcionamiento del módulo RTC y el protocolo de comunicación del mismo.
- Diseñar un controlador para el módulo RTC, cuyo bus de datos y direcciones estén multiplexados.
- Cumplir con las reglas de temporizado del sistema, en especial, con el protocolo de comunicación del módulo RTC.
- Combinar el controlador de RTC con un controlador VGA para poder desplegar la información del módulo al usuario. Este módulo VGA será adaptado del proyecto anterior.
- Desarrollar un banco de pruebas (testbench) para poder emular el comportamiento del módulo RTC con la finalidad de comprobar el funcionamiento del circuito controlador.

## 2. Descripción del sistema

El sistema se puede dividir en cuatro subsistemas, para facilitar el diseño dividimos el sistema en 4 grandes partes, el controlador de la pantalla, el controlador para el RTC, el control de usuario y una memoria principal. Éstos subsistemas, pueden ser desarrollados de manera separada siempre que se tenga el cuidado necesario con los datos que comparten entre los bloques, para este efecto se desarrollo

<b>Proyecto</b>	1	<b>Página</b>	2/8
<b>Trabajo</b>	Desarrollo de un controlador VGA	<b>Actualizado en:</b>	27/08/2016
<b>Grupo</b>	1	<b>Revisado en:</b>	30/08/2016
<b>Revisado por:</b>	Alfonso Chacón Rodríguez	<b>Diseñadores</b>	Keylor Mena Venegas Luis Leon Vega Luis Merayo Gatica

una memoria con 2 registros que se actualizan entre ellos al activar banderas. En la Fig. 1 se puede observar la composición general del sistema.




Figura 1: Diagrama de módulos principales del sistema.

## 2.1. Controlador de la pantalla

### 2.1.1. Diagrama de primer nivel

### 2.1.2. Diagrama de segundo nivel

### 2.1.3. Diagrama de tercer nivel

## 2.2. Control de usuario

Para poder controlar el acceso del usuario, que se comunica por medio de 7 botones, 3 interruptores que indican que se quiere cambiar, el reloj, el timer o la alarma, y para moverse entre los registros de datos y aumentar o disminuir sus valores.

### 2.2.1. Diagrama de primer nivel

el control de usuario posee 3 interruptores y 4 botones para que el usuario elija los datos y que desea cambiar. Además posee entradas y salidas de memoria para poder alterar los registros y escribirlos en la rtc. Se puede notar esto en la figura 2.

### 2.2.2. Diagrama de segundo nivel

En este diagrama mostrado en la Fig. 3 se muestra como se pretende realizar el control de usuario, el cual consiste en tan solo dos bloques.

Proyecto	1	Página	3/8
Trabajo	Desarrollo de un controlador VGA	Actualizado en:	27/08/2016
Grupo	1	Revisado en:	30/08/2016
Revisado por:	Alfonso Chacón Rodríguez	Diseñadores	Keylor Mena Venegas Luis Leon Vega Luis Merayo Gatica



Figura 2: Diagrama de primer nivel del control de usuario.

Consiste un un control de acceso que controla el cambio de los valores de los registros y el control de sus direcciones en el registro. El registro estará en la memoria de coneccion esta memoria controla la actualización de los registros por medio de señales de control, esta es la señal de control, con esta se controla la salida memoria in y memoria out.




Figura 3: Diagrama de segundo nivel del Teclado.

### 2.3. Controlador del RTC

Para la implementación de esta interfaz que va a permitir la comunicación entre la FPGA y el RTC, se desarrolló 7 bloques principales divididos en una jerarquía de 3 niveles, se puede ver en la figura 4. Existen 3 bloques principales uno de inicializacion, un while true, que permite la lectura continua de los datos de la rtc, y una de programación que permite actualizar los cambios del control de usuario.

Ademas existen 2 bloques que permiten un bloque que permite leer y escribir datos, esta activa un control que esta basado en los tiempos de la figura 5 y la figura 6, como se puede notar existen muchas similitudes entre ambos ciclos, para esto llamaremos a esta diferencia ciclo”de esta manera podemos armar el cuadro de figura 7

Este diagrama muestra los cambios que deben ocurrir según los tiempos del timer dentro del modulo,

Proyecto	1	Página	4/8
Trabajo	Desarrollo de un controlador	Actualizado en:	27/08/2016
	VGA	Revisado en:	30/08/2016
Grupo	1	Diseñadores	Keylor Mena Venegas
Revisado por:	Alfonso Chacón Rodríguez		Luis Leon Vega
			Luis Merayo Gatica

al llegar el tiempo final saca una bandera indicando el final.




Figura 4: jerarquía de la RTC.

### 2.3.1. nivel 1 control RTC

Para este nivel se requiere la entrada y salida de datos al registro de memoria de conexión y tiene las salidas necesarias para controlar la RTC, esto se nota en la figura 8.

### 2.3.2. nivel 2 RTC

Como se mencionó antes existen 6 máquinas de estados agrupados en 3 jerarquías.

La primera máquina de estados es la de inicialización, esta tiene un bit de entrada para su inicialización. Además posee salidas de datos y dirección y bits W y R, que siempre están en cero y se conectan a las máquinas de lectura y escritura respectivamente, esto responde al flujo de la figura 9.

La máquina encargada del proceso while true responde al flujo de la figura, esta tiene un bit para la iniciación de la máquina y un bit que indica que finalizo el proceso, de igual manera un bit que indica que la máquina de estados siguiente termino su proceso para que esta salte entre estados y igual que la máquina pasada tiene las señales W y R y la salida de datos y dirección.

Siguiendo la jerarquía, existen 2 máquinas, escritura y lectura, estas respetan los flujos de la figura 10 y 11, estas tienen las entradas de datos y dirección y la señal r y w respectivamente y tiene solo una salida de datos y r y w de esta manera la máquina controla que dato sale, si la dirección y o el dato,

Ciclo de escritura

	0	10	20	30	40	50	60	70	80	90	100	110	120	130	140	150	160	170	180	190	200	210	220	230	240	250	260	270	280	290	300
CS	1	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
AD	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
DS	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
RW	1	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
data	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Figura 5: Diagrama de tiempos completo del ciclo de escritura.

Ciclo de lectura

	0	10	20	30	40	50	60	70	80	90	100	110	120	130	140	150	160	170	180	190	200	210	220	230	240	250	260	270	280	290	300
CS	1	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
AD	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
DS	1	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
RW	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
data	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Figura 6: Diagrama de tiempos completo del ciclo de lectura.

Control de salida (ciclo , dato, r, w)

	CS	AD	DS	WR	Dato	R1	W1
0	1	ciclo	1	1	0	0	0
10	0	1	~ciclo	1	0	0	0
60	0	1	~ciclo	1	Dato	R	W
120	1	1	~ciclo	1	Dato	R	W
140	1	1	1	ciclo	Dato	R	W
150	1	ciclo	1	ciclo	0	0	0

Figura 7: cuadro de tiempos del control de salida.




Figura 8: nivel 1 del RTC

<b>Proyecto</b>	1	<b>Página</b>	7/8
<b>Trabajo</b>	Desarrollo de un controlador	<b>Actualizado en:</b>	27/08/2016
	VGA	<b>Revisado en:</b>	30/08/2016
<b>Grupo</b>	1	<b>Diseñadores</b>	Keylor Mena Venegas
<b>Revisado por:</b>	Alfonso Chacón Rodríguez		Luis Leon Vega
			Luis Merayo Gatica

ademas tiene el bit de ciclo que determina si esta en el ciclo de escritura o lectura, como se nota en los flujos, el bit de ciclo no depende de la maquina, sino de la parte del programa donde esta se encuentre.

Por ultimo el control de salida responde al cuadro de la figura 7 a este le entra, el bit de activación que sale de la maquina de escritura o lectura, y entran los datos del ciclo y dato que salen dependiendo del tiempo; internamente este tiene un timer, con el fin de llevar el tiempo desde la activación, y dependiendo del tiempo que transcurre genera los cambios de la figura 7.




Figura 9: flujo de datos de la maquina de estados de inicializacion

## 2.4. ROM de Instrucciones

## 3. Datos y resultados

### 3.1. Simulaciones

## 4. Análisis de datos y resultados

## 5. Hoja de datos de unidades desarrolladas

## 6. Conclusiones y recomendaciones

### 6.1. Conclusiones

### 6.2. Recomendaciones




Figura 10: flujo de datos de la maquina de lectura




Figura 11: flujo de datos de la maquina de Escritura