Proyecto **Página** 1/1127/08/2016 Trabajo Desarrollo de un controlador Actualizado en: VGA Revisado en: 30/08/2016 Grupo 1 Diseñadores Keylor Mena Venegas Revisado por: Alfonso Chacón Rodríguez Luis Leon Vega Luis Merayo Gatica

Resumen

Se debe realizar un controlador para realizar la lectura y escritura del módulo RTC V3023. Los datos del sistema deben poder ser desplegados en un monitor LCD mediante el protocolo VGA. Ante ello, se debe realizar un controlador para el RTC y para la VGA. Asimismo, se deben poder ajustar la hora, activar la alarma y el cronómetro de forma descendente mediante botones e interruptores dispuestos en la FPGA Nexys 4.

Introduccion

Este proyecto consiste en realizar un controlador de módulos RTC (Real Time Controller), específicamente para el módulo V3023. Este controlador será capaz de escribir y leer dicho módulo para obtener parámetros de reloj, cronómetro y alarma.

Asimismo, para poder desplegar la información relevante de los parámetros anteriores, se conectará un monitor LCD mediante el protocolo VGA. Por otro lado, para poder programar y dar instrucciones al circuito, se deberán usar los botones señalados en el instructivo y algunos interruptores.

Finalmente, el conjunto es un circuito que permita controlar el módulo y comunicar al usuario mediante los botones y el monitor LCD, donde él podrá recibir la información relevante y poder modificar dicha información.

1. Objetivos

- Diseñar un controlador de RTC que permita leerlo y programarlo mediante una interfaz de usuario consistente en botones incorporados dentro de la FPGA (Nexys 4) y un monitor comunicado a través del protocolo VGA.
- Investigar el funcionamiento del módulo RTC y el protocolo de comunicación del mismo.
- Diseñar un controlador para el módulo RTC, cuyo bus de datos y direcciones estén multiplexados.
- Cumplir con las reglas de temporizado del sistema, en especial, con el protocolo de comunicación del módulo RTC.
- Combinar el controlador de RTC con un controlador VGA para poder desplegar la información del módulo al usuario. Este módulo VGA será adaptado del proyecto anterior.
- Desarrollar un banco de pruebas (testbench) para poder emular el comportamiento del módulo RTC con la finalidad de comprobar el funcionamiento del circuito controlador.

2. Descripción del sistema

El sistema se puede dividir en cuatro subsistemas, para facilitar el diseño dividimos el sistema en 4 grandes partes, el controlador de la pantalla, el controlador para el RTC, el control de usuario y una memoria principal. Éstos subsistemas, pueden ser desarrollados de manera separada siempre que se tenga el cuidado necesario con los datos que comparten entre los bloques, para este efecto se desarrollo

Proyecto	1	Página	2/11
Trabajo	Desarrollo de un controlador	Actualizado en:	27/08/2016
	VGA	Revisado en:	30/08/2016
Grupo	1	Diseñadores	Keylor Mena Venegas
Revisado por:	Alfonso Chacón Rodríguez		Luis Leon Vega
			Luis Merayo Gatica

una memoria con 2 registros que se actualizan entre ellos al activar banderas. En la Fig. 1 se puede observar la composición general del sistema.




Figura 1: Diagrama de modulos principales del sistema.

2.1. Controlador de la pantalla

Para el periférico de despliegue de datos se ha solicitado emplear un monitor LCD controlado mediante el protocolo VGA (Video Graphics Array), con la finalidad de aprovechar el desarrollo del proyecto anterior y adaptando algunas cosas para poder incorporar datos dentro de la imagen que se desplegará en el monitor.

2.1.1. Diagrama de primer nivel

Para efectos del circuito, este debe tener acceso a los datos procedentes del buffer de memoria que contendrá la información que emite el RTC. Para ello, se ha puesto un banco de 16 registros (11 aprovechados) direccionados mediante un bus de direcciones de 4 bits y 8 bits de datos. Asimismo, se deben colocar las entradas y salidas pertinentes del protocolo, que son las salidas de sincronía y las salidas de color.

A como es posible observar en la figura 2, existen dos buses que permiten obtener la información que será desplegada en la pantalla. El bus .^AdrMem" permite direccionar el registro de la memoria de datos al registro que va a ser refrescado y el bus "DataMemrecopila la información del registro direccionado mediante .^AdrMem". Esta comunicación es de solo lectura y solo será efectuada durante la sincronía vertical, que no contiene imagen para evitar glitches y cambios en el registro inesperados que vayan a afectar la nitidez de la imagen.

Proyecto	1	Página	3/11
Trabajo	Desarrollo de un controlador	Actualizado en:	27/08/2016
	VGA	Revisado en:	30/08/2016
Grupo	1	Diseñadores	Keylor Mena Venegas
Revisado por:	Alfonso Chacón Rodríguez		Luis Leon Vega
			Luis Merayo Gatica




Figura 2: Diagrama de primer nivel VGA

Para concluir este apartado, la interfaz se definirá mediante imágenes para cargar una interfaz agradable al usuario, esto aprovechando la capacidad de síntesis de memoria ROM en el entorno de Xilinx.

2.1.2. Diagrama de segundo nivel

Adentrando en el diseño, se pueden identificar tres grandes bloques que componen el control de pantalla, donde es posible generar los datos, generar las señales de posición y sincronía y las señales de los colores.




Figura 3: Diagrama de primer nivel VGA

Como es posible apreciar en la figura 3, el primer bloque es el de Çontadores y generadores sincronía", que permite generar las señales de sincronización del monitor LCD y, además, generar la posición de

Proyecto	1	Página	4/11	
Trabajo	Desarrollo de un controlador	Actualizado en:	27/08/2016	
	VGA	Revisado en:	30/08/2016	
Grupo	1	Diseñadores	Keylor Mena Venegas	
Revisado por:	Alfonso Chacón Rodríguez		Luis Leon Vega	
			Luis Merayo Gatica	

la pantalla en la que se ubica el cursor. Esto último es clave para la etapa de "Generador de datos", que decidirá los datos que serán pintados y las memorias que serán consultadas.

El bloque "Generador de datos" permitirá producir las señales de color primitivo (2 bits por color) de la imagen que será pintada en la pantalla con base a los datos que se registren mediante los buses .^AdrMemz "DataMem", cuyos datos se almacenarán en un buffer de memoria de video. Basado en los datos de este buffer, se determinará el dato que se ilustrará (número) mediante un posicionamiento en memoria. Los datos que saldrán en la dirección serán generados por un contador de 12 dígitos y su proceso de incremento estará condicionado por el VSync para poder actualizar el buffer en momentos de sincronía, donde se no pintan pixeles. Por otro lado, las posiciones de memoria serán determinantes para consultar la memoria ROM que contendrá la interfaz y los números.

Por otro lado, el Çontrol de salida" permite decodificar el color en 2 bits en 4 bits mediante el duplicado. Asimismo, apaga los bits de salida en caso de entrar en etapa de sincronía, indicado mediante la entrada de "Blank". Esto evitará enviar datos en caso de ubicarse en un proceso de tiempo prohibido en la pantalla.

2.1.3. Diagrama de tercer nivel

2.2. Control de usuario

Para poder controlar el acceso del usuario, que se comunica por medio de 3 botones que indican que se quiere cambiar, el reloj, el timer o la alarma, y para moverse entre los registros de datos y aumentar o disminuir sus valores y 3 interruptores que [ermiten realizar estos cambios.

2.2.1. Diagrama de primer nivel

el control de usuario posee 3 interruptores y 3 botones para que el usuario elija los datos y que desea cambiar. Ademas posee entradas y salidas de memoria para poder alterar los registros y escribirlos en la rtc. Se puede notar esto en la figura 4.



Figura 4: Diagrama de primer nivel del control de usuario.

2.2.2. Diagrama de segundo nivel

En este diagrama mostrado en la Fig. 5 se muestra como se pretende realizar el control de usuario, el cual consiste en tan solo dos bloques.

Proyecto	1	Página	5/11	
Trabajo	Desarrollo de un controlador	Actualizado en:	27/08/2016	
	VGA	Revisado en:	30/08/2016	
Grupo	1	Diseñadores	Keylor Mena Venegas	
Revisado por:	Alfonso Chacón Rodríguez		Luis Leon Vega	
			Luis Meravo Gatica	

Consiste un un control de acceso que controla el cambio de los valores de los registros y el control de sus direcciones en el registro. El registro almacenara los cambios que se desean realizar en la memoria y una etapa de salida que controla los momentos donde se escribe en la rtc los cambios que se desean en la rtc.




Figura 5: Diagrama de segundo nivel del Teclado.

2.3. Controlador del RTC

Para la implementación de esta interfaz que va a permitir la comunicación entre la FPGA y el RTC, se desarrolló 7 bloques principales divididos en una jerarquía de 3 niveles, se puede ver en la figura 6. Existen 3 bloques principales uno de inicializacion, un while true, que permite la lectura continua de los datos de la rtc, y una de programación que permite actualizar los cambios del control de usuario, este consta del punto visto anteriormente del control de usurio.

Ademas existen 2 bloques que permiten un bloque que permite leer y escribir datos, esta activa un control que esta basado en los tiempos de la figura 7 y la figura 8, como se puede notar existen muchas similitudes entre ambos ciclos, para esto llamaremos a esta diferencia çiclo" de esta manera podemos armar el cuadro de figura 9

Este diagrama muestra los cambios que deben ocurrir según los tiempos del timer dentro del modulo, al llegar el tiempo final saca una bandera indicando el final.

2.3.1. nivel 1 control RTC

Para este nivel se requiere la entrada y salida de datos al registro de memoria de coneccion y tiene las salidas necesarias para controlar la RTC, esto se nota en la figura 10.

Proyecto	1 '	Página	6/11
Trabajo	Desarrollo de un controlador	Actualizado en:	27/08/2016
	VGA	Revisado en:	30/08/2016
Grupo	1	Diseñadores	Keylor Mena Venegas
Revisado por:	Alfonso Chacón Rodríguez		Luis Leon Vega
	l		Luis Merayo Gatica




Figura 6: jerarquía de la RTC.

Ciclo de escritura




Figura 7: Diagrama de tiempos completo del ciclo de escritura.

Proyecto	1	Página	7/11
Trabajo	Desarrollo de un controlador	Actualizado en:	27/08/2016
	VGA	Revisado en:	30/08/2016
Grupo	1	Diseñadores	Keylor Mena Venegas
Revisado por:	Alfonso Chacón Rodríguez		Luis Leon Vega
			Luis Meravo Gatica

Ciclo de lectura




Figura 8: Diagrama de tiempos completo del ciclo de lectura.

Control de salida (ciclo, dato, r, w)

	CS	AD	DS	WR	Dato	R1	W1
0	1	ciclo	1	1	0	0	0
10	0	1	~ciclo	1	0	0	0
60	0	1	~ciclo	1	Dato	R	W
120	1	1	~ciclo	1	Dato	R	W
140	1	1	1	ciclo	Dato	R	W
150	1	ciclo	1	ciclo	0	0	0

Figura 9: cuadro de tiempos del control de salida.

				_
Proyecto	1	Página	8/11	
Trabajo	Desarrollo de un controlador	Actualizado en:	27/08/2016	
	VGA	Revisado en:	30/08/2016	
Grupo	1	Diseñadores	Keylor Mena Venegas	
Revisado por:	Alfonso Chacón Rodríguez		Luis Leon Vega	
			Luis Merayo Gatica	




Figura 10: nivel 1 del RTC

2.3.2. nivel 2 RTC

Como se menciono antes existen 6 maquina de estados agrupados en 3 jerarquías.

La primera maquina de estados es la de inicializacion, esta tiene un bit de entrada para su inicializacion. Ademas posee salidas de datos y dirección y bits W y R, que siempre están en cero y se conectan a las maquinas de lectura y escritura respectivamente, esto responde al flujo de la figura 11.

La maquina encargada del proceso while true responde al flujo de la figura, esta tiene un bit para la iniciación de la maquina y un bit que indica que finalizo el proceso, de igual manera un bit que indica que la maquina de estados siguiente termino su proceso para que esta salte entre estados y igual que la maquina pasada tiene las señales W y R y la salida de datos y dirección.

Siguiendo la jerarquía, existen 2 maquinas, escritura y lectura, estas respetan los flujos de la figura 12 y 13, estas tienen las entradas de datos y dirección y la señal r y w respectivamente y tiene solo una salida de datos y r y w de esta manera las maquina controla que dato sale, si la dirección y o el dato, ademas tiene el bit de ciclo que determina si esta en el ciclo de escritura o lectura, como se nota en los flujos, el bit de ciclo no depende de la maquina, sino de la parte del programa donde esta se encuentre.

Por ultimo el control de salida responde al cuadro de la figura 9 a este le entra, el bit de activación que sale de la maquina de escritura o lectura, y entran los datos del ciclo y dato que salen dependiendo del tiempo; internamente este tiene un timer, con el fin de llevar el tiempo desde la activación, y dependiendo del tiempo que transcurre genera los cambios de la figura 9.

Proyecto	1	Página	9/11	
Trabajo	Desarrollo de un controlador	Actualizado en:	27/08/2016	
	VGA	Revisado en:	30/08/2016	
Grupo	1	Diseñadores	Keylor Mena Venegas	
Revisado por:	Alfonso Chacón Rodríguez		Luis Leon Vega	
			Luis Merayo Gatica	




Figura 11: flujo de datos de la maquina de estados de inicializacion




Figura 12: flujo de datos de la maquina de lectura

Proyecto	1 '	Página	10/11
Trabajo	Desarrollo de un controlador	Actualizado en:	27/08/2016
	VGA	Revisado en:	30/08/2016
Grupo	1	Diseñadores	Keylor Mena Venegas
Revisado por:	Alfonso Chacón Rodríguez		Luis Leon Vega
	ļ		Luis Merayo Gatica




Figura 13: flujo de datos de la maquina de Escritura

2.4. Control general de la RTC

Debido a que existen muchas maquinas con diferentes jerarquia se ocupa diseñar una maquina de estado genral que controle y vigile el funcionamiento entre la maquinas de estados. Esta maquina posee 5 niveles la inicialización de la RTC, la inicialización de la RTC en cero, el inico de lectura continua, la solicutud de escritura y la escritura de los cambios en la memoria.

2.4.1. inicialization

Este consta del primer estado del control de la RTC, este estado consta de los parametros de e instrucciones que deban introducirse en la RTC para que esta comience a correr el tiempo, ademas de la escriura de la mascaras en los estados 0 y 1 de la RTC, que nos permiten poner las banderas del timer y iniciar con el cronometro detenido. Aparte de ser el estado inicial de toda la RTC, este es el estado donde este vuelve cada vez que es reinicia.

2.4.2. inicializacion de la memoria en cero

El objetivo de este estado es que todos los datos de la memoria inicie en valores conocidos cada vez que se reinicia o inicia la RTC. Para este efecto se aprovechara el efecto de escritura en la rtc que tiene el control de usuario. Como el control de usuario escribe lo que este en la memoria, mas un cambio en la RTC, en la RTC. Si no existe cambios en la memoria en la RTC se escribiran los valore iniciales de la memoria, como esta inicia en cero, la RTC iniciara a contar desde cero.

2.4.3. lectura continua

Este bloque es el que lee los valores que se encuentra cambiando en la RTC, este es el modulo que actualiza constantemente los valores de la RTC en la memoria dentro de la FPGA. Este estado genera

Proyecto Página 11/11 Trabajo Desarrollo de un controlador Actualizado en: 27/08/2016 **VGA** Revisado en: 30/08/2016 Grupo Diseñadores Keylor Mena Venegas Revisado por: Alfonso Chacón Rodríguez Luis Leon Vega Luis Merayo Gatica

una pausa mientras la memoria se estabiliza para mea estados.

- 3. Datos y resultados
- 3.1. Simulaciones
- 4. Análisis de datos y resultados
- 5. Hoja de datos de unidades desarrolladas
- 6. Conclusiones y recomendaciones
- 6.1. Conclusiones
- 6.2. Recomendaciones