

디지털 논리회로 변형 연습문제 및 풀이

교재의 3가지 핵심 유형(카운터 예외 처리, 가변 시퀀스 제어, 패턴 검출기) 완벽 변형 문항

[유형 1] 사용하지 않는 상태를 포함한 카운터 설계

[문제 1] JK 플립플롭을 사용하여 3비트 정진수 8진 카운터(0에서 7까지 순차 증가)를 설계하고자 한다. 회로의 안정성을 위해 전원 투입 초기 시점이나 외부 노이즈로 인해 설계 구조상 존재하지 않아야 할 4비트 확장 영역의 잉여 상태들로 빠질 경우를 대비하려 한다. 4비트 상태 레지스터($Q_3 Q_2 Q_1 Q_0$)를 기준으로 **사용되지 않는 상태(8, 9, 10, 11, 12, 13, 14, 15)**에 진입했을 때, 다음 클록에서 예외 없이 즉시 **정상 카운트의 시작 상태인 '0(0000)'**으로 강제 복귀(Reset)하도록 지정하는 전체 상태도를 그리고 플립플롭 입력 방정식을 유도하시오.

■ 모범 답안 및 풀이

1. 상태도 흐름 요약

- 정상 상태 전이: $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 7 \rightarrow 0$
- 무효 상태 예외 처리: [8, 9, 10, 11, 12, 13, 14, 15]에 해당하는 모든 상태는 다음 클록 발생 시 조건 없이 0으로 전이.

2. JK 플립플롭 여기표(Excitation Table) 원리

상태 변화에 따른 입력 조건: $0 \rightarrow 0$ ($J=0, K=X$) / $0 \rightarrow 1$ ($J=1, K=X$) / $1 \rightarrow 0$ ($J=X, K=1$) / $1 \rightarrow 1$ ($J=X, K=0$)

3. 회로 상태 전이 및 입력 조건표 (주요 노드 발췌)

현재 상태				다음 상태				플립플롭 3		플립플롭 2	
Q3	Q2	Q1	Q0	Q3+	Q2+	Q1+	Q0+	J3	K3	J2	K2
0	0	0	0	0	0	0	1	0	X	0	X
0	0	1	1	0	1	0	0	0	X	1	X
0	1	1	1	0	0	0	0	0	X	X	1
1	X	X	X	0	0	0	0	X	1	X	X

4. 카르노 맵 간소화를 통한 최종 입력 방정식

- 플립플롭 3 최적화: $J_3 = 0, K_3 = 1$ (1이 되는 순간 무조건 다음 상태는 0으로 클리어)
- 플립플롭 2 최적화: $J_2 = Q_3' Q_1 Q_0, K_2 = Q_1 Q_0 + Q_3$

[유형 2] 입력 조건에 따른 가변 시퀀스 카운터 설계

[문제 2] 두 개의 JK 플립플롭(A, B)과 외부 제어 입력 x를 갖는 동기식 순차 카운터를 설계하고자 한다. 이 카운터는 입력 x의 논리 상태에 따라 서로 다른 경로를 순환한다.

- **x = 0 일 때:** 0(00) → 2(10) → 3(11) → 0(00) 경로로 무한 루프를 돈다.
- **x = 1 일 때:** 0(00) → 1(01) → 2(10) → 0(00) 경로로 무한 루프를 돈다.
- **제약 조건 a:** 외부 입력 x는 시스템 설계 규격상 오직 **상태 0 또는 상태 2에서만 변경이 가능하며**, 상태 1과 3에서는 변하지 않는다고 상정한다. 이 조건으로 발생하는 회로의 불가능한 상태 조합(Don't Care)을 도출하고 상태 전이표를 완성하시오.
- **예외 검증 b:** 비정상 전기 충격으로 인해 제약 조건이 깨져서 **상태 1에서 x = 0**이 들어오거나, **상태 3에서 x = 1**이 강제 인입될 경우, 완성된 회로가 논리적으로 유도하는 각각의 다음 상태를 판별하시오.

■ 모범 답안 및 풀이

[제약 조건 a 분석]

상태 1은 오직 x=1 상황에서만 도달할 수 있고, 상태 3은 오직 x=0 상황에서만 진입하므로 해당 상태 유지 도중 반대 입력이 가해지는 조합은 논리적 금지 영역(Don't Care)이 된다.

- 금지 조건: (A, B, x) = (0, 1, 0) 및 (1, 1, 1)은 입력되지 않으므로 출력을 의도적으로 할당 가능함.

상태 전이 및 플립플롭 여기 입력표

A	B	x	A+	B+	JA	KA	JB	KB
0	0	0	1	0	1	X	0	X
0	0	1	0	1	0	X	1	X
0	1	0	X	X	X	X	X	X
0	1	1	1	0	1	X	X	1
1	0	0	1	1	X	0	1	X
1	0	1	0	0	X	1	0	X
1	1	0	0	0	X	1	X	1
1	1	1	X	X	X	X	X	X

미지정 상태 처리를 반영한 최적식

- $JA = B + x'$, $KA = x + B$
- $JB = A \text{ XOR } x$, $KB = 1$

[예외 검증 b 분석]

플립플롭 특성방정식 $Q^+ = JQ' + K'Q$ 구조에 대입하여 동작을 추적한다.

1. 상태 1(01)에서 $x=0$ 가해진 경우:

$JA = 1 + 1 = 1 \rightarrow A^+ = 1$. $JB = 0 \text{ XOR } 0 = 0$, $KB = 1 \rightarrow B^+ = 0$. 따라서 다음 상태는 **상태 2(10)**로 탈출함.

2. 상태 3(11)에서 $x=1$ 가해진 경우:

$JA = 1 + 0 = 1$, $KA = 1 + 1 = 1 \rightarrow A^+ = 0$. $JB = 1 \text{ XOR } 1 = 0$, $KB = 1 \rightarrow B^+ = 0$. 따라서 다음 상태는 **상태 0(00)**으로 안정적으로 복귀함.

[유형 3] 특정 시퀀스 패턴 검출기 설계 (Mealy & Moore)

[문제 3] 연속적인 1비트 입력 데이터 스트림을 모니터링하여, '0'이 **명확하게 정확히 3회만 연속되어 나타나고 그 직후 '1'이 들어오는 순간(즉, '...10001...' 형태의 시퀀스)**을 인지하여 동기적 검출 신호 $Z = 1$ 을 내보내는 순차 시스템을 설계하려 한다. 만일 '0'이 연속 4회 이상 발생한다면 이는 오류 프레임으로 판정되어 출력을 계속 0으로 잡아두어야 한다.

- a. **Mealy 모델**에 입각한 상태 전이도를 구성 요소별 전이 조건과 함께 서술하시오.
- b. **Moore 모델**에 입각한 정형 상태표를 작성하시오.

■ 모범 답안 및 풀이

[a. Mealy 모델 메커니즘]

Mealy 구조는 현재 상태와 입력에 호응하여 출력을 출력하므로 패킷 완성 순간 곧바로 Z 가 활성화된다.

- S0 (대기): 입력 1 $\rightarrow$ S0/0, 입력 0 $\rightarrow$ S1/0 (첫 번째 '0')
- S1 ('0' 1개): 입력 1 $\rightarrow$ S0/0, 입력 0 $\rightarrow$ S2/0 (두 번째 '0')
- S2 ('0' 2개): 입력 1 $\rightarrow$ S0/0, 입력 0 $\rightarrow$ S3/0 (세 번째 '0')
- S3 ('0' 3개 보존 상태):
 - 여기서 입력 1 획득 시: 조건이 완벽히 만족되므로 **S0 상태로 전이하며 즉시 출력 $Z = 1$** 을 발생시킴.
 - 여기서 입력 0 획득 시: '0'이 4번 연속되어 위배되므로 에러 상태인 S4로 은닉됨 (출력 0).
- S4 (에러 침전 상태): 입력 0 지속 시 S4/0 유지, 입력 1 통과 시 원점인 S0/0으로 복귀.

[b. Moore 모델 정형 상태 전이표]

Moore 구조는 출력이 오직 개별 상태에 종속되므로 패턴을 수용한 직후 출력을 전담하는 전용 상태 S5를 독립적으로 분리 배치해야 한다.

현재 상태	다음 상태		출력 (Z)
	입력 $x = 0$	입력 $x = 1$	
S0 (초기 기본값)	S1	S0	0
S1 (연속 1회 발견)	S2	S0	0

현재 상태	다음 상태		출력 (z)
	입력 $x = 0$	입력 $x = 1$	
S2 (연속 2회 발견)	S3	S0	0
S3 (연속 3회 발견)	S4	S5	0
S4 (오류 규격 초과)	S4	S0	0
S5 (매칭 조건 충족 상태)	S1	S0	1