AES. Circuits logiques

Noms / Prénoms :

Pour illustrer le fonctionnement d'un circuit intégré, il faut faire le lien entre ces circuits, les circuits logiques et le calcul binaire.


Le logiciel **Logisim** permet de simuler des circuits logiques, il est gratuit, n'a pas besoin d'être installé et est disponible sur GitHub dans la partie « Architectures Matérielles »

Activité 1 : Prise en main du logiciel Logisim

1/ Télécharger le logiciel ici et le lancer directement (il n'a pas besoin d'installé).

<u>Lien</u>: https://github.com/lmayer65/NSI 1/blob/Private/Architectures.Mat%C3%A9rielles/logisim.exe

2/ Représenter le circuit logique du cours (demi-additionneur 1 bit) suivant sur Logisim :



<u>Aide</u>: regarder le tutoriel suivant: https://www.youtube.com/watch?v=oGOt6Q2aZWo

Auteur: André Roberge, Durée: 6 min 26 sec


Activité 2 : Quelques démonstrations de relations logiques

On utilisera le logiciel Logisim pour démontrer les égalités suivantes.

1/ Démontrer les relations de De Morgan (que vous connaissez par cœur bien sûr ...).

- NOT (A AND B) = (NOT A) OR (NOT B)
- NOT (A OR B) = (NOT A) AND (NOT B)
- 2/ **Démontrer** les relations suivantes :
 - A XOR B = ((NOT A) AND B) OR (A AND NOT(B))
 - NOT (A XOR B) = ((NOT A) AND (NOT B)) OR (A AND B)

3/ Quelle est la fonction logique (simple) réalisée par ce circuit ?



4/ Même question pour ce circuit.



Activité 3: Réalisation d'un additionneur complet

Le circuit vu en cours permet l'addition de deux nombres d'un bit mais ne tient pas compte d'une éventuelle retenue qui se propage.

Il va donc falloir considérer une trois entrées, a, b et re et deux sorties s et rs où re est la retenue en entrée et rs la retenue en sortie.

Voici les relations logiques :

- s = (a XOR b) XOR re
- rs = (a AND b) OR ((a XOR b) AND re)
- 1/ Proposer un circuit logique sur Logisim simulant cet additionneur complet.
- 2/ Compléter les tables de vérités suivantes et vérifier que l'on obtient bien le résultat attendu.

Pour la somme s :

а	b	re	a XOR b	S
1	1	0		
1	1	1		
1	0	0		
1	0	1		
0	1	0		
0	1	1		
0	0	0		
0	0	1		

Pour la retenue rs :

а	b	re	a XOR b	a and b	(a XOR b) AND re	rs
1	1	0				
1	1	1				
1	0	0				
1	0	1				
0	1	0				
0	1	1				
0	0	0				
0	0	1				