

Цифровые устройства и микропроцессоры I часть

Лекция 15

Лектор: Богаченков Алексей Николаевич

e-mail: microproc@mail.ru

Online-edu.mirea.ru

Тема лекции:

Примеры описаний комбинационных и последовательностных устройств на языке VHDL

1. Операторы when ... else

```
library ieee;
                                                        Α0
                                                           MUX
use ieee.std_logic_1164.all;
                                                        A1
entity mux 4x1 is
                                                                F
                                                        D0
   port ( A : in std_logic_vector(1 downto 0);
                                                        D1
         D : in std_logic_vector(3 downto 0);
                                                        D2
         F : out std_logic);
                                                        D3
end mux 4x1;
architecture mux arch of mux 4x1 is
begin
F \ll D(0) when A = "00" else
    D(1) when A = "01" else
    D(2) when A = "10" else
    D(3);
end mux arch;
```

MUX

F

2. Операторы select ... when

```
library ieee;
                                                                Α0
use ieee.std_logic_1164.all;
                                                                A1
entity mux 4x1 is
                                                                D0
   port ( A : in std_logic_vector(1 downto 0);
                                                                D1
           D : in std_logic_vector(3 downto 0);
                                                                D2
           F : out std_logic);
                                                                D3
end mux 4x1;
------BАРИАНТ 2 (select..when)------
architecture mux_arch2 of mux_4x1 is
begin
with A select
F \le D(0) \text{ when "00",}
    D(1) when "01",
    D(2) when "10",
    D(3) when others;
end mux_arch2;
```

3. Операторы if ... then ... else

```
library ieee;
                                                                Α0
                                                                   MUX
use ieee.std_logic_1164.all;
                                                                Α1
entity mux 4x1 is
                                                                D0
                                                                         F
    port ( A : in std logic vector(1 downto 0);
                                                                D1
           D : in std_logic_vector(3 downto 0);
                                                                D2
                                                                D3
           F : out std_logic);
end mux 4x1;
------BАРИАНТ 3 (if...then...else + "process")------
architecture mux_arch3 of mux_4x1 is
begin
process (A, D)
                           -- Оператор "process" со списком чувствительности
begin
   if A = "00" then F \le D(0);
   elsif A = "01" then F <= D(1);
   elsif A = "10" then F \leq D(2);
   else F \leq D(3);
  end if;
end process;
end mux_arch3;
```

4. Операторы case ... when


```
library ieee;
                                                                    MUX
                                                                 Α0
use ieee.std_logic_1164.all;
                                                                 Α1
entity mux 4x1 is
                                                                 D0
                                                                          F
    port ( A : in std_logic_vector(1 downto 0);
                                                                 D1
           D: in std_logic_vector(3 downto 0);
                                                                 D2
                                                                 D3
           F : out std_logic);
end mux 4x1;
  -------BAPNAHT 4 (case...when + "process")------
architecture mux arch4 of mux 4x1 is
begin
process (A, D)
begin
   case conv_integer(A) is
     when 0 => F <= D(0);
     when 1 => F <= D(1);
      when 2 => F <= D(2);
      when 3 => F <= D(3);
      when others \Rightarrow F \Leftarrow D(0); \rightarrow Хотя данная строка "лишняя",
   end case;
                                 -- рекомендуется ее всегда включать
end process;
end mux arch4;
```

Арифметические операции


```
library ieee;
                                        -- Объявление библиотек
use ieee.std_logic_1164.all;
use ieee.std logic arith.all;
use ieee.std logic unsigned.all;
entity alu is
                                        -- Начало описания объекта, его имя
  generic
     DATA WIDTH : natural := 8 -- Объявление настроечного параметра
  ) ;
  port
   ( a, b : in std_logic_vector(DATA_WIDTH-1 downto 0); -- Вх.операнды
     result : out std logic vector(DATA WIDTH*2-1 downto 0); -- Результат
     sel : in std_logic_vector(1 downto 0)
                                                             -- Тип операции
   );
end entity;
architecture rtl of alu is
begin
process (a, b, sel)
begin
   if sel = "00" then
     result <= ext(a + b, DATA_WIDTH*2); -- Сложение, дополнение результата
  elsif sel = "01" then
                                    -- старшими нулями
     result <= sxt(a - b, DATA WIDTH*2); -- Вычитание, знаковое расширение
  elsif sel = "10" then
     result <= a * b;
                                       -- Умножение
   else
     result <= (others => '-'); -- Неопределенный результат
  end if:
end process;
end rtl;
```

Арифметические операции

Результат синтеза



Пример, как синтезируемая структура зависит от выражения



Последовательностные схемы. Триггер, защелка

D-exod

```
C = exod
library ieee;
                                                       Q – s s t x t t
use ieee.std logic 1164.all;
entity trig is
  port
   ( C : in std_logic;
                                -- Вход тактирования (записи)
     S, R : in std_logic; -- Входы установки и сброса
        : in std_logic; -- Вход данных
     Q, QN : out std_logic -- Прямой и инверсный выходы данных
   );
end entity;
-- ЗАЩЕЛКА (сигнал записи с управлением по уровню)
architecture latch a of latch is
begin
process (C, D)
 begin
   if (C = '1') then
      Q \le D; QN \le not D;
                                -- Задание поведения при C = 1,
                                  -- не задано для C = 0 (это плохо!)
   end if;
end process;
end latch a;
```

Последовательностные схемы. Триггер, защелка

D-exod

```
C = exod
library ieee;
                                                       Q – s s t x t t
use ieee.std logic 1164.all;
entity trig is
  port
        : in std_logic;
                                -- Вход тактирования (записи)
   ( C
     S, R : in std_logic; -- Входы установки и сброса
        : in std_logic; -- Вход данных
           : out std_logic -- Прямой и инверсный выходы данных
     O, ON
   );
end entity;
  ТРИГГЕР (с переключением по фронту и асинхронным сбросом)
architecture trig_a of trig is
begin
process (R, C)
 begin
    if R = '1' then Q <= '0'; ON <= '1';</pre>
   elsif C'event and C = '1' then
      Q \le D; QN \le not D;
   end if;
end process;
end trig a;
```

Последовательностные схемы. Регистр


```
D1 RG
D2
        Q2
D3
        Q3
D4
        Q4
D5
        Q5
D6
        Q6
D7
        Q7
D8
        Q8
CLK
       VCC.
       GND
SN74ALS574
```

```
library ieee;
use ieee.std logic 1164.all;
entity reg is
  port
   ( clk : in std_logic;
                                              -- Вход тактирования (записи)
     ena : in std_logic;
                                               -- Вход разрешения работы выхода
     D : in std_logic_vector(7 downto 0); -- Входные данные (8 бит)
          : out std_logic_vector(7 downto 0) -- Выходные данные (8 бит)
   );
end entity;
architecture reg_a of reg is
                                          -- Внутренний регистр памяти
signal mem : std_logic_vector(7 downto 0) := (others => '0');
begin
                                          -- Разрешение работы выходного каскада
0 <= mem when ena = '0' else (others => 'Z');
process (clk)
begin
  if rising edge(clk) then mem <= D; -- Защелкивание данных по фронту СLK
  end if;
end process;
end reg a;
```


Последовательностные схемы. Регистр


Результат синтеза

RTL схема (на уровне регистровых передач)



Технолог. схема (на уровне ячеек)






Последовательный регистр

RG


```
DIN
                                                                             DOUT
                                                                    CLK
library ieee;
                                                                     ENA
use ieee.std logic 1164.all;
entity sreg is
   port
   ( clk : in std logic;
                                           -- Вход тактирования (сдвига)
      ena : in std_logic;
                                           -- Вход разрешения сдвига
      din : in std_logic;
                                           -- Входные данные
      dout : out std_logic
                                           -- Выходные данные
   );
end entity;
architecture Behavioral of sreg is
                                           -- Внутренний регистр, изначально
                                           -- инициализируется нулями
signal sr : std logic vector(7 downto 0) := x"00";
begin
   process (clk)
   begin
      if rising_edge(clk) and ena = '1' then
         sr <= sr(6 downto 0) & din;</pre>
                                           -- Сдвиг влево, вдвижение входных
      end if;
                                           -- данных в младший разряд
   end process;
   dout <= sr(7);
                                           -- Выход со старшего разряда
end Behavioral;
```

Последовательный регистр


Результат синтеза



RTL схема (на уровне регистровых передач)



Технологическая схема (на уровне логических ячеек)



sreg

Реверсивный счетчик

00

Q1

Q2

Q3 Q4

Q5


```
CTR6
library ieee;
                                                                          CLK
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
                                                                          DIR
use ieee.std logic unsigned.all;
                                                                           RESET
entity counter is
   port
            : in std logic;
   ( clk
                                               -- Вход тактирования
      reset : in std logic;
                                               -- Вход сброса (установки в 0)
      dir : in std_logic;
                                               -- Вход задания направления счета
        : out std logic vector(5 downto 0) -- Выходные данные (6 бит)
   );
end entity;
architecture Behavioral of counter is
-- Создание внутренней копии состояния счетчика, т.к. непосредственно с выходным
-- кодом Q не допускаются операции чтения / преобразования
signal cnt i : std logic vector(5 downto 0) := (others => '0');
begin
   process (clk, reset)
   begin
      if reset = '1' then
                                               -- Проверка сигнала сброса
         cnt i <= (others => '0');
                                               -- Асинхронный сброс
      elsif rising_edge(clk) then
                                               -- Следующие операции - синхронные
         if dir = '1' then
                                               -- Проверка направления
            cnt_i <= cnt_i + 1;
                                               -- Суммирование
         else
            cnt_i <= cnt i - 1;</pre>
                                               -- Вычитание
         end if:
      end if;
   end process;
   Q <= cnt_i;
                                                -- Копирование на выход
end Behavioral;
```

Реверсивный счетчик



Q5

Технологическая схема (на уровне логических ячеек)



Описание устройства


G


0

CLK.

```
EΝ
library ieee;
use ieee.std_logic_1164.all;
                                                                                PULSE
use ieee.numeric std.all;
entity GeneratorPWM is
  port
   ( clk : in std_logic;
                                             -- Тактовая частота
     en : in std logic;
                                            -- Разрешение генерации
     pulse : in integer range 0 to 100;
                                            -- Коэффициент длительности
        : out std logic
                                            -- Выходной сигнал
   );
end entity;
architecture Behavioral of GeneratorPWM is
signal cnt : integer range 0 to 99 := 0; -- Счетчик с модулем счета 100
begin
  process (clk)
  begin
     if rising edge(clk) then
                                           -- Операции по фронту тактового сигнала
         if cnt = 99 then
                                           -- Если в счетчике максимум,
                                           -- его сброс
            cnt <= 0;
         else
           cnt <= cnt + 1;
                                           -- Текущий инкремент счетчика
        end if:
     end if;
   end process;
   -- Формирование выходного сигнала:
   -- 1, если в счетчике < pulse,
       0, если в счетчике >= pulse или запрет генерации
   q <= '0' when (cnt >= pulse or en = '0') else '1';
end Behavioral;
```

Результат синтеза







GeneratorPWM

Функциональное моделирование (симуляция)

Структура тестового модуля




Test Bench



Функциональное моделирование (симуляция)


Описание тестового модуля. Начало



```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
USE ieee.numeric std.ALL;
-- Формальное объявление интерфейса тестовой оболочки
ENTITY top tb IS
END top tb;
ARCHITECTURE behavior OF top_tb IS
   -- Объявление моделируемого устройства как компонента UUT (Unit Under Test)
   COMPONENT GeneratorPWM
   PORT (
         clk : IN std logic;
               : IN std logic;
         en
         pulse : IN integer;
               : OUT std_logic
         a
       );
   END COMPONENT;
   -- Имитируемые входные сигналы
   signal clk : std logic := '0';
   signal en : std logic := '0';
   signal pulse : integer range 0 to 100 := 0;
   -- Имитируемый выходной сигнал
   signal q : std_logic;
   -- Период тактового сигнала (1 мкс - 1 МГц)
   constant clk period : time := 1000 ns;
```

Функциональное моделирование (симуляция)

Описание тестового модуля. Окончание




BEGIN

```
-- Связи с тестируемым компонентом
  uut: GeneratorPWM PORT MAP (
         clk => clk,
         en
               => en,
         pulse => pulse,
               => q
       );
  -- Процесс симуляции тактового сигнала
  clk_process: process
  begin
     clk <= '1';
                            -- Лог. 1
     wait for clk_period/2; -- Задержка на полпериода
                            -- Лог. 0
     clk <= '0';
     wait for clk_period/2; -- Задержка на полпериода
  end process;
  -- Процесс симуляции других входных воздействий
  stim proc: process
  begin
     pulse <= 0; -- Начальное значение коэффициента
     en <= '1';
                             -- Разрешение генерации
     for i in 1 to 10 loop
                            -- Цикл по изменению коэффициента
        wait for clk period*500;
        pulse <= pulse + 10;</pre>
     end loop;
     wait;
                              -- Остановка
  end process;
END:
```

Функциональное моделирование (симуляция)

Скриншоты процесса



Полный цикл изменения коэффициента: 0, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100

Name	Value	0 us	500 us	1,000 us	1,500 us	2,000 us	2,500 us	3,000 us	3,500 us	4,000 us	4,500 us	5,000 us	
le cik	1												
∏ _o en	1												
Ū₀ cnt	1												
16 pulse	100	0	10	20	30	40	50	60	70	80	90	100	
Te q	1												

Выходной импульс для коэффициента 10

Name	Value		580 us	585 us	590 us	595 us	600 us	605 us	610 us	615 us	620 us	625 us 630
la dk	1											
le en	1											
୍ଲା cnt	86	\77\78\79\80	81/82/83/84/85	86\87\88\89\90	91/92/93/94/95	96\97\98\99\0	1/2/3/4/5	6 7 8 9 10	11\12\13\14\15	16 (17)(18)(19)(20)	21\22\23\24\25	26 27 28 29 30 31
🖟 pulse	10						10					
Ve q	0											

Выходной импульс для коэффициента 20

Name	Value		580 us	585 us	590 us	595 us	600 us	605 us	610 us	615 us	620 us	625 us 630 ı
∏ _G clk	1	лллл										
V₀ en	1											
Ū₀ cnt	86	\77\78\79\80	81 82 83 84 85	86 87 88 89 90	91/92/93/94/95	96 97 98 99 0	1 2 3 4 5	6 7 8 9 10	11\12\13\14\15	16 17 18 19 20	21\22\23\24\25	26 27 28 29 30 31
Te pulse	10						10					
Ūe q	0											

Выходной импульс для коэффициента 90

Name	Value		4,8	70 us		4,875	us		4,880	us		4,88	5 us		4,890	us		4,895	us		4,900	us		4,905	us		4,910	us		4,915 u	IS	4,920
Ū₀ cik	0		П	ПΠ				П	ш	Ш	ПΠ		$\Box\Box$	ПП	П		Ш			\Box			П	ΠП		Ш		Ш		ПΠ		
V₀ en	1																															
186	75	67 68 69	70 71	72/73	3/74/75	76\7	7)(78)	79 80	81/8	2 83	84 85	86	87) 88	89 90	91/9	2)(93)	94)(95	96 (9	7 (98)	99)(0	1/2	(3)	4)(5	6 7	8)(9 (10	11/1	2/(13)	14 (15	16 (17	\18\19\2	0 21
🖟 pulse	90																90															
Ve q	1																															