

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА – Российский технологический университет» РТУ МИРЭА

ЛЕКЦИОННЫЕ МАТЕРИАЛЫ по дисциплине

Цифровые устройства и микропроцессоры

Часть 1 (5 семестр)

Лекция 10


Основные темы лекции

Запоминающие устройства

Запоминающие устройства

Используются для записи, хранения, выдачи информации, как правило, значительного объема.

Классификация



Также различают: встроенную (внутреннюю) и внешнюю память, основную и кэш-память.

Основные характеристики

Емкость [бит, килобит, ..., байт, ...] — наибольший одновременно хранимый объем.

Разрядность данных [бит] — число записываемых/считываемых бит за одно обращение, соответствует разрядности шины данных микросхемы памяти. Этот объем обычно называют словом, а параметр — разрядностью слова (1, 4, 8, 16, 24, 32, 64, 128).

Разрядность ячейки [бит] — число бит, хранимых как одно целое и к которому можно обратиться по индивидуальному адресу. В большинстве случаев размер ячейки равен 1 байту, в то время как разрядность записываемых/считываемых данных может превышать эту величину.

Организация памяти — записывается как $M \times N$, где M — число слов, N — разрядность слова. Произведение M^*N соответствует емкости памяти в битах. Примеры: 32×1 , $1K \times 4$, $64K \times 8$, $2M \times 32$ (здесь 1K = 1024, 1M = 1024K).

Быстродействие оценивается рядом параметров:


- время выборки;
- время цикла записи;
- время обращения;
- латентность;
- скорости записи и чтения слов и др.

Энергопотребление — потребляемые мощности в режимах чтения/записи/хранения, часто в расчете на 1 бит (удельная мощность).

В качестве простейшего постоянного запоминающего устройства может выступать \dots мультиплексор. Так как ПЗУ по сути является преобразователем адресного кода в код данных, то можно воспользоваться схемой, рассмотренной на лекции 5. Например, мультиплексор 16 х 1 выполняет функции памяти с организацией 16 х 1, при этом информация задается коммутацией информационных входов на 0 и 1.

Структурно-функциональная организация памяти


Структура с двухкоординатной адресацией



Адресная шина разделена пополам. Используется квадратная матрица элементов памяти (ячеек). Активные уровни на выходах дешифраторов однозначно определяют выбранную ячейку. Каждая ячейка может содержать N бит информации. Выходы неактивных ячеек находятся в 3-м состоянии или отключены от соответствующих линий электронными ключами (мультиплексор данных может отсутствовать).


Оперативные запоминающие устройства (ОЗУ, RAM - Random Access Memory)

Типичная микросхема статического ОЗУ



Вместо сигналов RD, WR может использоваться один: $\overline{\mathrm{W}}$ / R


Временные диаграммы чтения-записи



В приведенном протоколе чтения-записи сигнал выбора CS синхронизирован с адресом, а при наличии только одной микросхемы может быть постоянно установлен в состояние лог. "О". Главное устройство формирует сигнал чтения после адреса, для микросхемы сигнал является запросом-требованием на выдачу данных, что микросхема и делает с некоторой задержкой. Главное устройство, считав данные, снимает сигнал записи, в ответ микросхема снимает данные. В режиме записи к моменту выдачи сигнала записи адрес и записываемые данные должны быть уже выставлены, микросхема воспринимает данные по переднему или заднему фронту сигнала записи.

При наличии сигнала \overline{W}/R , только переключающего режимы записи-чтения, роль сигналов, по которым происходят непосредственно операции, выполняет сигнал выбора CS. Соответствующую диаграмму предлагается изобразить самостоятельно.


Элемент памяти статического ОЗУ



Элемент памяти динамического ОЗУ

В данном разделе используются иллюстрации из [Новожилов, раздел 8.5]. Туда же рекомендуется обратиться за более подробными пояснениями по схемам и их функционированию.

Транзистор, используемый в элементе памяти — не имеет внешнего контакта стока:



Упрощенная структура ячеек памяти






Схема чтения/записи для одного столбца



 C_Y — емкость разрядной шины, обычно $C_Y >> C_{3\Pi}$. Усилитель чтения — дифференциальный.

Диаграммы перезаряда конденсатора [Новожилов, рис. 8.5.1]:



При чтении данных из ячейки фактически происходит разрушение информации в самой ячейке, поэтому требуется ее восстановление, что достигается перезаписью только что прочитанных данных. Кроме того, из-за быстрого саморазряда конденсаторов (это время измеряется миллисекундами) необходимо постоянное обновление (перезапись) всех ячеек с периодом порядка миллисекунд. Этот процесс в старых микросхемах осуществлялся внешним контроллером, в современных — соответствующие узлы встраивают непосредственно в саму микросхему памяти.

Существует множество разновидностей динамической памяти, обозначаемых аббревиатурами DRAM, SDRAM, FPRAM, RAMBUS, DDR, DDR2/3/4/5, LPDDR1/2/3/4/5 и др. Их рассмотрение выходит за рамки изучаемой дисциплины, подробные сведения всегда можно найти в публикациях в сети Интернет.

Динамическая память по сравнению со статической имеет бо́льшую удельную емкость, меньшее быстродействие, большее энергопотребление, необходимость постоянной регенерации. Более подробное сравнение — при изучении микропроцессоров.

Постоянные запоминающие устройства (ПЗУ, ROM – Read Only Memory)


Масочные ПЗУ

Занесение информации производится на последних стадиях изготовления микросхемы, например, путем металлизации (создания перемычек) в нужных элементах, этот процесс осуществляется при помощи маски, отсюда и название таких ПЗУ — масочные.

Элементами памяти (связями между строками и столбцами) могут быть:

- полупроводниковые диоды (рабочий и нерабочий);
- МДП-транзисторы (нормальные и с увеличенной толщиной подзатворного слоя);
- биполярные транзисторы.

Особенности: высокая надежность хранения информации, невозможность ее изменения.



[Новожилов, рис. 8.4.1]

Однократно программируемые ПЗУ (OTP – One-Time Programmable)

В качестве связей, задающих состояние элемента памяти, могут использоваться:

- плавкие перемычки (нихром, поликристаллический кремний, титанат вольфрама);
- создаваемые перемычки (р-п переходы диодов или транзисторов).


При производстве все перемычки находятся в одном состоянии, что обычно соответствует записанным во все элементы логическим единицам. В процессе записи информации, для чего используются специальные программаторы, через перемычки (р-п переходы) пропускаются импульсы тока, пережигающие перемычки (или, наоборот, делающие из р-п переходов проводник).

[Новожилов, рис. 8.4.2, 8.4.3]:



Многократно программируемые (репрограммируемые) ПЗУ

Запоминающим элементом выступает МОП транзистор с дополнительным, так называемым плавающим затвором. Структура лавинно-инжекционного транзистора с плавающим затвором (ЛИПЗМОП) показана ниже.



Запись производится подачей на основной затвор положительного потенциала определенного уровня, за счет эффекта туннелирования электроны могут накапливаться в области плавающего затвора, создавая объемный заряд, который сдвигает переходную характеристику транзистора вправо. Для стирания существует два способа:

- ультрафиолетовое облучение кристалла, вызывающее растекание объемного заряда (такие микросхемы имеют специальное окошко, в настоящее время считаются устаревшими):
- электрическое стирание путем приложения к затвору отрицательного потенциала по этому принципу строится практически вся современная память.

Плавающий затвор еще называют «ловушкой заряда». Объемный заряд может сохраняться длительное время (измеряемое годами), но со временем рассасывается, также он подвержен влиянию внешних воздействий (разного вида излучений, температуры).


Разновидности современной Flash-памяти


Термин «flash» («вспышка») память получила из особенности ее стирания, напоминающей процесс фотовспышки — быстрый процесс удаления объемного заряда в группе ячеек. В основе технологии flash-памяти — описанный выше полевой транзистор с плавающим затвором.

Организация памяти особенностей не имеет — обычная двухкоординатная структура (матрица) с линиями выбора строк и столбцов. Но подключение самих ячеек к линиям может производиться разными способами, основными являются NOR («Not OR», «ИЛИ-HE») и NAND («Not AND», «И-HE»).

Схема ячеек в памяти типа NOR

Схема ячеек в памяти типа NAND





В матрице по схеме NOR реализуется независимый доступ (чтение-запись) к любой конкретной ячейке. Для схемы NAND несколько одиночных ячеек памяти соединены последовательно и для записи в какую-то одну необходимо открыть для прохождения тока все другие. Наиболее оптимально организовать обращения к NAND (стирание / запись / чтение) целыми блоками (страницами). Такая схемотехника позволила значительно упростить топологию и сократить размеры ячеек памяти на кристалле.

Сравнительная таблица типов flash-памяти

NOR	NAND
Независимое подключение ячеек	Последовательное соединение нескольких
	ячеек
Большой размер ячейки	Меньшие размеры ячейки и
	коммутационных цепей
Быстрый независимый доступ к отдельной	Усложненный алгоритм доступа к отдельной
ячейке	ячейке
Медленная работа с блоками памяти	Быстрый доступ к блоку ячеек


Основное применение NOR памяти — в качестве встраиваемой в микропроцессор для хранения программы и некоторых данных. NAND память является основной для использования в различных внешних накопителях — отдельных микросхемах, флэшках, твердотельных накопителях (SSD).

Рассмотренная ячейка хранит один бит информации (заряд либо есть, либо его нет). Для таких ячеек существует аббревиатура SLC (Single Level Cell — одноуровневые ячейки). Но современные технологии позволяют задавать уровень заряда, считывать этот уровень, тем самым использовать одну ячейку для хранения несколько бит информации. Так появились структуры MLC (Multi Level Cell — многоуровневые ячейки). Этой аббревиатурой обозначают двухбитовые ячейки (4 уровня напряжения). Выпускается память TLC (Triple Level Cell, трехуровневая ячейка) — 8 состояний, QLC (Quad Level Cell, четырехуровневая ячейка) — 16 состояний, технология развивается и дальше.

С другими электрическими, конструктивными, эксплуатационными характеристиками flash-памяти рекомендуется познакомиться по многочисленным публикациям в сети Интернет.

Каскадирование запоминающих устройств

Схема ОЗУ с наращиванием разрядности слова [Новожилов, рис.8.2.8]



Все микросхемы имеют общие адресные и управляющие сигналы, работают одновременно, обеспечивая заданную разрядность слова данных.




Схема ОЗУ с наращиванием числа слов (объема)

В каждый момент работает только одна микросхема памяти, выбираемая дешифратором в соответствии со старшими битами адреса. Остальные находятся в режиме хранения, а выходы данных — в 3-м состоянии.