

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА – Российский технологический университет» РТУ МИРЭА

ЛЕКЦИОННЫЕ МАТЕРИАЛЫ по дисциплине

Цифровые устройства и микропроцессоры

Часть 1 (5 семестр)

Лекция 5

Основные темы лекции

Триггер Шмитта.


Понятие о комбинационной и последовательностной логике.

Дешифраторы и шифраторы.

Мультиплексоры и демультиплексоры.

Триггер Шмитта


В момент переключения двухтактного выходного каскада через верхнее и нижнее плечо протекает большой сквозной ток — см. ранее рассмотренную схему:




При высокой скорости (т.е. малой длительности импульса тока) электронные компоненты выдерживают подобные перегрузки, но при плавном фронте время протекания тока увеличивается и может привести к перегреву кристалла транзистора. Кроме этого, при нахождении входного уровня в зоне неопределенности ($U^0_{\it BX~MAKC}~\cdots~U^1_{\it BX~MMH}$) логическая схема работает как аналоговый усилитель сигнала. При большом коэффициенте передачи устройство усиливает и передает на выход даже малые шумы и флюктуации, а также способно самовозбудиться.

В триггере Шмитта используется два порога — срабатывания ($U_{\text{СРАБ}}$) и отпускания ($U_{\text{ОТП}}$), при нахождении сигнала внутри этой зоны — зоны неопределенности — переключения не происходит. На вход можно подавать даже аналоговый сигнал.

Логические входы всех современных процессоров, как правило, выполнены с использованием триггера Шмитта.



Стандартный инвертор Инвертор с триггером Шмитта



Комбинационная и последовательностная логика

В комбинационных схемах значения выходных сигналов в данный момент времени однозначно определяются комбинацией входных. В последовательностных схемах выходное состояние зависит от текущих и предыдущих значений входных сигналов, от внутреннего состояния (эффект памяти).

Комбинационная логика		Последовательностная логика
Дешифраторы		Триггеры
Шифраторы	•	Регистры
Мультиплексоры	•	Счетчики
Демультиплексоры	•	Память
Компараторы		
Сумматоры	-	
Умножители		
Шинные формирователи	_	
Преобразователи кодов	>	индикации, Грэя, Джонсона и др.

Краткие определения (неполные!) для отдельных устройств:

дешифратор — выбирает один из выходов по входному коду;

<u>шифратор</u> — формирует код по номеру входного сигнала;

<u>мультиплексор</u> — коммутирует несколько входных сигналов на один выход;

<u>демультиплексор</u> — коммутирует один входной сигнал на несколько выходов;

компаратор — сравнивает два кода;

<u>сумматор</u> — производит арифметическое сложение двух кодов;

<u>умножитель</u> — производит арифметическое умножение двух кодов;

<u>шинный формирователь</u> — повышает нагрузочную способность шин;

<u>преобразователь кодов</u> — формирует выходной код из входного по заданным правилам;

триггер — записывает и хранит одно из двух логических состояний; однобитовая память;

регистр — записывает и хранит многоразрядный код;

счетчик — считает входные импульсы, фиксирует их число в виде кода;

<u>память</u> — записывает, хранит, выдает цифровую информацию произвольного объема.

Примечания.

Все комбинационные устройства по сути являются преобразователями кодов.

В некоторых источниках встречается неправильное название для логики устройств — комбинаторная.

Дешифраторы

Прямой унитарный код — содержит единственную лог. 1, обратный унитарный код — единственный лог. 0. Этот единственный уровень называют активным. Подобный код еще называют одноединичным (однонулевым), 1 из N (0 из N), унарным (последнее не совсем точно), а также используют некорректные определения: линейный, позиционный. Пример унитарного кода с активным уровнем в 5-м двоичном разряде:

№ разряда	7	6	5	4	3	2	1	0
Прямой код	0	0	1	0	0	0	0	0
Обратный код	1	1	0	1	1	1	1	1

Дешифратор (Decoder, DC) — комбинационное устройство с М входами и N выходами, преобразующее М-разрядный входной код в N-разрядный унитарный с активным уровнем в позиции, соответствующей десятичному значению входного кода.

Другие определения:

- дешифратор формирует активный сигнал только на одном выходе, номер которого равен значению входного кода;
 - дешифратор преобразует входной двоичный код в номер выходного сигнала;
 - входной код дешифратора адресует соответствующий выход.




Таблица истинности для дешифратора 3 х 8 с прямыми выходами

Номер	Номер Входы				Выходы						
набора	X2	X1	X0	Y7	Y6	Y5	Y4	Y3	Y2	Y1	YO
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0	0	0	1	0
2	0	1	0	0	0	0	0	0	1	0	0
3	0	1	1	0	0	0	0	1	0	0	0
4	1	0	0	0	0	0	1	0	0	0	0
5	1	0	1	0	0	1	0	0	0	0	0
6	1	1	0	0	1	0	0	0	0	0	0
7	1	1	1	1	0	0	0	0	0	0	0


$$Y0 = \overline{X2} \ \overline{X1} \ \overline{X0} \ \dots \ Y5 = X2 \ \overline{X1} \ X0 \dots$$

Таблица истинности для дешифратора 3 х 8 с инверсными выходами

Номер	E	Входы Выходы									
набора	X2	X1	X0	Y7	Y6	Y5	Y4	Y3	Y2	Y1	YO
0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	1	1	1	1	1	1	1	0	1
2	0	1	0	1	1	1	1	1	0	1	1
3	0	1	1	1	1	1	1	0	1	1	1
4	1	0	0	1	1	1	0	1	1	1	1
5	1	0	1	1	1	0	1	1	1	1	1
6	1	1	0	1	0	1	1	1	1	1	1
7	1	1	1	0	1	1	1	1	1	1	1

$$Y0 = X2 + X1 + X0$$
, ..., $Y5 = \overline{X2} + X1 + \overline{X0}$, ...


Пример реализации одного из прямых выходов



Входы дешифратора обычно обозначают цифрами 1, 2, 4, 8, ..., которые соответствуют весу данного двоичного разряда (номер активного выхода равен сумме указанных цифр входов, на которых присутствует лог. "1").


Дешифратор может иметь один или несколько дополнительных разрешающих входов (на приведенной выше схеме - E). При отсутствии разрешающих сигналов на выходе дешифратора присутствуют только неактивные уровни. Использование разрешающего входа как информационного превращает дешифратор в демультиплексор (см. далее).

Пример реальной микросхемы дешифратора 3×8 (74138, 555ИД7) с тремя разрешающими входами E1, E2, E3 (разрешающие уровня для E1 и E2 — лог. "0", для E3 — лог. "1"):




Для **полного** дешифратора число выходов $N=2^M$, при меньшем числе выходов (при этом не задействованы старшие разряды) дешифратор является **неполным** (см., например, схему ниже с дешифратором 4 x 10).

Примечание. Часто в различных источниках встречается некорректное утверждение: дешифратор якобы преобразует коды из двоичной системы в десятичную. На самом деле выходной унитарный код не является десятичным (хотя, например, в [Микушин, с. 91; ГОСТ 2.743-91] его называют десятичным), такая терминология объясняется тем, что дешифратор может входить в состав подобных преобразователей, например:




Дешифратор может использоваться для выбора устройств, режимов и т.п. — например, входным кодом можно выбирать/включать только одно из устройств, подключенных к выходам дешифратора. Поэтому входы дешифратора также называют *адресными*.



Примечание. К дешифраторам часто относят преобразователи двоичного кода в какой-то иной тип кода, например, в сегментный код индикаторов.

Для увеличения разрядности дешифраторов применяют их каскадирование, см. [Новожилов, рис.4.1.7, 4.1.8]. При этом у входящих в состав устройства дешифраторов меньшей разрядности задействуются входы разрешения. Примеры каскадирования рассматриваются на практических занятиях.

Пример построения неполного дешифратора 6 х 48 на базе дешифраторов 3 х 8:




Шифраторы

Шифратор (Coder, CD) — комбинационное устройство с М входами и N выходами, преобразующее М-разрядный унитарный код в N-разрядный двоичный, значение которого соответствует номеру позиции активного уровня на входе.

Другое определение: шифратор определяет номер входа, на который подан активный уровень.

Шифратор и дешифратор — устройства со взаимно обратными функциями.



У стандартного шифратора такая же таблица истинности, как и у дешифратора (с перестановкой входов и выходов). При этом, например, для шифратора 8×3 допускается всего 8 входных комбинаций, хотя реально их может быть до 2^8 (от независимого источника может быть подано любое число активных уровней).

Приоритетный шифратор (PRCD) — шифратор, у которого старшие входные разряды являются более приоритетными, чем младшие. При наличии активного уровня на одном из входов i уровни на входах с меньшими номерами 0...i-1 игнорируются, т.е. могут быть любыми.


Таблица истинности для приоритетного шифратора 8 х 3 (входы и выходы без инверсии)

Номер	Входы							Выходы			
набора	X7	X6	X5	X4	Х3	X2	X1	XO	Y2	Y1	YO
0	0	0	0	0	0	0	0	1	0	0	0
1	0	0	0	0	0	0	1	Х	0	0	1
2	0	0	0	0	0	1	Х	Χ	0	1	0
3	0	0	0	0	1	Х	Х	Χ	0	1	1
4	0	0	0	1	Х	Х	Х	Х	1	0	0
5	0	0	1	Х	Х	Х	Х	Χ	1	0	1
6	0	1	Х	Х	Х	Х	Х	Х	1	1	0
7	1	Х	Х	Х	Х	Х	Х	Х	1	1	1

х – безразличное состояние.

В реальных микросхемах для идентификации состояний с более чем одним активным уровнем, как и вообще без активных уровней, используются дополнительные выходные сигналы (подробнее см. схему из лабораторного практикума).

Одно из применений шифратора — ввод кода с органов управления (кнопок) для уменьшения разрядности:



Каскадирование шифраторов см. [Новожилов, рис. 4.2.7, 4.2.8].

Мультиплексоры и демультиплексоры

Мультиплексор и демультиплексор выполняют роль переключателя (коммутатора) логических сигналов, передавая их с информационных входов на выходы без каких-либо изменений. У мультиплексора несколько информационных входов и один выход, у демультиплексора — один информационный вход и несколько выходов. В каждый момент выбран только один информационный вход (выход), номер которого задается двоичным кодом на адресных входах. При наличии разрешающего входа можно запретить любые передачи, при этом на выходе (выходах) присутствует неактивный уровень.

Мультиплексор





Таблица истинности для мультиплексора 8 х 1 с инверсным разрешающим входом




Ном		Вход разрешения		ресн зходы	Выход	
BXO	ца	Е	A2	A1	AO	Y
0		0	0	0	0	X0
1		0	0	0	1	X1
2		0	0	1	0	X2
3		0	0	1	1	Х3
4		0	1	0	0	X4
5		0	1	0	1	X5
6		0	1	1	0	X6
7		0	1	1	1	X7
_		1	Х	Χ	Х	0

 $Y = \overline{E} \left(\overline{A_2} \ \overline{A_1} \ \overline{A_0} \ X_0 + \overline{A_2} \ \overline{A_1} \ A_0 \ X_1 + \ldots \right)$

— безразличное состояние

Демультиплексор



Механический аналог демультиплексора




Таблица истинности для демультиплексора 1 х 4

Номер	Вход разрешения	Адре вхо	Выходы					
выхода	Е	A1	A0	Y3	Y2	Y1	Y0	
0	1	0	0	0	0	0	X	
1	1	0	1	0	0	X	0	
2	1	1	0	0	X	0	0	
3	1	1	1	X	0	0	0	
_	0	Х	Х	0	0	0	0	


$$Y_0 = \overline{A_1} \overline{A_0} X E$$

$$Y_1 = \overline{A_1} \overline{A_0} X E$$


$$Y_2 = \overline{A_1} \overline{A_0} X E$$

$$Y_3 = \overline{A_1} \overline{A_0} X E$$

В отличие от механического переключателя мультиплексоры/демультиплексоры логических сигналов осуществляют передачу только в одном направлении (со входа на выход). Для двунаправленной передачи существуют мультиплексоры/демультиплексоры аналоговых сигналов, используемые также и в цифровых устройствах — строятся на основе транзисторных ключей:



Пример схемы мультиплексора-демультиплексора:




Демультиплексор и дешифратор с разрешающим входом по сути представляют собой одно и то же устройство.


Каскадирование мультиплексоров/демультиплексоров см. [Новожилов, рис. 4.3.4, 4.4.4].

Одно из применений мультиплексоров — реализация произвольных логических функций и преобразователей кодов. Упрощенный фрагмент задачи из практических занятий с дополнительными обозначениями:


Таблица истинности 4-х переменных



Реализация на мультиплексоре 16 x 1



Реализация на мультиплексоре 8 x 1



На входы AO, A1, A2 можно подавать любые три входные переменные.