# 華中科技大学

# 数字逻辑实验报告(1)

数字逻辑实验1						
一、系列二进制加法器	二、小型实验室门禁	总成绩				
设计 50%	系统设计 50%					

评语:(包含:预习报告内容、实验过程、实验结果及分析)

教师签名

姓 名: 周铭昊

学 号: U201514559

班 级: <u>CS1603 班(重修)</u>

指导教师:\_\_\_\_\_何云峰\_\_\_\_

计算机科学与技术学院

2018年5月31日

# 華中科技大學

# 数字逻辑实验报告

系列二进制加法器设计预习报告

### 一、系列二进制加法器设计

### 1、实验名称

系列二进制加法器设计。

## 2、实验目的

要求同学采用传统电路的设计方法,对5种二进制加法器进行设计,并利用工具软件,例如,"logisim"软件的虚拟仿真功能来检查电路设计是否达到要求。

通过以上实验的设计、仿真、验证3个训练过程使同学们掌握传统逻辑电路的设计、仿真、调试的方法。

### 3、实验所用设备

Logisim2.7.1 软件一套。

# 4、实验内容

对已设计的5种二进制加法器,使用logisim软件对它们进行虚拟实验仿真,除逻辑门、触发器外,不能直接使用logisim软件提供的逻辑库元件,具体内容如下。

### (1) 一位二进制半加器

设计一个一位二进制半加器,电路有两个输入A、B,两个输出S和C。输入A、B分别为被加数、加数,输出S、C为本位和、向高位进位。

### (2) 一位二进制全加器

设计一个一位二进制全加器,电路有三个输入 A、B 和  $C_i$ ,两个输出 S 和  $C_o$ 。输入 A、B 和  $C_i$ 分别为被加数、加数和来自低位的进位,输出 S 和  $C_o$ 为本位和和向高位的进位。

### (3) 四位二进制串行加法器

用四个一位二进制全加器串联设计一个四位二进制串行加法器, 电路有九个输入  $A_3$ 、 $A_2$ 、 $A_1$ 、 $A_0$ 、 $B_3$ 、 $B_2$ 、 $B_1$ 、 $B_0$ 和  $C_0$ , 五个输出  $S_3$ 、 $S_2$ 、 $S_1$ 、 $S_0$ 和  $C_4$ 。输入  $A=A_3A_2A_1A_0$ 、 $B=B_3B_2B_1B_0$ 和  $C_0$ 分别为被加数、加数和来自低位的进位,输出  $S=S_3S_2S_1S_0$ 

和C。为本位和和向高位的进位。

### (4) 四位二进制并行加法器

利用超前进位的思想设计一个四位二进制并行加法器,电路有九个输入  $A_3$ 、  $A_2$ 、  $A_1$ 、  $A_0$ 、  $B_3$ 、  $B_2$ 、  $B_1$ 、  $B_0$ 和  $C_0$ ,五个输出  $S_3$ 、  $S_2$ 、  $S_1$ 、  $S_0$ 和  $C_4$ 。输入  $A=A_3A_2A_1A_0$ 、  $B=B_3B_2B_1B_0$ 和  $C_0$ 分别为被加数、加数和来自低位的进位,输出  $S=S_3S_2S_1S_0$ 和  $C_0$ 为本位和和向高位的进位。

### (5) 将四位二进制并行加法器封装成一个组件并验证它的正确性

将设计好的四位二进制并行加法器进行封装,生成一个"私有"库元件并验证它的正确性,以便后续实验使用,封装后的逻辑符号参见图 1-1 所示。




图 1-1"私有"的四位二进制并行加法器

# 5、实验方案设计

### (1) 一位二进制半加器的设计方案

半加器是没有进位输入的加法器,真值表如下表 1-1

被加数 A	加数 B	本位和S	进位 C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

表 1-1 一位二进制半加器真值表

得到逻辑表达式:

$$S = \overline{A}B + A\overline{B} = A \oplus B$$

 $C = A \cdot B$ 

图 1-2 为一位二进制半加器电路 .




图 1-2 一位二进制半加器

### (2) 一位二进制全加器的设计方案

全加器是有进位输入的加法器,真值表如下表 1-2

被加数 A	加数 B	低位进位 C <sub>i</sub>	本位和S	高位进位 C。		
0	0	0	0	0		
0	0	1	1	0		
0	1	0	1	0		
0	1	1	0	1		
1	0	0	1	0		
1	0	1	0	1		
1	1	0	0	1		
1	1	1	1	1		

表 1-2 一位二进制半加器真值表

得到逻辑表达式:

$$C_o = AB + Ci(A \oplus B)$$

 $S = A \oplus B \oplus C_i$ 

图 1-3 为一位二进制全加器电路。




图 1-3 一位二进制全加器

### (3) 四位二进制串行加法器的设计方案

把四个一位全加器串联, 低位进位输出连接到高位进位输入。穿行加法 器的输入为两个4位二进制数,分别把相同的位连接到同一个全加器上。串行 加法进位从最低位进到最高位, 即整个进位是分若干步骤进行的。优点是电路 结构简单, 缺点是运算速度慢。

图 1-4 为四位二进制串行加法器电路。




图 1-4 四位二进制串行加法器

### (4) 四位二进制并行加法器的设计方案

采用超前进位加法器,提前产生各位的进位输入,不必等待低位进位的运算结果,减少延迟。

令  $G_i$  为进位生成函数,表示不依靠低位进位时,本位能否产生进位,且  $G_i = A_i B_i$ 

令  $P_i$  为进位传递函数,表示当低位进位为 1 时,本位能否产生进位,且  $P_i = A_i \oplus B_i$ 

四位二进制并行加法器表达式如下:

 $SO = AO \oplus BO \oplus C_0$   $C_1 = A_0B_0 + (A_0 \oplus B_0) C_0 = G_0 + P_0C_0$ 

 $S1 = A1 \oplus B1 \oplus C_1$   $C_2 = A_1B_1 + (A_1 \oplus B_1) C_1 = G_1 + P_1C_1$ 

 $= G_1 + P_1 (G_0 + P_0 C_0)$ 

 $= G_1 + P_1G_0 + P_1P_0C_0$ 

 $S2 = A2 \oplus B2 \oplus C_2$   $C_3 = A_2B_2 + (A_2 \oplus B_2) C_2 = G_2 + P_2C_2$ 

 $= G_2 + P_2 (G_1 + P_1 G_0 + P_1 P_0 C_0)$ 

 $= G_2 + P_2G_2 + P_2P_1G_0 + P_2P_1P_0C_0$ 

 $S3 = A3 \oplus B3 \oplus C_3 \qquad C_4 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_0$ 

图 1-5 为四位二进制并行加法器电路图。




图 1-5 四位二进制并行加法器

# (5) 封装四位二进制并行加法器电路

对"第4步"完成的电路进行封装,然后对它设计的正确性进行验证。 封装后如图 1-6 所示。




图 1-6 四位二进制并行加法器封装电路新建一个测试电路,如图 1-7 所示,进行正确性验证。




图 1-7 测试电路 1

# 華中科技大學

# 数字逻辑实验报告

小型实验室门禁系统设计实验报告

### 二、小型实验室门禁系统设计

### 1、实验名称

小型实验室门禁系统设计。

## 2、实验目的

要求同学采用传统电路的设计方法,对一个"设计场景"进行逻辑电路的设计,并利用工具软件,例如,"logisim"软件的虚拟仿真来检查这个小型实验室门禁系统的设计是否达到要求。

通过以上实验的设计、仿真、验证 3 个训练过程使同学们掌握小型电路系统的设计、仿真、调试方法以及电路模块封装的方法。

### 3、实验所用设备

Logisim2.7.1 软件一套。

# 4、实验内容

设计场景: 某小型保密实验室需要安装一个门禁系统,用于监测、控制和显示该实验室内上班人数,该实验室只有一个门,最多只能容纳 15 人。假设员工进出实验室都要刷校园卡,并且保证一次刷卡后有且只有一人能进出。实验室空置时人数显示为 0,刷卡进入时实验室人数加 1,刷卡离开时实验室人数减 1。当实验室满员时,还有员工在门外刷卡进入时,门禁系统"不"动作,系统报警提示满员。

使用 logisim 软件对小型电路进行虚拟实验仿真,除逻辑门、触发器、7 段数码显示管外,不能直接使用 logisim 提供的逻辑元件库,具体要求如下。

### (1) 设计一个四位二进制可逆计数器电路并进行封装和验证它的正确性

用 D 触发器设计一个四位二进制可逆计数器,并进行封装。该计数器有一个清零端 CLR、一个累加计数脉冲端  $CP_{\text{U}}$  (输入刷卡进入请求)、一个累减计数脉冲端  $CP_{\text{D}}$  (输入刷卡离开请求),四个计数输出端  $Q_{\text{D}}Q_{\text{C}}Q_{\text{B}}Q_{\text{A}}$ 记录当前实验室人数。

将设计好的 4 位二进制可逆计数器进行封装,生成一个"私有"库元件,以便后续实验使用,4 位二进制可逆计数器逻辑符号参见图 2-1 所示。




图 2-1 "私有"的一个 4 位二进制可逆计数器

# (2) 用实验 1 中已封装的"四位二进制并行加法器"设计一个将实验室内人数转换成 8421BCD 码的电路

用实验一中已封装的"四位二进制并行加法器"和适当的逻辑门将二进制数表示的实验室人数转换成两位十进制数的8421BCD码。

### (3) 设计 7 段译码器, 并采用 "7 段数码显示管"显示人数的电路

设计一个7段译码器(参考书的7448 芯片),将两位十进制数的8421BCD码表示的实验室人数用"7段数码显示管"显示出来。

该 7 段译码器有四个输入  $A_3A_2A_1A_0$  和七个输出 abcdefg,  $A_3A_2A_1A_0$  为 8421BCD 码, abcdefg 为 7 段数码显示管对应的段。

### (4) 设计当实验室满员时,门禁"不"动作,系统报警提示满员的电路

当实验室满员时,在累加计数脉冲端 CPu输入刷卡进入请求,计数输出端数据保持不变,门禁"不"动作,系统报警提示满员。当实验室空时,逻辑上不会有实验室内累减计数脉冲端 CPn输入刷卡离开请求。为防止信号干扰,在计数输出为 0 时,若 CPn端有脉冲,也应使计数输出端数据保持不变,门禁"不"动作,但不用报警。

### (5) 设计小型实验室门禁系统电路并进行封装和验证它的正确性

设计满足要求的小型实验室门禁系统电路并进行封装,生成一个小型实验室门禁系统芯片,封装后的小型实验室门禁系统逻辑符号参见图 2-2 所示。




图 2-2 封装后的小型实验室门禁系统

### 5、实验方案设计

### (1)设计一个四位二进制可逆计数器电路

首先要识别出进、出两种模式,并且产生对应的进、出门信号 IN、OUT。

将 CP<sub>U</sub>脉冲接到一个上升沿触发的 D 触发器, D 端恒为 1, 这样只要 CP<sub>U</sub>脉冲产生一个上升沿, D 触发器后续的输出恒为 1, 把这个输出作为进门信号 IN。当按下 CLR 清零或者出现 CP<sub>D</sub>脉冲信号时, 把这个 D 触发器清零。

同理,将CP<sub>D</sub>脉冲接到一个上升沿触发的D触发器,D端恒为1,这样只要CP<sub>D</sub>脉冲产生一个上升沿,D触发器后续的输出恒为1,把这个输出作为出门信号OUT。 当按下CLR清零或者出现CP<sub>U</sub>脉冲信号时,把这个D触发器清零。这样就完成了出门、进门信号的产生。

然后根据进、出门状态的不同设计一个同步计数器。把产生 IN、OUT 信号的 D 触发器设置为上升沿触发,再把连接输出端  $Q_DQ_QQ_QQ_Q$  的 D 触发器设置为下降沿触发,一共用到 6 个 D 触发器。

根据进出状态的不同画出状态转移表,然后得到激励信号的表达式,再根据表达式画出电路,所有的D触发器都能被CLR清零。

状态转移表如下表 2-1 所示。

IN=1加法计数 OUT=1 减法计数 现态 次杰 次杰  $Q_D^n Q_C^n Q_B^n Q_A^n$  $Q_{D}^{n+1}Q_{C}^{n+1}Q_{B}^{n+1}Q_{A}^{n+1}$  $Q_{D}^{n+1}Q_{C}^{n+1}Q_{B}^{n+1}Q_{A}^{n+1}$ 

表 2-1 状态转移表

状态方程卡诺图如下:

当 IN=1 时,加法计数,次态 QAn+1 如表 2-2 所示:

表 2-2 加法计数 Qan+1 卡诺图

QBQA	00	01	11	10
$Q_DQ_C$				
00	1			1
01	1			1
11	1			1
10	1			1

当 OUT = 1 时,减法计数,次态 Q<sub>A</sub><sup>n+1</sup> 如表 2-3 所示:

表 2-3 减法计数 Q<sub>A</sub><sup>n+1</sup> 卡诺图

Q <sub>B</sub> Q <sub>A</sub>	00	01	11	10
00	1			1
01	1			1
11	1			1
10	1			1

当 IN=1 时, 加法计数, 次态 Q<sub>B</sub><sup>n+1</sup> 如表 2-4 所示:

表 2-4 加法计数 QBn+1 卡诺图

Q <sub>B</sub> Q <sub>A</sub> Q <sub>D</sub> Q <sub>C</sub>	00	01	11	10
00		1		1
01		1		1
11		1		1
10		1		1

当 OUT = 1 时,减法计数,次态 Q<sub>B</sub><sup>n+1</sup> 如表 2-5 所示:

表 2-5 减法计数 QB<sup>n+1</sup>卡诺图

$\begin{array}{c} Q_BQ_A \\ Q_DQ_C \end{array}$	00	01	11	10
00	1		1	
01	1		1	
11	1		1	
10	1		1	

当 IN=1 时,加法计数,次态  $Qc^{n+1}$  如表 2-6 所示:

表 2-6 加法计数 Qcn+1 卡诺图

$\begin{array}{c} Q_BQ_A \\ Q_DQ_C \end{array}$	00	01	11	10
00			1	
01	1	1		1
11	1	1		1
10			1	

当 OUT = 1 时,减法计数,次态  $Qc^{n+1}$  如表 2-7 所示:

表 2-7 减法计数  $Q_{C}^{n+1}$  卡诺图

Q <sub>B</sub> Q <sub>A</sub>	00	01	11	10
00	1			
01		1	1	1
11		1	1	1
10	1			

当 IN=1 时,加法计数,次态  $Q_D^{n+1}$  如表 2-8 所示:

表 2-8 加法计数 Qpn+1 卡诺图

Q <sub>B</sub> Q <sub>A</sub> Q <sub>D</sub> Q <sub>C</sub>	00	01	11	10
00				
01			1	
11	1	1		1
10	1	1	1	1

当 OUT = 1 时,减法计数,次态 Q<sub>D</sub><sup>n+1</sup> 如表 2-9 所示:

表 2-9 减法计数 QDn+1 卡诺图

$\begin{array}{c} Q_BQ_A \\ Q_DQ_C \end{array}$	00	01	11	10
00	1			
01				
11	1	1	1	1
10		1	1	1

由卡诺图得到逻辑表达式如下:

$$D_{A} = Q_{A}^{N+1} = \overline{Q_{A}}$$

$$D_{B} = Q_{B}^{N+1} = IN \cdot (\overline{Q_{B}} \cdot Q_{A} + Q_{B} \cdot \overline{Q_{A}}) + OUT \cdot (\overline{Q_{B}} \cdot \overline{Q_{A}} + Q_{B} \cdot Q_{A})$$

$$= IN \cdot (Q_{B} \oplus Q_{A}) + OUT \cdot (Q_{B} \oplus \overline{Q_{A}})$$

$$D_{C} = Q_{C}^{N+1} = IN \cdot (\overline{Q_{C}} \cdot Q_{B} \cdot Q_{A} + Q_{C} \cdot \overline{Q_{B}} + Q_{C} \cdot \overline{Q_{A}}) + OUT \cdot (\overline{Q_{C}} \cdot \overline{Q_{B}} \cdot \overline{Q_{A}} + Q_{C} \cdot \overline{Q_{B}} + Q_{C} \cdot \overline{Q_{A}})$$

$$= IN \cdot [(Q_{B} \cdot Q_{A}) \oplus Q_{C}] + OUT \cdot [(Q_{B} + Q_{A}) \oplus \overline{Q_{C}}]$$

$$D_{D} = Q_{D}^{N+1} = IN \cdot (\overline{Q_{D}} \cdot Q_{C} \cdot Q_{B} \cdot Q_{A} + Q_{D} \cdot \overline{Q_{C}} + Q_{D} \cdot \overline{Q_{B}} + Q_{D} \cdot \overline{Q_{A}}) + OUT \cdot (\overline{Q_{D}} \cdot \overline{Q_{C}} \cdot \overline{Q_{B}} \cdot \overline{Q_{A}} + Q_{D} \cdot \overline{Q_{C}} + Q_{D} \cdot \overline{Q_{B}} + Q_{D} \cdot \overline{Q_{A}}) + OUT \cdot (\overline{Q_{C}} \cdot Q_{B} \cdot Q_{A}) \oplus \overline{Q_{D}}]$$

$$= IN \cdot [(Q_{C} \cdot Q_{B} \cdot Q_{A}) \oplus Q_{D}] + OUT \cdot [(Q_{C} + Q_{B} + Q_{A}) \oplus \overline{Q_{D}}]$$

根据表达式画出电路图,图 2-3 为四位二进制可逆计数器电路图。




图 2-3 四位二进制可逆计数器电路图

# (2) 用实验一中已封装的"四位二进制并行加法器"设计将实验室内人数 转换成 8421BCD 码的电路

将二进制数表示的实验室人数转换成两位十进制数的 8421BCD 码, 真值表如下表 2-10 所示。

表 2-10 二进制转 8421BCD 码真值表

十进	输	前入 4 位二进 制数 输出 8421BCD 码		输出 8421BCD 码								
制	$A_3$	$A_2$	A <sub>1</sub>	$A_0$	$S_7$	$S_6$	$S_5$	$S_4$	$S_3$	$S_2$	$S_1$	$S_0$
0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0	1
2	0	0	1	0	0	0	0	0	0	0	1	0
3	0	0	1	1	0	0	0	0	0	0	1	1
4	0	1	0	0	0	0	0	0	0	1	0	0
5	0	1	0	1	0	0	0	0	0	1	0	1
6	0	1	1	0	0	0	0	0	0	1	1	0
7	0	1	1	1	0	0	0	0	0	1	1	1
8	1	0	0	0	0	0	0	0	1	0	0	0
9	1	0	0	1	0	0	0	0	1	0	0	1
10	1	0	1	0	0	0	0	1	0	0	0	0
11	1	0	1	1	0	0	0	1	0	0	0	1
12	1	1	0	0	0	0	0	1	0	0	1	0
13	1	1	0	1	0	0	0	1	0	0	1	1
14	1	1	1	0	0	0	0	1	0	1	0	0
15	1	1	1	1	0	0	0	1	0	1	0	1

由真值表知,当输入 $0^9$ 之间的数时,输出的BCD码高四位为0,低四位与输入4位二进制数相同。当输入 $10^2$ 15之间的数时,输出的BCD码高3位为0,低5位等于输入4位二进制数加上0110(十进制6)。

所以输出的 BCD 码高 3 位恒等于 0, 低 5 位等于输入  $A_3A_2A_1A_0$ 加上 0 或 6. 当  $A_3=1$  且  $A_2A_1$ 不等于 00 时,输入>9, 加数为 6; 否则加数为 0。 图 2-4 为一位 16 进制数转 2 位 8421 码电路图。




图 2-4 一位 16 进制数转 2 位 8421 码

### (3) 设计7段译码器,并采用"7段数码显示管"显示人数的电路

## (A) 设计一个7段译码器

译码器真值表如下表 2-3 所示

表 2-3

输入	输出	字形
$A_3A_2A_1A_0$	abcdefg	ナル
0000	1111110	0
0001	0110000	1
0010	1101101	2
0011	1111001	3
0100	0110011	4
0101	1011011	5
0110	1011111	6
0111	1110000	7
1000	1111111	8
1001	1111011	9

由真值表得表达式如下,根据表达式作出7段译码器电路,如图2-5所示。




图 2-5 7 段译码器电路图

### (B) 设计用"7段数码显示管"显示人数的逻辑电路

首先把输入的 4 位二进制数转化为 8 位 BCD 码, 然后通过两个 7 段译码器, 分别产生 7 个输出, 连接到 7 段数码管的相应位置。 7 段数码显示电路图如图 2-6 所示。




图 2-6 用 7 段数码显示管显示实验室人数的电路

(4)设计当实验室满员时,门禁"不"动作,系统报警提示满员的电路 当计数器输出为 1111 时,不再输入 CP<sub>u</sub>信号到计数器中; 当计数器输出为 0000 时,不再输入 CP<sub>p</sub>信号到计数器中。图 2-7 为报警电路。




图 2-7 报警电路图

### (5) 设计小型实验室门禁系统电路

首先使用封装好的四位二进制可逆计数器计数,计数器输出的值先转换为8421BCD码,然后输入到为2个7段译码器中。图2-8为门禁系统电路。




图 2-8 门禁系统电路图

### 6、实验结果记录

(1)给出"私有"库元件(采用一个四位二进制可逆计数器进行封装)的测试电路

图 2-9 为可逆计数器测试电路。




图 2-9 可逆计数器测试电路

(2) 给出采用实验 1 中已封装的"四位二进制并行加法器"设计的将实验室内人数转换成 8421BCD 码的电路

图 2-10 为二进制数转换成 8421BCD 码的电路。




图 2-10 二进制数转换成 8421BCD 码的电路

## (3) 给出采用"7段数码显示管"显示人数的电路

图 2-11 为人数显示的电路。




图 2-11 人数显示的电路

(4) 给出当实验室满员时,门禁不动作,系统报警提示满员的电路图 2-12 为系统报警电路图。




图 2-12 系统报警电路

(5)给出"私有"库元件(采用小型实验室门禁系统电路进行封装)的测试 电路

图 2-13 为实验室门禁系统测试电路。




图 2-13 实验室门禁系统测试电路

### 7、实验后的思考

### (1) 这两次实验的难点你认为在哪些方面?

用 D 触发器设计四位二进制可逆计数器是本次实验中一个难点。设计过程中遇到竞争问题,切换进、出模式后的第一个周期会保持着上次的进出状态,而不能即时切换为新的进出模式。

### (2) 你是如何解决的?

竞争问题的原因是所有的触发器都设置为了上升沿触发。所以在切换进、出模式后,脉冲信号出现上升沿时,有 2 个 D 触发器要更新进、出状态,还有 4 个 D 触发器要根据进、出的状态采用不同的激励信号,两者发生竞争。只要把前者改为上升沿触发,后者改为下降沿触发即可。

### (3) 意见和建议

建议老师提供一下7段数码管的引脚图作为连线参考,一个一个试挺麻烦的。