




## 上电延迟计算公式 Vcc电源电压,V0电容初始电压,Vt为t时刻电压 t=RC\*In((Vcc-V0)/(Vcc-Vt))

SY8032 SY8088 SY8089 完全兼容,输出电流不同 EN有效电压不同 3.3V和0.9V的电流比较大, 特别是0.9V,峰值电流可能达到1A以上 这里视情况替换大功率芯片





上电延迟 CE最低有效电压1.2V 47k\*0.1u\*ln(5.0/3.8)=1.67ms






上电延迟 CE最低有效电压1.2V 20k\*0.1u\*ln(3.3/2.1)=0.9ms







实测这部分电路有问题, 按照海思原理图连接后输出电压1.4V,芯片发热严重,不能正常工作, 猜测需要设置相关寄存器,但没有在手册中找到如何设置动态调压的内容 因此贴片时不要焊接R10;想偷懒可以R10、R11、R12、C56都不焊 上电延迟 CE最低有效电压1.0V 47k\*0.1u\*ln(3.3/2.3)=1.69ms




OV5640的上电时序要求: 上电时序先1.8V,后2.8V,延时大于0ms即可 注意单点接地







Schematic		Schematic1			Update	Date	2022-11-0	)2		
Scriematic	Schematici					Date	2022-06-18			
Page		power			Part N	umber	JLCPCB-	001		
Drawed	嘉立创EDA									
Reviewed	嘉立创EDA			Actio	on_2_F	oor_v	/1			
		VER	SIZE		PAGE	2	OF	7		
₩DEDA		V0.1	A3	深	圳嘉立	创科技	支发展有[	限公司	<b>=</b>	


如果这些管脚和外设器件的信号管脚有连接,那么必须在该信号上设计上下拉电阻来确定配置管脚的初始状态,BOOT\_SEL1/SFC\_INPUT\_SEL/SFC\_DEVICE\_MODE 信号做上拉设计时电阻阻值推荐 1k,其他信号上拉电阻阻值推荐 10k,下拉电阻阻值统一推荐 4.7k。 摘自《Hi3516EV200 硬件设计用户指南》





Schematic		Schematic1				Update Date 2022-08-31			
Scriematic		Ochematica			Create	Date	2022-06-26		
Page			Part N	umber	JLCPCB-	001			
Drawed	嘉立创EDA								
Reviewed	嘉立创EDA	Action_2_Poor_v1							
		VER	SIZE		PAGE	3	OF	7	
₩İÜEDA		V0.1	A3	深圳嘉立创科技发展有限公司					ij







Q1管可用三极管或MOS,比如9014、8050、SI2302等,一定注意引脚顺序!三极管和MOS管的引脚不一定等价兼容! R42限流电阻的大小请根据屏幕的背光电流进行计算,并且使用MOS管需要考虑MOS导通电阻,使用三极管需要考虑导通压降 使用PWM或IO控制背光开关与亮度则全部焊接 屏幕常亮则不接R43、R44、Q1管,短接Q1管的2脚,3脚,并将R42替换为合适的限流电阻大约在100到200欧姆之间


R40 4.7k R41 12C2_SDA 12C2_SCL 4.7k
TOUCH_SCL I2C2_SCL TOUCH_SDA I2C2_SDA


Cohomotic		Schemati	Upda	Update Date 2022-09-08				
Schematic		Scriematici				2022-06-18		
Page		screen	Part	Number	JLCPCB-001			
Drawed	嘉立创EDA							
Reviewed	嘉立创EDA	Action_2	Action_2_Poor_v1					
		VER	SIZE	PAGE	4	0F 7		
	立创EDA	V0.1	A3	深圳嘉:	立创科技	支发展有限公司		




1. 所有音频信号(输入输出以及 MICBIAS)以 GND 作为参考,音频信号的回流路径不会与其他信号公用;不管是音频信号还是其回流路径,均远离数字信号;
2. 音频信号的地,直接打 GND 过孔到系统地,不与其他模块的 GND 连接在一起并公用一个 GND 过孔;
3. 音频模块的 GND 不用与系统地分割并单点接地,要求音频模拟地有一个完整的地平面,且有足够的 GND 过孔。摘自海思官方文档









☆☆別EDA		V0.1 A3 深圳嘉立创科技发展有限公司							
		VER	SIZE		PAGE	5	OF	7	
Reviewed	嘉立创EDA			Actio	Action_2_Poor_v1				
Drawed	嘉立创EDA								
Page		video_audi	video_audio				JLCPCB-	-001	
Scriematic		Scriematici					2022-06-18		
Schematic	Schematic1					Date	2022-08-	31	







Schematic		Schematic1			Update Date 2022-08-31						
oonoma e ro		Corromati			Create	Date	2022-06-1	8			
Page		other					JLCPCB-	001			
Drawed	嘉立创EDA										
Reviewed	嘉立创EDA	嘉立创EDA Ac					Action_2_Poor_v1				
		VER	SIZE		PAGE	6	OF	7			
<b>☆立创EDA</b>		V0.1	A3	深圳嘉立创科技发展有限公司					]		

不是每个人都舍得用SMT,因此为了尽可能方便手工焊接,我尽量选用了0603的封装。 目前电容全部采用0603及以上封装,对于焊接后续不会修改的电阻采用0402封装,对于boot相关电阻,为方便后续修改采用0603封装

主板元件密集,因此在上下两侧添加工艺边,并在工艺边上添加SMT的定位孔和光学点位点

MIPI信号线、USB信号线需要阻抗匹配,但是我没做(连上就行,又不是不能用,无非就是信号差一点,狗头.jpg。其实是个人能力有限,希望有大佬能指点一二!) 主控的封装为 QFN-88\_L9.0-W9.0-P0.35-BL-EP5.26,立创提供的封装引脚太短,无法手工焊接,本原理图中专门加长了引脚,MPU6050的封装同样加长引脚 3.3V和0.9V需要的功率较大,建议选用输出电流1.5A以上的芯片,1.8V需要的功率较小,使用输出电流1A的芯片就可以

所有容阻元件均已替换为基础库元件,SMT生产科节约换料费,基础库元件查询网址https://www.jlc.com/portal/smtComponentList.html

以下元件默认不加入BOM,如需SMT一定记得修改电源相关 C56 R10 R11 R12 BOOT相关 R21 R22 R24 R26 R28 R31 音频相关 R56 芯片 U1 接插件 CN1

Schematic	Schematic1					Update Date 2022-11-14			
						Date	2022-06-1		
Page		Part N	lumber	JLCPCB-	001				
Drawed	嘉立创EDA								
Reviewed	嘉立创EDA	Action_2_Poor_v1							
		VER	SIZE		PAGE	7	OF	7	
₩İEDA		V0.1	А3	深	圳嘉立	创科技	支发展有限	限公司	1