多目标视觉闭环指向系统

基于 FPGA 流式计算的几何靶标视觉测量与云台接口设计

作品设计报告　2026 年 11 月 4 日

摘要

本项目以 FPGA 为视觉测量核心，将几何靶标的颜色判定、可选 3×3 多数滤波、像素计数、坐标累加与包围框更新映射为 Zynq PL 硬件逻辑，随 640×480 RGB565 图像采集完成每帧 307200 个像素的处理，输出带帧序号的结构化测量。OpenMV 负责云台侧局部视场的色块位置与偏差观测，STM32 接收两路观测并管理状态和控制接口，PC 负责显示、记录与独立参考核对。FPGA 统计核心在真实相机流的 100 组同帧比较中与软件参考逐字段一致；滤波配置在 60.078 秒内接收 1800 个完整帧，平均 29.96 帧/秒。两行二值滤波缓存为 160 字节，相当于同精度整帧掩码容量的 1/240；32 字节测量扩展连接视觉与下游应用。完整顶层布局布线的 LUT 和寄存器占用分别为 7.31%和 2.42%。作品以采集端流式计算、紧凑结果接口和同帧核对构成可复用的视觉测量模块，服务于教学、巡检及几何靶标观测。

关键词　Zynq FPGA；流式图像处理；同帧验证；跨时钟域；视觉测量

第一部分　作品概述

1.1 功能与特性

FPGA 承担固定相机主视场的像素计算：DVP 采样适配、RGB565 颜色判定、可选 3×3 多数滤波，以及前景像素数、坐标和、包围框与有效状态生成。帧测量通过 UDP 扩展头和 UART 接口输出，支撑 PC 显示与 MCU 观测接入。OpenMV 独立处理云台侧局部图像，输出相对画面中心的位置偏差；STM32 负责观测接收、状态管理及云台控制接口。软件以三套独立上下文组织接口，实物运动验证覆盖第一套云台的手动模式。

1.2 应用领域

作品面向机器视觉与 FPGA 教学、颜色几何靶标定位、流式图像算子实验和异构接口验证，学生可对照同帧像素、掩码与统计结果理解软硬件协同。在此基础上，应用方向可拓展至工业巡检、园区安防、应急救援、无人平台感知，以及国防科研与军工试验。工业与园区场景可研究设备标记定位、设施状态观察及异常区域提示；应急场景可研究救援标记识别、物资定位和民用基础设施损伤巡检；

无人平台可探索移动观测与结构化结果回传；国防科研场景可面向光电载荷测试、模拟靶标观测和训练仿真，验证感知接口与快速状态回传。上述方向共享采集端流式计算、紧凑测量接口和同帧核对方法。实验以受控室内的无生命几何靶标为对象，输出屏幕标记、位置测量和运行日志，为场景迁移提供基础。

1.3 主要技术特点

FPGA 图像处理的价值在于将固定规则运算映射为随数据推进的硬件通路[1-2]。本项目的颜色判断、坐标累加与边界比较在像素到达时完成，统计路径无需等待主机重新遍历整帧；3×3 多数滤波以两行二值缓存提供邻域数据。帧结束后，PL 发布完整统计快照，并以 32 字节扩展将帧序号与测量字段带入视频链路。原子跨域传递和 UART 整行调度使同一测量能够被显示、记录及观测接口一致使用。

1.4 主要性能指标

表 1 主要性能指标及验证范围

指标	验证结果	验证范围
图像输入	640×480，RGB565	实物视频
PL/软件一致性	100 组零差异	颜色统计同帧样本
UDP/MCU 一致性	108 组零差异	观测链路同帧记录
布局布线 WNS	+2.024 ns	布局布线报告
两行掩码缓存	160 B	RTL 结构与尺寸计算

1.5 主要创新点

（1）以 FPGA 构建采集端视觉测量核心，将每帧 307200 个像素的颜色判断、统计与范围提取直接映射为硬件运算。（2）用 160 字节两行掩码缓存支持 3×3 局部滤波，用 32 字节扩展表达帧测量，兼顾局部计算与紧凑接口。（3）以帧序号、原子快照和独立软件参考核对 FPGA 输出，使运算正确性与跨接口结果可直接检验。

第二部分　系统组成及功能说明

2.1 整体介绍

系统以 FPGA 视觉测量为主链，OpenMV 局部观测与 STM32 接口管理作为配套模块。固定 OV5640 图像进入 Zynq PL 后，一路沿视频通道回传 PC，一路进入自编颜色判定、可选滤波和整帧统计逻辑；两路共享输入像素与帧边界。PL 将统计结果发往 PC 和 STM32。OpenMV 使用云台侧独立相机获取局部视场，将位置偏差发送给 STM32。固定视场的全帧统计与局部相机的偏差观测分别来自两条计算链，STM32 在接口层接收和管理这些结果。




图 1　系统架构与数据流

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件平台采用正点原子 Z100 系列底板与 ATK-CF7100B 核心板，器件为 XC7Z100 系列，布局布线目标为 xc7z100ffg900-2。固定相机为 DVP 接口的 ATK-MC5640 V1.2。项目计算核心为 Zynq 的可编程逻辑 PL，颜色判断、邻域滤波和帧统计均由 RTL 实现；PC 负责显示与参考计算。OpenMV 提供云台侧视觉观测，SkyStar STM32F407 提供串口接入及控制接口。器件资源结构参见 DS190[3]。

表 2 FPGA 与配套模块的功能分工

模块与职责	输入	计算或处理输出
OV5640 固定相机	实验区域图像	DVP 像素流与帧行同步
FPGA 主视场计算	640×480 RGB565 像素流	颜色判定、可选滤波、计数、坐标和、包围框
FPGA 结果接口	帧统计与完整性状态	UDP 扩展、UART 质心及测量、原子快照
STM32 接口管理	PL 测量、OpenMV 偏差、控制消息	观测解析、状态与会话管理、PWM 控制接口
OpenMV 局部观测	160×120 局部相机图像	色块位置、dx/dy 与有效标志
PC 显示与独立核对	原始视频与 PL 测量	预览叠加、软件参考、同帧比较与日志

2.2.2 机械设计介绍

固定相机与二维舵机云台采用分体布置。固定相机覆盖实验区域，云台侧相机提供局部视场；PAN 与 TILT 分别对应水平和俯仰方向。软件以独立上下文区分三套云台接口，实物平台包含三套双轴云台及其局部相机，系统实物与接线见图 9—图 11。图像坐标与机构姿态的对应关系取决于相机外参、两轴方向及安装几何。

2.2.3 电路各模块介绍

FPGA 内的 DVP 适配器在 PCLK 域将两个输入字节配对为 RGB565 像素，以 HREF 限定有效像素、VSYNC 组织帧边界，并生成像素坐标及帧起止信号。颜色与统计逻辑旁路读取同一像素流，不向原视频通道施加反压。对每个命中像素，PL 并行更新像素数、X/Y 坐标和及四个边界值；帧结束后发布完整结果。不完整帧输出无效，避免应用读取上一帧位置。

PL 通过 UART 向 STM32 发送测量，并承载状态交互；OpenMV 经独立局部视觉串口向 STM32 发送位置偏差与有效标志。STM32 解析观测消息、管理会话和控制状态，并通过定时器接口组织 PWM 输出。测量接收与运动授权分别管理，运动接口包含公共 PWM 使能、显式授权和故障锁定。串口连接约定包括 TX/RX、公共地与逻辑电平；STM32F407 的 USART 和定时器功能参见 RM0090[4]。

2.3 软件系统介绍

2.3.1 软件整体介绍

PC 接收 FPGA 输出的视频与测量，完成 UDP 重组、RGB565 解码、结果叠加和日志记录。独立 Python 参考对同一原始帧重新计算像素数、坐标和、包围框及质心，检验 PL 运算与序号配对；参考计算承担核对职责。OpenMV 脚本处理自身 160×120 局部图像，按色块有效性输出 dx、dy 与标志。STM32 固件解析两路观测，维护接收状态和控制接口。PL 空间滤波作用于原始颜色掩码，PC 显示稳定化作用于界面呈现。

2.3.2 FPGA 颜色判定与流式统计

颜色判定使用 RGB565 的 R5、G6 和 B5 字段，条件为 R5≥15、G6≤30、B5≤22、2R5≥G6+13，以及 B5≥6 或 G6≤12。阈值面向固定光照与背景条件下的红色几何靶标配置。

统计核心对每个匹配像素更新 count、sum_x、sum_y 和包围框，全部逐像素累加与比较在 PL 内完成。640×480 输入下，count 最大 307200，sum_x 最大 98150400，sum_y 最大 73574400，由 19 位计数与 28 位坐标和覆盖。UDP 扩展传递这些统计量，由 PC 以整数除法求质心；UART 测量发送器在 PL 内以 28 周期迭代除法生成质心。count 为 0 时发布无效目标，当前统计对象为全帧颜色前景。




图 2 像素处理与帧统计数据通路

表 3 帧测量数据契约

字段	位宽或范围	含义	边界处理
count	19 位；≤307200	匹配前景像素数	0 时目标无效
sum_x	28 位；≤98150400	匹配像素的 X 坐标和	与 count 来自同帧
sum_y	28 位；≤73574400	匹配像素的 Y 坐标和	与 count 来自同帧
bbox	X 为 10 位；Y 为 9 位	前景包围框，端点含边界	无目标时不保留旧框
centroid	整数坐标	sum_x/count 与 sum_y/count 向下取整	count=0 时不计算
complete / valid	状态标志	帧完整性与目标有效性	不完整帧输出无效

表中字段定义固定 640×480 输入下的帧测量契约，供 RTL、软件参考和接口接收端共同使用。

2.3.3 空间滤波与结果关联

FPGA 通过行缓存复用相邻行数据，支持随像素输入推进的局部邻域运算[5]。可选 3×3 多数滤波用两个一位行缓存形成窗口，至少五个前景像素时接受中心像素；外圈采用有效区域裁剪。全红图像仿真的参考输出为 304964 个像素，包围框为(1,1,638,478)。滤波在像素统计前处理掩码，局部空间一致性由硬件规则确定。




图 3 图像与测量结果的帧关联

每帧原始像素载荷为 614400 字节。视频首包保留原 8 字节头，并追加 32 字节测量扩展，包含序号、状态、掩码版本、count、坐标和与边界框。视频帧 N 携带上一帧 N−1 的统计结果，接收端据 result_seq 完成图像与测量的准确配对；原图同时服务于预览和黄金参考。

2.3.4 跨域快照与 UART 调度

PL 同时承担帧结果的跨时钟域传递与测量封装。vision_snapshot_cdc 通过 219 位原子邮箱和双域握手传递整帧快照，保持各字段属于同一结果；反压和丢弃分别计数，复位协调断言并在各域同步释放。多位跨域同步的设计依据见 UG949[6]。UART 测量发送器使用 28 周期迭代除法生成质心，共享发送器按控制、配置、测量的优先级发送完整消息，并在交接时排空已开始的行。

会话层从 UART 同步消息获取 nonce，通过显式配置绑定测量会话，联合校验 CRC、nonce 和 session。CRC 检查传输差错，会话字段关联数据来源，测量通道负责观测数据；运动命令由独立授权路径管理。




图 4 跨时钟域快照与串口调度

2.3.5 AI 辅助设计

AI 辅助覆盖接口定义、RTL 与测试台、构建脚本及日志分析。采纳内容以明确的位宽、时钟关系和断言为约束；与采样边沿或接口语义不一致的模型输出不纳入实现。接口约束、数值含义与测试结论由人工审核，仿真和实现工具提供结果依据。

2.4 项目整体优势与架构对比

2.4.1 在 FPGA 采集路径完成像素计算

整帧软件统计由 CPU 读取图像并逐像素判断和累加。本项目将相同输入与判定规则映射为 PL 逻辑，在采集过程中生成前景计数、坐标和及包围框，结果使用者可直接读取帧测量。FPGA 的核心贡献是承担主视场的像素计算，并把图像转换为可供应用使用的统计字段；OpenMV 的局部视觉链和 STM32 的接口管理分担不同任务。




图 5 整帧软件与 PL 流式架构对照

每帧 640×480 图像包含 307200 个像素，颜色判断、两路坐标累加与四个边界比较由 PL 按有效像素更新。应用读取固定测量字段即可获得范围和质心所需信息；PC 对原始像素的再次遍历用于独立核对。图 6 按任务执行位置比较两种架构，展示像素统计在本项目中的硬件归属。




图 6 像素统计任务的执行位置

2.4.2 用紧凑结构化字段连接视觉与应用

FPGA 将每帧像素计算结果组织为 32 字节测量扩展，与 614400 字节 RGB565 像素载荷的体积比为 1：19200。原始视频保留用于预览和同帧核验，扩展字段增加约 0.0052%的像素载荷。下游可按帧序号直接读取像素数、坐标和、边界与有效状态，减少应用对整帧像素统计的依赖。该比值描述结果表达规模，完整视频通道仍持续传输。




图 7 图像与测量字段的载荷规模

2.4.3 以行缓存实现局部邻域运算

片上存储需结合访问方式与资源约束组织[7]。多数滤波以一位二值掩码表示前景，两个 640 位行缓存保存滑动窗口所需的行数据，容量共 160 字节。相同 1bit/pixel 精度下，整帧掩码需要 38400 字节，两行缓存为其 1/240。图示为 640×480 输入下不同滤波

缓存策略的理论容量，视频通道存储及窗口、统计寄存器另计。




图 8 不同缓存策略的存储容量

帧序号、完整性和目标状态与统计字段共同构成原子结果，使显示、日志和观测接口可以检查数据来源。整帧快照与紧凑字段因此同时承担应用连接和结果核对的职责。

第三部分 系统性能与验证结果

3.1 系统能力

系统的主要计算能力集中在 FPGA：从 OV5640 像素流中完成颜色判定、可选多数滤波与帧级统计，并发布可核对的结果。PC 提供真实图像显示和独立软件参考，OpenMV 提供局部视觉偏差，STM32 提供观测接收及控制接口。以下分别给出 FPGA 运算一致性、图像接收吞吐和完整顶层资源结果，各项指标对应其测试配置。

3.2 功能结果

3.2.1 机械与运动接口

第一套双轴云台在独立手动模式下支持 PAN、TILT 两轴运动、回中与停止。PC 透传链路能够传递两轴命令，反馈状态可表示使能关闭。运动响应属于手动接口的验证范围。

系统实物由 FPGA 开发板、固定相机、三套带局部相机的双轴云台及接口接线组成。正面视图展示主视场计算平台与云台的空间布置，侧面视图展示机构层次，俯视图展示板卡与云台之间的接线。




图 9 系统正面实物图




图 10 系统侧面实物图




图 11 系统俯视与接线实物图

3.2.2 电路与数据接口

自编 DVP 适配、颜色判定、帧统计与测量扩展已接入 OV5640 实物图像，100 组同帧比较直接检验了 FPGA 统计值。UART 观测接口将 PL 测量发送给 STM32，视频与测量可通过帧序号核对。FPGA 由此同时承担主视场的像素运算和结构化结果输出；STM32 接收结果并维护接口状态。完整顶层资源和时序结果见表 4。

3.2.3 软件与局部观测

PC 在真实相机画面上显示 PL 包围框和质心，并提供逐字段参考比较与日志。OpenMV 独立执行局部色块观测，脚本输出 dx、dy 和有效标志，现场目视记录确认其能框出红色几何靶标。STM32 承担观测解析与状态管理。两相机同靶关联和联合反馈尚未通过验收，局部识别与 FPGA 统计分别按各自证据评价。

3.3 量化指标与适用条件

3.3.1 FPGA 运算一致性与图像吞吐

真实 OV5640 图像的 100 组同帧比较中，PL 与 Python 参考的像素数、坐标和、包围框及由统计量得到的质心全部一致，表明采集端硬件计算与既定颜色统

计规则一致。独立滤波试验的 100 组无目标样本同样一致；该样本检验无目标输出与结果封装。滤波配置在 60.078 秒窗口内接收 1800 个完整帧，平均 29.96 帧/秒，并记录 1 个不完整帧和 1 个异常包。该数值表示接收端图像吞吐，不代表闭环控制频率。另一次 UART 观测试验记录 108 组 UDP/MCU 同帧统计一致，反映该配置下的测量传输一致性。

3.3.2 资源与时序

约束与报告的分析方法参见 UG903、UG906[8-9]。完整顶层 ov5640_udp_pc 在 Vivado2024.2、目标 xc7z100ffg900-2 上的布局布线报告中，LUT 占用 20277/277400，寄存器占用 13427/554800，分别为 7.31%和 2.42%。统计包含视频框架与集成逻辑，六类资源余量以同一器件容量为分母。

表 4 完整顶层资源与时序报告

项目	完整顶层结果	说明
完整顶层资源占用		
Slice LUT	20277 / 277400，7.31%	布局布线后
Slice Registers	13427 / 554800，2.42%	布局布线后
已约束路径的时序余量		
WNS / WHS	+2.024 / +0.060 ns	已约束路径
TNS / THS	0 / 0 ns	路径时序统计
约束覆盖与方法学		
no_clock / 内部未约束端点	0 / 0	时钟与内部端点覆盖
缺失输入 / 输出延迟	17 / 8	I/O 延迟约束缺失
CDC Critical	2	未豁免
方法学 Critical Warning	TIMING-6、TIMING-7	报告保留项




图 12 完整顶层六类资源余量

完整顶层已约束路径的 WNS 为+2.024ns、WHS 为+0.060ns，TNS 与 THS 均为 0。约束覆盖情况见表 4，适用条件见 3.3.4。

3.3.3 架构优势

项目优势由 FPGA 承担的计算任务及其结果共同体现：主视场 307200 像素/帧的颜色统计在采集路径完成，真实相机的 100 组同帧结果与软件规则一致；160 字节两行缓存支撑局部多数滤波，32 字节扩展将帧测量交给应用。OpenMV 专注局部视场偏差，STM32 专注观测与控制接口，使像素计算、局部观测和接口管理职责明确。完整顶层 LUT 占用 7.31%，寄存器占用 2.42%，为后续算子与接口扩展保留资源空间。

3.3.4 适用条件

系统面向固定分辨率、受控室内光照下的红色几何靶标，多个红色区域按全帧前景合并统计。OpenMV 与固定相机的坐标属于各自视场；双相机同靶关联、联合逐帧反馈及自主视觉闭环尚未通过验收，实物运动证据覆盖第一套云台手动模式。运算、通信与布局布线指标对应各自测试配置，108 组一致性属于独立 UART 观测试验。时序数值适用于已约束路径，CDC 及 I/O 约束项见表 4，完整板级时序签核条件尚未满足。

第四部分　总结

4.1 可扩展之处

架构可向连通区域分离、独立目标表、双相机坐标标定与多云台观测扩展。增量算子可复用像素流、行缓存和帧关联机制；独立目标表可为多区域测量提供编号与状态字段。应用层可依据任务需要接入巡检、救援标记定位、移动观测及科研试验场景。

4.2 项目总结

本项目以 FPGA 构建采集端视觉测量核心，将颜色判定、可选多数滤波、前景计数、坐标累加与包围框更新直接映射为硬件逻辑。真实相机的 100 组同帧统计与软件参考一致，证明 PL 已承担可核对的图像计算；160 字节行缓存与 32 字节结果扩展分别组织局部邻域运算和测量输出。OpenMV 提供独立局部视场观测，STM32 管理观测与控制接口，PC 负责显示和参考核对。明确的异构分工使视觉计算与应用接口可分别验证、复用和扩展。

第五部分　参考文献

[1] BAILEY D G. Design for Embedded Image Processing on FPGAs[M]. Singapore: John Wiley & Sons (Asia), 2011. DOI: 10.1002/9780470828519. [DOI]

[2] JOHNSTON C T, GRIBBON K T, BAILEY D G. Implementing image processing algorithms on FPGAs[C]//Proceedings of the 11th Electronics New Zealand Conference. Palmerston North, New Zealand, 2004: 118-123. [作者原文]

[3] XILINX. Zynq-7000 SoC Data Sheet: Overview (DS190)[EB/OL]. Version 1.11.1, 2018-07-02[2026-11-03]. [原厂文档]

[4] STMICROELECTRONICS. STM32F405/415, STM32F407/417, STM32F427/437 and STM32F429/439 advanced Arm-based 32-bit MCUs (RM0090)[EB/OL]. [2026-11-03]. [原厂文档]

[5] SHI R, WONG J S J, SO H K H. High-throughput line buffer microarchitecture for arbitrary sized streaming image processing[J]. Journal of Imaging, 2019, 5(3): 34. DOI: 10.3390/jimaging5030034. [DOI]

[6] AMD. UltraFast Design Methodology Guide for FPGAs and SoCs (UG949)[EB/OL]. Version 2024.2, 2024-12-18[2026-11-03]. [原厂文档]

[7] GARCIA P, BHOWMIK D, STEWART R, MICHAELSON G, WALLACE A. Optimized memory allocation and power minimization for FPGA-based image processing[J]. Journal of Imaging, 2019, 5(1): 7. DOI: 10.3390/jimaging5010007. [DOI]

[8] AMD. Vivado Design Suite User Guide: Using Constraints (UG903)[EB/OL]. Version 2024.2, 2024-12-20[2026-11-03]. [原厂文档]

[9] AMD. Vivado Design Suite User Guide: Design Analysis and Closure Techniques (UG906)[EB/OL]. Version 2024.2, 2024-12-19[2026-11-03]. [原厂文档]