

emas Embarcados - SE

MSc. Fabio H. Pimentel

guagem VHDL

te 1

1

da Computação

[-]

os de Sistemas Embarcados

m VHDL

Speed ASIC Description Language

m para descrição de hardware

truturada para a descrição de circuitos digitais

eletrônico é descrito por sentenças

a ao circuito ser simulado e sintetizado, isto é,

nado em portas lógicas

F

os de Sistemas Embarcados

m VHDL - Histórico

Speed ASIC Description Language

borada pelo Departamento de Defesa (EUA)

poca da crise do ciclo de vida dos projetos eletrônicos

5: linguagem básica concluída pelas empresas Intermetrics, IBM e Texas Instruments

eitos transmitidos ao IEEE

olicação do padrão IEEE VHDL 87

visões foram realizadas ao longo desses anos.

EE STD 1076-2008

FI

os de Sistemas Embarcados

m VHDL

Speed ASIC Description Language

s

inônimo de RAPIDEZ e PRODUTIVIDADE.

código pode ser usado em diversas tecnologias.

lade e longevidade para um projeto.

níveis de teste no código = confiabilidade nos resultados.




m VHDL

da Computação

Speed ASIC Description Language

lescrição do circuito funcionalmente e estruturalmente.






m VHDL

da Computação

Speed ASIC Description Language







m VHDL

da Computação

Speed ASIC Description Language



da Computação



da Computação os de Sistemas Embarcados

m VHDL - Exemplo Processo

blema:

Projetar um meio somador de um bit

com vai_um e habilita.

ecificações:

· Passa o resultado apenas se habilita for igual a '1'.

Resultado é zero se habilita for igual a '

· Resultado recebe x + y · Vai_um recebe o vai_um, se houver, de

Meio Somador habilita

da Computação

m VHDL - Exemplo Projeto Comportamental

iciando com um algoritmo, uma descriçã

alto nível do somador é criada:

bilita = 1 THEN resultado = x XOR v Meio vai_um = x AND v Somador $vai_um = 0$ resultado = 0

O modelo pode ser agora simulado ness nível de descrição para verificar o corre entendimento do problema.

m VHDL – Exemplo Projeto Fluxo de Dados

n a descrição de alto nível confirmada ações lógicas descrevendo o fluxo de os são então criadas.

m = (x AND y) AND habilita ado = (x'y OR xy') AND habilita

x y (x AND y) AND habilita y habilita (x'y OR xy') AND habilita r


vamente, o modelo pode ser simulado ste nível para confirmar as equações lógi



m VHDL – Exemplo Projeto Lógico

da Computação

 * Finalmente, uma descrição estrutu é criada no nível de portas.




* Essas portas podem ser obtidas d uma biblioteca de componentes.

F

os de Sistemas Embarcados

m VHDL – Processo de Projeto VHDL



FI


os de Sistemas Embarcados

m VHDL – Declaração de Entidade

a declaração de entidade (ENTITY) descr terface do componente.

a cláusula PORT indica as portas de entra la.

a entidade pode ser pensada como um sím a um componente. da Computação os de Sistemas Embarcados m VHDL – Entidade Entradas e Saidas efine entradas e saídas cemplo: test is A,B,C,D: in std_logic; E: out std_logic);





FI

os de Sistemas Embarcados

m VHDL – Declaração de Entidade

PORT (x, y, habilita: IN bit;
vai_um, resultado: OUT bit)
END meio_somador;



da Computação

os de Sistemas Embarcados

m VHDL - Declaração de Porta

na declaração de porta (PORT) estabelece erface entre o componente e o mundo ex

três partes na declaração PORT - Nome

ModoTipos de Dados

NTITY test IS
PORT (<nome> : <modo> <tipos_dados

ND test;



m VHDL - Declaração de Porta - Nome

nas letras, dígitos e sublinhados podem s dos; imeiro caractere deve ser uma letra;

timo caractere não pode ser uma letra; timo caractere não pode ser um sublinha são permitidos dois sublinhados consecu

Nomes Legais
rs_clk
ab08B
A_1023
A_1023
rs_clk_
rs_clk_

FI

os de Sistemas Embarcados

m VHDL – Declaração de Porta - Nome

io é sensível à "Caixa Alta ou Baixa"

puta, INPUTA e InputA se referem à mesma
variável.

mentários

"" marca um comentário até o final da linha a

se você deseja comentar múltiplas linhas, um
precisa ser colocado no início de cada linha.

s sentenças são terminadas por ';'

ribuição de valores aos sinais: '<='
ribuição de valores às variáveis: ':='

da Computação os de Sistemas Embarcados

m VHDL – Declaração de Porta - Modo

odo da porta de interface descreve o sentid de dados tomando como referência o

onente.

nco tipos de fluxo de dados são:

os dados entram nesta porta e podem ape lidos (é o padrão).

T: os dados saem por essa porta e podem a erem escritos.

FFER: similar a Out, mas permite realiment erna.

DUT: o fluxo de dados pode ser em qualque

tido, com qualquer número de fontes permi ramento) KAGE: o sentido do fluxo de dados é decon

FI

os de Sistemas Embarcados

m VHDL - Declaração de Porta - Tipos de Dados

pos de dados que passam através de uma n ser especificados para completar a interf

ados podem ser de diferentes tipos, depen acote e bibliotecas utilizados.

ns tipos de dados definidos no padrão IEEE

:, Bit_vector olean teger t_ulogic, std_logic



m VHDL – Declaração de Porta – Tipos de Dados

```
bit values: '0', '1'

    boolean values: TRUE, FALSE

    integer values: -(231) to +(231 - 1)

    std_logic values: 'U','X','1','0','Z','W','H','L','-'

       U' = uninitialized
       'X' = unknown
       'W' = weak 'X'
       'Z' = floating
       'H'/'L' = weak '1'/'0'
       '-' = don't care

    std_logic_vector (n downto 0);

    std logic vector (0 upto n);
```

FI

os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados - Arquitetura

clarações do tipo Architecture descrever eração do componente.


itas arquiteturas podem existir para uma sma entidade, mas apenas pode haver u as ativa por vez.



m VHDL – Declaração de Porta – Tipos de Dados - Arquitetura

fine a funcionalidade circuito

- = A AND B;
- C AND D;
- X OR Y;



-

os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

```
ARCHITECTURE behavior1 OF meio_somador IS
BEGIN
     PROCESS (habilita, x, y)
     BEGIN
       IF (habilita = '1') THEN
          resultado <= x XOR y;
         vai_um <= x AND v:
       FLSE
         vai_um <= '0';
          resultado <= '0';
       END IF:
    END PROCESS:
END behavior1:
```

[-]

os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

RCHITECTURE data_flow OF meio_somador I SEGIN vai_um <= (x AND y) AND habilita;

resultado <= (x XOR y) AND habilita;

ND data_flow;

da Computação




os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

fazer a arquitetura estrutural, nós precis eiro definir as portas a serem utilizadas.

xemplo a seguir, nós precisamos definir : as NOT, AND, e OR.



da Computação



m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

```
ENTITY not_1 IS

PORT (a: IN bit; output: OUT bit);
END not_1;

ARCHITECTURE data_flow OF not_1 IS
BEGIN

output <= NOT(a);
END data_flow;
```

```
ENTITY and 2 IS
PORT (a,b: IN bit; output: OUT bit);
END and 2;

ARCHITECTURE data_flow OF and 2 IS
BEGIN
output <= a AND b;
END data_flow;
```



m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

```
ENTITY or_2 IS

PORT (a,b: IN bit; output: OUT bit);
END or_2;

ARCHITECTURE data_flow OF or_2 IS
BEGIN

output <= a OR b;
END data_flow;
```

```
ENTITY and_3 IS
PORT (a,b,c: IN bit; output: OUT bit);
END and_3;

ARCHITECTURE data_flow OF and_3 IS
BEGIN
output <= a AND b AND c;
END data_flow;
```

da Computação

m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

ECTURE structural OF meio_somador IS

ONENT and2 PORT(a,b: IN bit; output: OUT bit); END COMPONENT;

PONENT and 3 PORT(a,b,c: IN bit; output: OUT bit); END COMPONEN

ONENT or 2 PORT(a,b: IN bit; output: OUT bit); END COMPONENT;

ONENT not1 PORT(a: IN bit; output: OUT bit); END COMPONENT; ALL: and2 USE ENTITY work.and_2 (data_flow);

ALL: and3 USE ENTITY work, and 3 (data flow); ALL: or 2 USE ENTITY work.or 2 (data_flow);

ALL: not1 USE ENTITY work.not _1 (data_flow);

AL v.w.z.nx ,ny: BIT:

ot1 PORT MAP (x,nx); ot1 PORT MAP (v.nv): nd2 PORT MAP (nx,y,v); nd2 PORT MAP (x,ny,w);


r2 PORT MAP (v.w.z): nd2 PORT MAP (habilita, z ,resultado);

nd3 PORT MAP (x,y,habilita,vai_um); uctural:





m VHDL – Declaração de Porta – Port Map



da Computação

os de Sistemas Embarcados

m VHDL – Declaração de Porta – Port Map Exemplo

RY IEEE; EEE.STD_LOGIC_1164.ALL;

Y TEST IS

(A,B,C,D : IN STD_LOGIC; E : OUT STD_LOGIC);

TEST:

ITECTURE BEHAVIOR OF TEST IS

AL X.Y : STD LOGIC:

ONENT Chip A (L,M,N : IN STD_LOGIC; O.P : OUT STD_LOGIC); COMPONENT:

PORT (Q,R,S: IN STD_L T : OUT STD L END COMPONENT:

COMPONENT Chip_B

BEGIN

Chip1: Chip_A PORT MAP (A,B,C,X,Y); Chip2 : Chip_B

PORT MAP (X,Y,D,E);

END BEHAVIOR:

F

os de Sistemas Embarcados

m VHDL – Declaração de Porta – Port Map Exemplo AND

```
entity and 2 is
   port ( a, b : in bit; y : out bit );
end entity and 2;
architecture basic of and2 is
begin
  and2 behavior : process is
   begin
      v <= a and b after 2 ns;</pre>
     wait on a, b:
  end process and 2 behävior;
end architecture basic:
```

3 4 5

10

11

12 13

14

15



os de Sistemas Embarcados

m VHDL – Declaração de Porta – Port Map Exemplo Somador d

```
ENTITY add1 IS
PORT [
     cin :IN BIT;
           :IN BIT;
           :IN BIT;
         :OUT BIT:
     cout :OUT BIT):
END add1;
ARCHITECTURE a OF add1 IS
BEGIN
       <= a XOR b XOR cin:
    cout <= (a AND b) OR (a AND cin) OR (b AND cin);
END a:
```



Continua...