

MSc. Fabio H. Pimentel

emas Embarcados - SE

guagem VHDL

te 1



m VHDL

da Computação

Speed ASIC Description Language

m para descrição de hardware

truturada para a descrição de circuitos digitais

eletrônico é descrito por sentenças

a ao circuito ser simulado e sintetizado, isto é,

nado em portas lógicas

#### -

#### os de Sistemas Embarcados

borada pelo Departamento de Defesa (EUA)

m VHDL - Histórico

Speed ASIC Description Language

ipoca da crise do ciclo de vida dos projetos eletrônicos

 linguagem básica concluida pelas empresas Intermetrics, IBM e Texas Instruments

eitos transmitidos ao IEEE

olicação do padrão IEEE VHDL 87

visões foram realizadas ao longo desses anos.

EE STD 1076-2008

## FI.

#### os de Sistemas Embarcados

m VHDL

Speed ASIC Description Language

.

inônimo de RAPIDEZ e PRODUTIVIDADE.

código pode ser usado em diversas tecnologías.

lade e longevidade para um projeto.


niveis de teste no código = confiabilidade nos resultados.

. .

m VHDL

Speed ASIC Description Language

lescrição do circuito funcionalmente e estruturalmente.




#### |-|

## os de Sistemas Embarcados

m VHDL

Speed ASIC Description Language



Funcional


Diag Gaj:

Diagran Gajski i


#### os de Sistemas Embarcados

m VHDL

#### Speed ASIC Description Language









#### m VHDL - Exemplo Processo

blema:

Projetar um meio somador de um bit com vai\_um e habilita.

ecificações: Passa o resultado apenas se habilita for

igual a '1'.

Resultado é zero se habilita for igual a '

Resultado recebe x + y Vai\_um recebe o vai\_um, se houver, de

 Meio Somador resultado habilita

da Computação os de Sistemas Embarcados

bilita = 1 THEN

resultado = x XOR v

m VHDL – Exemplo Projeto Comportamental iciando com um algoritmo, uma descriçã

alto nível do somador é criada:

vai\_um = X AND y

vai\_um = 0

resultado = 0

Meto

O modelo pode ser agora simulado ness nível de descrição para verificar o corre entendimento do problema. da Computação os de Sistemas Embarcados

m VHDL - Exemplo Projeto Fluxo de Dados n a descricão de alto nível confirmada

ações lógicas descrevendo o fluxo de os são então criadas.

m = (x AND y) AND habilita ado = (x'y OR xy') AND habilita


(x AND y) AND habilita (x'y OR xy') AND habilita habilita

vamente, o modelo pode ser simulado ste nível para confirmar as equações lógi




m VHDL – Exemplo Projeto Lógico

 Finalmente, uma descrição estrutu é criada no nível de portas.



 Essas portas podem ser obtidas o uma biblioteca de componentes.

m VHDL – Processo de Projeto VHDL





m VHDL – Declaração de Entidade

a declaração de entidade (ENTITY) descr terface do componente.

a cláusula PORT indica as portas de entra la.

a entidade pode ser pensada como um sín a um componente.



m VHDL - Declaração de Entidade

ENTITY meio\_somador IS PORT (x, y, habilita: IN bit;

vai\_um, resultado: OUT bit

END meio\_somador;



da Computação os de Sistemas Embarcados

m VHDL - Declaração de Porta

na declaração de porta (PORT) estabelec erface entre o componente e o mundo ex

três partes na declaração PORT

- Nome Modo

Tipos de Dados

NTITY test IS PORT (<nome> : <modo> <tipos\_dados

ND test;

m VHDL – Declaração de Porta - Nome

nas letras, dígitos e sublinhados podem : los; imeiro caractere deve ser uma letra; timo caractere não pode ser um sublinha

são permitidos dois sublinhados consecu

Nomes Legais	Nomes Ilegais
rs_clk	_rs_clk
ab08B	sinal#1
A_1023	A1023
	rs_clk_

#### |-|

#### os de Sistemas Embarcados

m VHDL – Declaração de Porta - Nome

io é sensível à "Caixa Alta ou Baixa" nputa, INPUTA e InputA se referem à mesma variável.

mentários

-- ' marca um comentário até o final da linha : e você deseja comentar múltiplas linhas, um precisa ser colocado no início de cada linha.

s sentenças são terminadas por `;´ ribuição de valores aos sinais: `<=´ ribuição de valores às variáveis: `:=´

FI

m VHDL - Declaração de Porta - Modo odo da porta de interface descreve o sentid

da Computação

de dados tomando como referência o onente. nco tipos de fluxo de dados são:

os dados entram nesta porta e podem ape lidos (é o padrão).

T: os dados saem por essa porta e podem a erem escritos. FFER: similar a Out, mas permite realiment

rna. DUT: o fluxo de dados pode ser em qualque tido, com qualquer número de fontes permi

ramento) KAGE: o sentido do fluxo de dados é decon

#### -

#### os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados

n ser especificados para completar a interf ados podem ser de diferentes tipos, depen acote e bibliotecas utilizados.

pos de dados que passam através de uma

ns tipos de dados definidos no padrão IEEI :, Bit\_vector olean

teger l\_ulogic, std\_logic

- m VHDL Declaração de Porta Tipos de Dados
- bit values: '0', '1'
- boolean values: TRUE, FALSE
- integer values: -(231) to +(231 1)
- std\_logic values: 'U','X','1','0','Z','W','H','L'.'-'
  - U' = uninitialized 'X' = unknown
  - 'W' = weak 'X'
  - 'Z' = floating
  - 'H'/'L' = weak '1'/'0' '-' = don't care
- std\_logic\_vector (n downto 0);
- std\_logic\_vector (0 upto n);

### |-|

#### os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados - Arquitetura

clarações do tipo Architecture descrever eração do componente. itas arquiteturas podem existir para uma

sma entidade, mas apenas pode haver u as ativa por vez.


## |- |

## os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados - Arquitetura

fine a funcionalidade circuito Chip

- A AND B:
- C AND D:
- X OR Y:
- A OK 1;



### -

## os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

```
ARCHITECTURE behavior1 OF meio somador IS
BEGIN
     PROCESS (habilita, x, y)
     BEGIN
       IF (habilita = '1') THEN
          resultado <= x XOR y:
          vai um <= x AND v:
       FLSE
          vai_um <= '0';
         resultado <= '0':
       END IF:
```

END PROCESS; END behavior1;



m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

RCHITECTURE data\_flow OF meio\_somador I EGIN

vai\_um <= (x AND y) AND habilita; resultado <= (x XOR y) AND habilita;

resultado <= (x XOR y) AND habilita; :ND data\_flow;


#### - |

## os de Sistemas Embarcados

fazer a arquitetura estrutural, nós precieiro definir as portas a serem utilizadas.

m VHDL - Declaração de Porta - Tipos de Dados - Arquitetura

xemplo a seguir, nós precisamos definir as NOT, AND, e OR.



ENTITY not\_1 IS

## os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

PORT (a: IN bit; output: OUT bit):

END not\_1;

ARCHITECTURE data\_flow OF not\_1 IS
BEGIN
output <= NOT(a);
END data\_flow;

ENTITY and 2 IS

PORT (a,b: IN bit; output: OUT bit); END and\_2; ARCHITECTURE data\_flow OF and\_2 IS BEGIN output <= a AND b; END data\_flow;

END data\_flow;



## m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

ENTITY or\_2 IS
PORT (a,b: IN bit; output: OUT bit);
END or\_2;

ARCHITECTURE data\_flow OF or\_2 IS BEGIN output <= a OR b; END data\_flow;

ENTITY and\_3 IS

PORT (a,b,c: IN bit; output: OUT bit);
END and\_3;

ARCHITECTURE data\_flow OF and\_3 IS
BEGIN

output <= a AND b AND c;

da Computação

#### os de Sistemas Embarcados

m VHDL - Declaração de Porta - Tipos de Dados - Arquitetura ECTURE structural OF meio. somador IS

PONENT and2 PORT(a,b: IN bit; output: OUT bit); END COMPONENT; PONENT and3 PORT(a,b,c; IN bit; output; OUT bit); END COMPONEN PONENT or 2 PORT(a,b: IN bit; output: OUT bit); END COMPONENT;

PONENT not 1 PORT(a: IN bit; output: OUT bit); END COMPONENT; ALL: and2 USE ENTITY work and 2 (data flow): ALL: and3 USE ENTITY work and 3 (data flow);

ALL: or 2 USE ENTITY work or 2 (data flow); ALL: not1 USE ENTITY work.not \_1 (data flow);

AL v.w.z.nx .ny: BIT:

ot1 PORT MAP (x,rx); ot 1 PORT MAP (v.rw):

nd2 PORT MAP (nx.v.v):


nd2 PORT MAP (x,ny,w);

r2 PORT MAP (v.w.z):

nd2 PORT MAP (habilita,z "resultado): nd3 PORT MAP (x,y,habilita,vai\_um); uctural:



m VHDL – Declaração de Porta – Port Map



da Computação os de Sistemas Embarcados

T : OUT STD L

END COMPONENT:

END BEHAVIOR:

m VHDL - Declaração de Porta - Port Map Exemplo

RY IEEE: COMPONENT Chip B EEE.STD LOGIC 1164.ALL; PORT (Q,R,S: IN STD\_L

Y TEST IS (A,B,C,D : IN STD\_LOGIC; : OUT STD\_LOGIC):

NL X,Y: STD\_LOGIC;

(L,M,N : IN STD\_LOGIC;

O.P : OUT STD\_LOGIC);

ONENT Chip A

OMPONENT:

Chip2: Chip B PORT MAP (X,Y,D,E):

BEGIN TEST: Chip1: Chip\_A ITECTURE BEHAVIOR OF TEST IS PORT MAP (A.B.C.X.Y); entity and2 is

## |-|

# os de Sistemas Embarcados m VHDL - Declaração de Porta - Port Map Exemplo AND

```
port ( a, b : in bit; y : out bit );
end entity and2:
architecture basic of and2 is
begin
  and2 behavior : process is
  begin
     v <= a and b after 2 ns:</p>
     wait on a, b:
  end process and 2 behavior;
end architecture basic:
```

#### FI

#### os de Sistemas Embarcados

m VHDL – Declaração de Porta – Port Map Exemplo Somador d

```
DETITY add ID

PORT(

cin :15 SIT;

a :15 SIT;

b :18 SIT;

c s :00T SIT;

cout :00T SIT);

END add;

ARCHITECTURE a OF add IS

SEGSE

SEGSE

COUT COUT COUR COURT COURT
```

FI

## Continua...