

temas Embarcados - SE

MSc. Fabio H. Pimentel

guagem VHDL

te 1



os de Sistemas Embarcados

m VHDL

a Speed ASIC Description Language

m para descrição de hardware

estruturada para a descrição de circuitos digitais

o eletrônico é descrito por sentenças

ta ao circuito ser simulado e sintetizado, isto é,

nado em portas lógicas

os de Sistemas Embarcados

m VHDL - Histórico

a Speed ASIC Description Language

borada pelo Departamento de Defesa (EUA)

época da crise do ciclo de vida dos projetos eletrônicos

5: linguagem básica concluída pelas empresas
Intermetrics, IBM e Texas Instruments

eitos transmitidos ao IEEE

olicação do padrão **IEEE VHDL 87**

visões foram realizadas ao longo desses anos.

IEEE STD 1076-2008

os de Sistemas Embarcados

m VHDL

Speed ASIC Description Language

S

sinônimo de **RAPIDEZ** e **PRODUTIVIDADE**.

código pode ser usado em **diversas tecnologias**.

idade e **longevidade** para um projeto.


níveis de **teste** no código = **confiabilidade** nos resultados.

os de Sistemas Embarcados

m VHDL

a Speed ASIC Description Language


descrição do circuito funcionalmente e estruturalmente.



os de Sistemas Embarcados

m VHDL

Speed ASIC Description Language




os de Sistemas Embarcados

m VHDL

n Speed ASIC Description Language

Estrutural

Funcional



*Algoritmo
(comportamento)*

*Register-Transfer
Language (RTL)*

Equação Booleana


Equação Diferencial

Geométrico

Diagrama
Gajski &

os de Sistemas Embarcados

em VHDL - Metodologia de Projeto



os de Sistemas Embarcados


em VHDL – Exemplo Processo

Problema:

Projetar um meio somador de um bit com vai_um e habilita.

Especificações:

- Passa o resultado apenas se habilita for igual a '1'.
- Resultado é zero se habilita for igual a '0'.
- Resultado recebe $x + y$
- Vai_um recebe o vai_um, se houver, de




os de Sistemas Embarcados

em VHDL – Exemplo Projeto Comportamental

**inciando com um algoritmo, uma descrição
alto nível do somador é criada:**

```
habilita = 1 THEN  
  resultado = x XOR y  
  vai_um = x AND y  
  
vai_um = 0  
resultado = 0
```




**O modelo pode ser agora simulado nesse
nível de descrição para verificar o correto
entendimento do problema.**

os de Sistemas Embarcados

em VHDL – Exemplo Projeto Fluxo de Dados

n a descrição de alto nível confirmada
ações lógicas descrevendo o fluxo de
os são então criadas.

$m = (x \text{ AND } y) \text{ AND } \text{habilita}$
 $\text{ado} = (x'y \text{ OR } xy') \text{ AND } \text{habilita}$




vamente, o modelo pode ser simulado
este nível para confirmar as equações lógicas

os de Sistemas Embarcados

m VHDL – Exemplo Projeto Lógico


- * Finalmente, uma descrição estrutural é criada no nível de portas.



- * Essas portas podem ser obtidas de uma biblioteca de componentes.

os de Sistemas Embarcados

m VHDL – Processo de Projeto VHDL



os de Sistemas Embarcados

em VHDL – Declaração de Entidade

a declaração de entidade (ENTITY) descreve a interface do componente.

a cláusula PORT indica as portas de entrada e saída.

a entidade pode ser pensada como um símbolo para um componente.

os de Sistemas Embarcados


m VHDL – Entidade

define entradas e saídas

Exemplo:

```
entity test is  
  A,B,C,D: in std_logic;  
  E: out std_logic;  
end test;
```


Entradas e Saídas



os de Sistemas Embarcados

em VHDL – Declaração de Entidade

```
ENTITY meio_somador IS  
    PORT (x, y, habilita: IN bit;  
           vai_um, resultado: OUT bit);  
END meio_somador;
```



os de Sistemas Embarcados

em VHDL – Declaração de Porta

na declaração de porta (PORT) estabelece interface entre o componente e o mundo externo.

três partes na declaração PORT

- Nome
- Modo
- Tipos de Dados

```
ENTITY test IS
```

```
    PORT (<nome> : <modo> <tipos_dados>);  
END test;
```

os de Sistemas Embarcados

em VHDL – Declaração de Porta - Nome

nas letras, dígitos e sublinhados podem s
dos;

primeiro caractere deve ser uma letra;
timo caractere não pode ser um sublinha
são permitidos dois sublinhados consec

Nomes Legais	Nomes Ilegais
rs_clk	_rs_clk
ab08B	sinal#1
A_1023	A__1023
	rs_clk_

os de Sistemas Embarcados

em VHDL – Declaração de Porta - Nome

ão é sensível à “Caixa Alta ou Baixa”

inputa, **INPUTA** e **InputA** se referem à mesma variável.

comentários

--' marca um comentário até o final da linha a

Se você deseja comentar múltiplas linhas, um precisa ser colocado no início de cada linha.

As sentenças são terminadas por ';'.

Atribuição de valores aos sinais: '<='

Atribuição de valores às variáveis: ':='

os de Sistemas Embarcados

em VHDL – Declaração de Porta - Modo

do da porta de interface descreve o sentido
o de dados tomando como referência o
ponente.

inco tipos de fluxo de dados são:

os dados entram nesta porta e podem ape
lidos (é o padrão).

T: os dados saem por essa porta e podem a
serem escritos.

FFER: similar a Out, mas permite realiment
erna.

OUT: o fluxo de dados pode ser em qualque
tido, com qualquer número de fontes permit
ramento)

KAGE: o sentido do fluxo de dados é deconl

os de Sistemas Embarcados

em VHDL – Declaração de Porta – Tipos de Dados

Tipos de dados que passam através de uma porta devem ser especificados para completar a interface.

Dados podem ser de diferentes tipos, dependendo do pacote e bibliotecas utilizados.

Tipos de dados definidos no padrão IEEE

std_logic, Bit_vector

boolean

integer

std_ulogic, std_logic

os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados

- **bit values:** '0', '1'
- **boolean** values: TRUE, FALSE
- **integer** values: $-(231)$ to $+(231 - 1)$
- **std_logic** values: 'U','X','1','0','Z','W','H','L','-'
 - U' = uninitialized
 - 'X' = unknown
 - 'W' = weak 'X'
 - 'Z' = floating
 - 'H'/'L' = weak '1'/'0'
 - '-' = don't care
- **std_logic_vector** (n downto 0);
- **std_logic_vector** (0 upto n);

os de Sistemas Embarcados

em VHDL – Declaração de Porta – Tipos de Dados - Arquitetura

declarações do tipo Architecture descreverem a implementação do componente.


As mesmas arquiteturas podem existir para uma mesma entidade, mas apenas pode haver uma arquitetura ativa por vez.

os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados - Arquitetura

fine a funcionalidade
circuito

```
= A AND B;  
= C AND D;  
= X OR Y;
```



os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

```
ARCHITECTURE behavior1 OF meio_somador IS
BEGIN
    PROCESS (habilita, x, y)
    BEGIN
        IF (habilita = '1') THEN
            resultado <= x XOR y;
            vai_um <= x AND y;
        ELSE
            vai_um <= '0';
            resultado <= '0';
        END IF;
    END PROCESS;
END behavior1;
```

os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura


```
ARCHITECTURE data_flow OF meio_somador IS  
BEGIN  
    vai_um <= (x AND y) AND habilita;  
    resultado <= (x XOR y) AND habilita;  
END data_flow;
```

os de Sistemas Embarcados

em VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

fazer a arquitetura estrutural, nós precisamos primeiro definir as portas a serem utilizadas.

Exemplo a seguir, nós precisamos definir as portas NOT, AND, e OR.



os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

```
ENTITY not_1 IS  
    PORT (a: IN bit; output: OUT bit);  
END not_1;
```

```
ARCHITECTURE data_flow OF not_1 IS  
BEGIN  
    output <= NOT(a);  
END data_flow;
```

```
ENTITY and_2 IS  
    PORT (a,b: IN bit; output: OUT bit);  
END and_2;
```

```
ARCHITECTURE data_flow OF and_2 IS  
BEGIN  
    output <= a AND b;  
END data_flow;
```

os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

```
ENTITY or_2 IS  
    PORT (a,b: IN bit; output: OUT bit);  
END or_2;
```

```
ARCHITECTURE data_flow OF or_2 IS  
BEGIN  
    output <= a OR b;  
END data_flow;
```

```
ENTITY and_3 IS  
    PORT (a,b,c: IN bit; output: OUT bit);  
END and_3;
```

```
ARCHITECTURE data_flow OF and_3 IS  
BEGIN  
    output <= a AND b AND c;  
END data_flow;
```

os de Sistemas Embarcados

m VHDL – Declaração de Porta – Tipos de Dados – Arquitetura

```

ARCHITECTURE structural OF meio_somador IS
  COMPONENT and2 PORT(a,b: IN bit; output: OUT bit); END COMPONENT;
  COMPONENT and3 PORT(a,b,c: IN bit; output: OUT bit); END COMPONENT;
  COMPONENT or2 PORT(a,b: IN bit; output: OUT bit); END COMPONENT;
  COMPONENT not1 PORT(a: IN bit; output: OUT bit); END COMPONENT;

```

```

  ALL: and2 USE ENTITY work.and_2 (data_flow);
  ALL: and3 USE ENTITY work.and_3 (data_flow);
  ALL: or2 USE ENTITY work.or_2 (data_flow);
  ALL: not1 USE ENTITY work.not_1 (data_flow);

```

```


  SIGNAL v,w,z,nx ,ny: BIT;

```

```

  not1 PORT MAP (x,nx);
  not1 PORT MAP (y,ny);
  and2 PORT MAP (nx,y,v);
  and2 PORT MAP (x,ny,w);
  or2 PORT MAP (v,w,z);
  and2 PORT MAP (habilita,z ,resultado);
  and3 PORT MAP (x,y,habilita,vai_um);
  structural;

```




os de Sistemas Embarcados

m VHDL – Declaração de Porta – Port Map

Chip_A
p (A,B,C,X,Y);

Chip_B
p (X,Y,D,E);



os de Sistemas Embarcados

m VHDL – Declaração de Porta – Port Map Exemplo

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY TEST IS
    PORT (A,B,C,D : IN STD_LOGIC;
          E       : OUT STD_LOGIC);
END TEST;

ARCHITECTURE BEHAVIOR OF TEST IS
    SIGNAL X,Y : STD_LOGIC;

    COMPONENT Chip_A
        PORT (L,M,N : IN STD_LOGIC;
              O,P   : OUT STD_LOGIC);
    END COMPONENT;
```

```
    COMPONENT Chip_B
        PORT (Q,R,S : IN STD_LOGIC;
              T     : OUT STD_LOGIC);
    END COMPONENT;

    BEGIN

        Chip1 : Chip_A
            PORT MAP (A,B,C,X,Y);

        Chip2 : Chip_B
            PORT MAP (X,Y,D,E);

    END BEHAVIOR;
```


os de Sistemas Embarcados

m VHDL – Declaração de Porta – Port Map Exemplo AND

```
entity and2 is  
  port ( a, b : in bit; y : out bit );  
end entity and2;
```

```
architecture basic of and2 is  
begin  
  and2_behavior : process is  
    begin  
      y <= a and b after 2 ns; z  
      wait on a, b;  
    end process and2_behavior;  
end architecture basic;
```

os de Sistemas Embarcados

m VHDL – Declaração de Porta – Port Map Exemplo Somador d

```
1  ENTITY add1 IS
2  PORT(
3      cin    :IN BIT;
4      a      :IN BIT;
5      b      :IN BIT;
6      s      :OUT BIT;
7      cout   :OUT BIT);
8  END add1;
9
10 ARCHITECTURE a OF add1 IS
11 BEGIN
12
13     s      <= a XOR b XOR cin;
14     cout   <= (a AND b) OR (a AND cin) OR (b AND cin);
15 END a;
```

Continua...

