

編輯日期: 2023/07/01

編寫者: 謝佳翰 Arthur

- 產生 Code Coverage 分析報告有 3 種方式
 - 1. dve
 - 2. Verdi
 - 3. urg
- 用 urg 生成的 Code Coverage 報告為 html 檔,方便攜帶。
- 事前準備
 - Makefile 使用方式請參閱 VCS SOP。
 - 完善的 Testbench
 - **■** Design
- 操作方法如下:
- 1. 决定要分析的 Code Coverage, 先在 Makefile 定義好變數。 參數 **line** 是 Line Coverage、**cond** 是 Condition Coverage、**fsm** 是 FSM Coverage、**tgl** 是 Toggle Coverage。

COV_OPT := line+cond+fsm+tgl

2. Analyze:用 vlogan(for Verilog code)分析語法正確與否。

rtl_ana:
vlogan -sverilog ./TB/Top_tb.sv -f \$(filelist) +define+\$(Pattern) -full64 -v2005 +v2k | tee ./log/rtl_sim.log

3. Elaborate:執行 vcs 構建可執行檔(simv),用於之後模擬,記得加上-cm \$(COV_OPT),才具有分析 Code Coverage 的功能。

rtl_comp:
vcs -sverilog ./TB/Top_tb.sv -f \$(filelist) +define+\$(Pattern) -full64 -v2005 +v2k -cm \$(COV_OPT) | tee -a ./log/rtl_sim.log

4. Simulation:利用上一步生成的可執行檔進行模擬,並且產生.vdb 檔,裡面包含 Coverage Model,也要加上-cm \$(COV OPT)。


5. 利用 urg 工具引入上一步生成的.vdb 檔案產生 Code Coverage 報告。

```
rtl_cov:
    urg -dir simv.vdb -report both_Top
```


6. Summary:以下範例執行 make rtl 3step 跑整個流程。

```
rtl_3step: rtl_ana rtl_comp rtl_sim rtl_cov
rtl_ana:
    vlogan -sverilog ./TB/Top_tb.sv -f $(filelist) +define+$(Pattern) -full64 -v2005 +v2k | tee ./log/rtl_sim.log
rtl_comp:
    vcs -sverilog ./TB/Top_tb.sv -f $(filelist) +define+$(Pattern) -full64 -v2005 +v2k -cm $(COV_OPT) | tee -a ./log/rtl_sim.log
rtl_sim:
    ./simv -cm $(COV_OPT)
rtl_cov:
    urg -dir simv.vdb -report both_Top
```

- 查看 Code Coverage 報告:
- 1. 點開報告資料夾,可以看到許多.html 檔,點選 dashboard.html,這 是整個 design 的 Code Coverage 總結。




2. Dashboard 可以看到整個 design 的 Code Coverage 總分,欄位有各種 Code Coverage。




3. 點選 hierarchy 查看詳細內容。



4. Hierarchy 畫面,點選 Top 便可察看細節。




5. 左邊欄位為總結與子模組的 Code Coverage,點選可察看下一層模組的 Code Coverage,右邊欄位為當前模組 Verilog Code 的各種Code Coverage 分析,可以從報告中得知哪部分沒被 Cover 到。



補充:若有使用 design ware 和 SRAM, 請加入以下指令

vcs test top.v TOP.v -full64 -v2005 +v2k -cm line+cond+tgl+fsm -cm hier ex file1



- applicable scenarios:
- Design has Memory
- 2. Design has Design Ware

```
-tree test_top.top_test.pm 0
-tree test_top.top_test.MGM.MSD.DW1 0
-tree test_top.top_test.MGM.MSD.DW2 0
-tree test_top.top_test.MGM.MSD.DW3 0
-tree test_top.top_test.MGM.MSD.DW4 0
-tree test_top.top_test.MGM.MSD.DW5 0
-tree test_top.top_test.MGM.MSD.DW6 0
-tree test_top.top_test.MGM.MSD.DW7 0
```

接著輸入以下指令產生報告

- ./simv -cm line+tal+cond+fsm -cm dir <mode1>
- ./simv -cm line+tgl+cond+fsm -cm dir <mode2>
- urg -full64 -dir mode1.vdb mode2.vdb -dbname merge.vdb -report urgReport

