F3_001 Test av design i Questa

For testing benyttes verktøyet Questa. Dette er et programverktøy som alle VHDL konstruktører benytter, blir og kalla Modelsim.

Utgangspunkt:

I Quartus er det opprettet et prosjektet *mux2*. Vhdl-filen heter mux2.vhd. Prosjektet er syntetisert og uten syntaks feil.

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
--Multiplekser.
--INN:har et velgersignal og to 1-bit-signallinjer
--UT: 1-bit-signallinje
ENTITY Mux2 IS
 PORT(s : IN std logic;
   x: in std logic:
   y: in std_logic;
   m:OUT std logic);
Architecture behavior OF Mux2 IS
   -- m <= (x and not(s))OR ((y and s) );
   with s select
  m <= x WHEN '0',
       y WHEN '1'
        'O' When others;
END:
```

Test av design: Lag testbenk:


Det neste som må gjøres er å teste koden og kontrollere at den fungerer som den skal. Uttesting i Questa benyttes som dokumentasjon på konstruksjonen.

Dersom Questa ikke starter, gå til " Dersom ikke Questa starter.", som står på siste siden.

Å lage testbenk-malen.

Denne lages i Quartus. Forsikr deg om at du har kjørt "Analysis &Syntesis", eller har kompilert prosjektet.

Velg så *Processing/Start/Start test bench template* writer .




Prosjektmappen ser nå slik ut:





I mappen modelsim ligger nå filen mux2.vht.

ocessing Tools Window Help 🕝 🕱 🗸 🏈 🧇 🧼 🗁 🕨 🤘 Analyze Current File Start Analysis & Elaboration Update Memory Initialization File Compilation Report Start Fitter Start Compilation and Simulation Ctrl+Shift+K Start Assemb Generate Functional Simulation Netlist ► Start Classic Timing Analyzer Ctrl+Shift+L Report Simulation th Start TimeQuest Timing Analyzer Simulation Debug Shart FDA Mehlish Whites 🤗 Simulation Report Start Design Assistant Start PowerPlay Power Analyzer Ctrl+Shift+P Compiler Tool Start SSN Analyzer Classic Timing Analyzer Tool PowerPlay Power Analyzer Tool Start I/O Assignment Analysis SSN Analyzer Tool Flow Elapsed Till
Flow OS Summa 55 Start Early Timing Estimate Start Classic Timing Analyzer Constraint Check Flow Log
Analysis & Synt Start Check & Save All Netlist Changes Start VQM Writer Start Equation Writer (Post-synthesis) Start Equation Writer (Post-fitting) Start Test Bench Template W


NB! Dersom du senere gjør endringer i entity i mux2.**vhd**, må du kjøre dette på nytt, eller gjøre nødvendige endringer i mux2.**vht** . Dersom du kjører *Processing/Start/Start test bench template writer* , overskrives filen mux2.**vht**.







```
57
                                      init : PROCESS
                              58
Utvid simuleringskoden
                              59
                                      BEGIN
slik figuren til høyre viser.
                                        s <= '0';
                              60
                              61
                                        x <= '0';
Lagr filen
                                        y <= '1';
                              62
                              63
                                        Wait for 1 us;
Kompiler.
                                         s <= '1';
                              64
                              65
                                        Wait for 1 us;
                                         s <= '0';
                              66
                              67
                                      WAIT;
                              68
                              69
                                      END PROCESS init;
Simuler.
                             Wave :
Klikk på Wave
                                           Messages
Trekk signalene du vil se
                                     /mux2_vhd_tst/s
                                                     -No Data-
på over i Wave.
                                     /mux2_vhd_tst/x
                                                     -No Data-
La velgersignalet s stå
                                     /mux2_vhd_tst/y
                                                     -No Data-
øverst, deretter andre
                                     /mux2_vhd_tst/m
                                                     -No Data-
innsigna, l og til sist
utsignalet m
Skriv run 10 us i
Transcript-vinduet, etter
VSIM.
Legg til kode
                           velger : PROCESS
Nå gjøres følgende
                           BEGIN
forandring:
                                s <= '0' after 500 ns, '1' after 2*500 ns;
Vi har en egen prosess
                           WAIT;
for velgersignalet s
                           END PROCESS velger;
Prosessen gis navet
                           init : PROCESS
Velger.
                           BEGIN
                                  x <= '0'; y <= '1';
                                  wait for 1 us;
                                                         x <= '1'; y <= '1';
Skriv inn koden
                                                        x <= '0'; y <= '0';
                                  wait for 1 us;
Lagr
                           WATT:
                           END PROCESS init;
Kompiler
Simuler
                           END mux2_arch;
Klikk på Wave
Flytt over signalene du
vil se på resultatet
S beskrives som et
                           Legg merke til at s får verdi først etter 500 ns. Og settes høy etter 1000
periodisk signal
                           ns
                                       '0' after 500 ns, '1' after 2*500 ns,
                            s <=
                                       '0' after 3*500 ns, '1' after 4*500 ns,
                                       '0' after 5*500 ns, '1' after 6*500 ns;;
                           For at x og y ikke skal skifte samtidig son s, forskyves x og y:
```



Dersom Questa ikke starter:

