Esame di Calcolatori Elettronici T 13 Gennaio 2016 (Ing. Informatica)

Esercizio 1

Progettare un sistema basato sul microprocessore DLX (clock a 1 GHz) dotato di 320 MB di EPROM mappata negli indirizzi bassi e 128 MB di RAM mappata negli indirizzi alti. Nel sistema sono presenti due periferiche a 8 bit, già progettate, denominate INPUT_PORT, in grado di ricevere dati dall'esterno utilizzando il protocollo di handshake, e OUTPUT_PORT, in grado di inviare dati all'esterno utilizzando il protocollo di handshake. Ogni 10 ms, una rete da progettare denominata TIMER, deve generare una richiesta di interrupt. Durante la gestione di tale periodica richiesta di interruzione, mediante opportuni comandi software, deve poter essere determinabile se è possibile leggere un carattere da INPUT_PORT. In caso affermativo, deve essere eseguita una lettura da INPUT_PORT e, nel caso sia anche possibile scrivere in OUTPUT_PORT, inviare contemporaneamente il dato letto da INPUT_PORT al dispositivo OUTPUT_PORT. Al contrario, nel caso non sia possibile leggere da INPUT_PORT, l'interrupt handler non deve eseguire alcun trasferimento con le periferiche INPUT_PORT e OUTPUT_PORT.

- Evidenziare e risolvere eventuali criticità
- Indicare i segnali di chip select di tutte le periferiche, memorie e di eventuali altri segnali presenti nel sistema progettato
- Progettare, ottimizzando le risorse utilizzate, tutte le reti necessarie al funzionamento del sistema (inclusa la rete TIMER) indicando chiaramente le connessioni di tutte le periferiche e le memorie ai bus del DLX
- Scrivere il codice dell'*interrupt handler* che gestisce l'interruzione generata dal TIMER in accordo alle specifiche del problema. Si assuma che i registri da R20 a R30 possano essere utilizzati senza la necessità di dover preservare il loro contenuto

Esercizio 2

Indicare quali strategie, hardware e software, è possibile adottare per risolvere eventuali alee generate dalla sequenza di istruzioni seguente:


ADD R7, R8, R9 ADD R1, R2, R3 SUB R4, R5, R6 SUB R10, R7, R20 ADDI R25, R20, 8

Esercizio 3


Descrivere il principio di funzionamento del Branch Target Buffer

EFROM 320 MB: EPROM 156 MB: 0x 00000000 -> 0x OFFFFFF (4x 64) EPROM 64 KB: 0 × 10 00 0000 -> 0 × 13FF FFFF (4 × 16) 128 MB: 0x F800 0000 -> 0x FFFF FFFF (4 x 32) RAM CS_EPROM_H_O= BA31 BA28 BE O CS_ EPROM_L_O = BA31 BA28 BE O CS_EPROPC_H_ 1 = BA31 BA28 BE 1 CS_EPROM_L_I = BA31 BA28 BE I CS_EPROM_L_Z= BA31 BA28 BE Z CS_EPROM_H_Z= BA31 BA28 BE Z CS_ EPROPC_H_3= BA31 BA28 BE 3 CS_EPROM_L_3= BA31 BA28 BE 3 CS_INPUT = BAZI BAZO BEO CS_RAM_ 0 = BA31 BA30 BE O CS_RAM_ 1 = BA31 BA30 BE 1 CS_OVIPUT = CS_INPUT. OUTPUT_READY CS_RAM_ Z = BA31 BA30 BE Z CS_READ_STATUS = BABI BABO BEI CS_RAM_ 3 = BA31 BA30 BE 3 PORTE I/O CS_INPUT KEKRD STB C STB UNIT INT_INPUT - INT INPUT BD[4...0] (D[4...0] DATA.IN RES ← RESET CS_ QUIPUT Per neudere il trasforimo OBF OBF contemp. IMEMRD -> WR JUTIVO EXT TIAU PORT THI -> TUSTUO_THI ACK - ACI arar BD(7.... 0) -> D(7...0) D. OU[1...0] -INT (TO DLX) = 1, TS INT _ INPUT

TIMER



DEC - 10-45 = 0x0098967F



RESET

NT_OUTPUT D 1-RES Q OUTPUT_ READY

FF - D

MEMRD
$$\longrightarrow$$
 A_SET Q'

Oh LHI R 20, 0 x 8000 Lh LBU RZI, 0 x 000 1 (RZO) 8h BNEZ RZI, INPUT

Ch RFE; 10h 11pui 18U RZ5, 0 x 0000 (RZ0)

14h REE;

CODICE

ıch

WPUT = 4h