Esame di Calcolatori Elettronici T 6 Febbraio 2019 (Ing. Informatica)

Esercizio 1

Progettare un sistema, basato sul processore DLX, dotato **di 576 MB di EPROM** mappata agli indirizzi bassi e **512 MB di RAM** mappata agli indirizzi alti.

Nel sistema sono presenti quattro porte in input (INPUT_PORT_i, i=0,1,2,3) già progettate che comunicano con l'esterno mediante il protocollo di *handshake*. In ogni istante è abilitata sempre una sola porta. Ogni 6 trasferimenti di caratteri negativi dalla porta i-esima abilitata in quel momento, deve essere abilitata la porta i+1-esima e così via. Il procedimento appena descritto si ripete continuamente e il dato letto da ciascuna porta deve essere memorizzato a FFFFFF00h. All'avvio deve essere abilitata la porta INPUT_PORT_0.


- Per prima cosa, descrivere sinteticamente la soluzione che s'intende realizzare e indicare chiaramente quali sono i dispositivi utilizzati e segnali di chip-select
- Progettare il sistema, minimizzando le risorse necessarie ed evidenziando eventuali criticità
- Indicare le espressioni di decodifica e il range di indirizzi di tutte le periferiche, le memorie e i segnali
- Scrivere il codice dell'interrupt handler
- Si faccia l'ipotesi che i registri da R25 a R29 possano essere utilizzati senza la necessità di doverli ripristinare durante l'esecuzione degli interrupt handler

Esercizio 2

- a) Nel DLX, unicamente dagli indirizzi emessi dal processore è possibile determinare i segnali BE_i, i=0,1,2,3 ?
- b) Si o No?
- c) Se Si, come? Se No, perché?

Esercizio 3

- a) Ouale problema mira a risolvere il *cycle-split*?
- b) Come agisce?
- c) Esistono alternative?



CODICE R25,0×4000 Oh LHI R26, 0 × 0000 (R25) LB чh RZ6, 0× FFF (RZ7) 8h LKI ch SW RFE ioh