# Esame di Calcolatori Elettronici T 22 Dicembre 2017 (Ing. Informatica)

#### Esercizio 1

In un sistema basato sul DLX, con **768 MB di EPROM** mappata negli indirizzi bassi e **128 MB di RAM** mappata negli indirizzi alti, sono presenti: **una porta** a **8** bit **in input** (**IN\_1**) e **quattro porte** a **8** bit **in output** (denominate **OUT\_3**, **OUT\_2**, **OUT\_1** e **OUT\_0**). Tutte le porte in input e output utilizzano il protocollo di handshake.

Dopo ogni trasferimento dalla porta in input deve essere eseguito, appena possibile, un unico trasferimento sulla porta in output OUT\_i prima di poter eseguire una successiva lettura dalla porta in input. L'indice i, che determina la porta in output sul quale eseguire il trasferimento successivo alla lettura dalla porta in input, corrisponde al resto della divisione per 4 del dato precedentemente letto (dalla porta in input). Tutte le altre porte in output non debbono essere utilizzate finché non risulteranno abilitate mediante la strategia appena delineata (i.e., lettura porta in input -> scrittura sull'unica porta in output abilitata -> lettura da porta in input -> scrittura sull'unica porta in output abilitata -> etc). Il dato letto dalla porta in input deve essere scritto in memoria a FFFF0080h mentre il dato scritto sulla porta in output abilitata deve essere letto a FFFF0100h. All'avvio del sistema deve essere abilitato come primo trasferimento quello che coinvolge la porta in input.


- **Descrivere sinteticamente la soluzione** che s'intende realizzare **e** indicare **chiaramente quali sono i segnali di** *chip-select* necessari
- Progettare il sistema, minimizzando le risorse necessarie evidenziando e risolvendo eventuali criticità
- Indicare le espressioni di decodifica e il *range* di indirizzi di tutte le periferiche, le memorie e i segnali
- Scrivere il **codice ottimizzato** dell'*interrupt handler* (i registri da R25 a R29 possono essere utilizzati senza la necessità di doverli ripristinare)
- Soluzioni interamente software NON saranno considerate valide


#### Esercizio 2

Che cosa sono gli interrupt annidati? Quali problematiche comporterebbero nel caso del DLX?


### Esercizio 3

Che cosa s'intende per architettura Harvard? Quali problemi mira a risolvere e come può essere realizzata nel caso del DLX?





## Generatione del seguale EN-INPUT



```
Oh
      LHI
            RZ5, 0 x 4000;
            RZ6, 0x 0001 (RZ5);
uh
      LBU
84
            RZ8, OX FFFF ;
      LHI
ch
            RZG, OUTPUT;
      BEQZ
Ich
      LBU
            RL7, O X 0000 (R25);
             RL7, 0x 0080 (RZ8);
Ihh
      SB
18h
      RFE;
               (BU 0×0100 (RZ8);
ıch
      BUT PUT !
20 h
                     0×0000 (R25);
               SB
24 h
               RFE;
```