Esame di Calcolatori Elettronici T 13 Settembre 2018 (Ing. Informatica)

Esercizio 1

In un sistema basato sul processore DLX dotato **di 1 GB di EPROM** mappata negli indirizzi bassi e **512 MB di RAM** mappata negli indirizzi alti, sono presenti quattro porte in input, già progettate, ciascuna in grado di ricevere dati dall'esterno mediante il protocollo di handshake. Le quattro porte sono denominate **IN_0**, **IN_1**, **IN_2** e **IN_3**. Tuttavia, **in ogni istante è attiva solo una di queste porte** (all'avvio IN_0). Al termine di ogni lettura dalla porta attiva, se il dato letto è **divisibile per 32**, dovrà essere abilitata una porta diversa in accordo all'ordine seguente: **IN_0** -> **IN_1** -> **IN_2** -> **IN_3** -> **IN_0** -> **IN_1** -> ...


- **Descrivere sinteticamente la soluzione** che s'intende realizzare **e** indicare **chiaramente quali sono i segnali di** *chip-select* necessari
- Progettare il sistema, minimizzando le risorse necessarie evidenziando e risolvendo eventuali criticità
- Indicare le espressioni di decodifica e il range di indirizzi di tutte le periferiche, le memorie e i segnali
- **Scrivere il codice dell'interrupt handler** che consente di leggere dalle porte
- Si faccia l'ipotesi che i registri da R25 a R29 possano essere utilizzati senza la necessità di doverli ripristinare durante l'esecuzione degli interrupt handler

Esercizio 2

Qual è la funzione dei registri A e B nel DLX sequenziale?

Esercizio 3

Quali sono i vantaggi della codifica delle istruzioni adottata nel DLX?



```
CODICE
       LH1 R25, 0×4000
 46
       LB
          R26, 0×0002 (R25)
       BEOZ RZG, HANDLER
۶h
Сh
       SB RO, 0 × 0001 (RZ5)
10h
      J Kain
14h
      HANDLER: LBU R27, 0x000(R25)
```

rfe

Oh

18 h

10 h

rain: