## Esame di Calcolatori Elettronici T 18 Giugno 2015 (Ing. Informatica)

## Esercizio 1

Progettare un sistema basato sul microprocessore DLX dotato di 512 MB di EPROM mappata negli indirizzi bassi, 512 MB di RAM mappata negli indirizzi alti e 512 MB di RAM, denominata RAM\_X, mappata in accordo alle specifiche indicate in seguito. Nel sistema è presente una periferica a 8 bit, già progettata, denominata INPUT\_PORT in grado di ricevere dati dall'esterno utilizzando il protocollo di *handshake*. All'avvio, RAM\_X è mappata a cavallo della metà dello spazio di indirizzamento. La **collocazione nello spazio di indirizzamento di RAM\_X può essere modificata ogni 4 trasferimenti da INPUT\_PORT** allorchè almeno 3 dei dati letti siano stati divisibile per 64. Nel caso sia verificata questa condizione, RAM\_X deve essere mappata all'indirizzo 80000000h mediante una opportuna rete logica da progettare. Il mapping a cavallo dello spazio di indirizzamento potrà avvenire dopo 4 altri trasferimenti con le medesime condizioni e così via.

- Indicare i segnali di chip select di tutte le periferiche, memorie e di eventuali altri segnali presenti nel sistema
- Progettare, **ottimizzando le risorse utilizzate**, le reti necessarie al funzionamento del sistema indicando inoltre le connessioni di tutte le periferiche e le memorie ai bus del DLX
- Scrivere il codice dell'*interrupt handler* che gestisce le comunicazioni con la porta in input. Si assuma che i registri da R20 a R30 possano essere utilizzati senza la necessità di dover preservare il loro contenuto


## Esercizio 2

Indicare come è possibile gestire la condizione di stallo di uno stadio di un processore pipelined.

## Esercizio 3

Indicare quali metodologie è possibile adottare per gestire le alee di controllo.

```
MAPPING
EPROM 512 MB: 0 x 0000 0000 -> 0 x IFFF FFFF
RAM 512 MB: 0 × 6000 0000 -> 0 × FFF FFFF
CS_INPUT_PORT: 0×40000000
CS EPROM_ 0 = BA31 BA30 BEO
 CS_ RAM_ 0 = BA31 BA30 BEO
                                  CS_EPROM - 1 = BA31 BA30 BEI
 CS_ RAM_ 1 = BA31 BA30 BE1
                                   CS_EPROT- 2 = BA31 BA30 BEZ
  CS_RAM_ Z = BA31 BA30 BEZ
                                  CS_EPRON_ 3 = BA 31 BA 30 BE 3
  CS_RAM_ 3 = BA31 BA30 BE3
  CS_INPUT_PORT = BA31 BA30 BA29
 CS-RAM_X_O = (BA31 BA30 BA29 + BA31 BA30) · A-CAV · BEO+ A-CAV (BA31 BA30) BEO
 CS-RAM-X-1 = (BA31 BA30 BA29 + BA31 BA30) A-CAV · BE1 + A-CAV (BA31 BA30) BE I
  CS-RAM-X-Z = (BA31 BA30 BA29 + BA31 BA30) A-COV BEZ+ A-COV (BA31 BA30) BEZ
  CS-RAM-X-3 = (BA31 BA30 BA29 + BA31 BA30) · A-CAV · BE3+ A-CAV (BA31 BA30) BE 3
DIV 64 = (BD 7 + BD6) . ! (BD5 + BD4 + BD3 + BD2 + BD1 + BD0)
   EN-COUNT
                                            CI. CO = LETTI_3_DATI
                      COUNTER
                                       EN_COUNT = CS_INPUT_PORT IBF
```



EN-COUNT\_COND = CS\_INPUT\_PORT · IBF · DIV 64

RES - COUNT = CS\_INPUT\_PORT · IBF · LETTI\_3\_DATI

CODICG

RFE;

84