## Esame di Calcolatori Elettronici T 18 Febbraio 2016 (Ing. Informatica)

## Esercizio 1

In un sistema basato sul processore DLX, con 1 GB di EPROM agli indirizzi bassi e 1 GB di RAM agli indirizzi alti, si desidera monitorare mediante opportune reti logiche il numero (modulo 2^64) di ciascuna tipologia di trasferimento verso la memoria RAM (scritture) inerente Byte (B), Half-Word (HW) e Word (W). Tale controllo deve poter essere attivabile e disattivabile mediante un opportuno e unico comando software. All'avvio del sistema l'analisi delle tre tipologie di scritture in memoria RAM dovrà essere disattivata. Una volta attivata, quando uno dei tre parametri sotto controllo raggiunge il numero massimo ammissibile, deve essere bloccata l'analisi degli accessi in memoria (senza l'utilizzo di comandi software) e contemporaneamente inviata una richiesta di interrupt al DLX. L'interrupt handler associato a tale richiesta di interruzione dovrà:

- 1) Leggere il numero di scritture in memoria, per ciascuna tipologia di accesso (i.e., B, HW e W), e memorizzare queste quantità a indirizzi consecutivi partendo da FFFF8400h
- 2) Predisporre le reti logiche per un nuovo monitoraggio (al fine di non tenere in considerazione i valori precedenti) senza però abilitare una nuova analisi delle scritture in memoria che sarà avviata mediante opportuni comandi software eseguiti dall'esterno dell'interrupt handler

Progettare il sistema facendo attenzione a:

- Indicare i segnali di chip select di tutte le periferiche, memorie e di eventuali altri segnali presenti nel sistema
- Progettare, ottimizzando le risorse utilizzate e minimizzando il numero di istruzioni necessarie per eseguire la procedura di risposta all'interrupt, tutte le reti necessarie al funzionamento del sistema indicando chiaramente le connessioni di tutte le periferiche e le memorie ai bus del DLX
- Scrivere il **codice dell'interrupt handler** e il **codice per attivare l'analisi delle scritture in memoria**. Nel caso dell'interrupt handler si assuma che i registri da R20 a R30 possano essere utilizzati senza la necessità di dover preservare il loro contenuto

## Esercizio 2

Descrivere **chiaramente** per quale ragione è possibile utilizzare un contatore per lo stadio di fetch del DLX pipelined e quali caratteristiche deve possedere tale contatore. PC +  $4 = PC_{f31...27} + 1$ 

tale contatore. Porché PC + 4 = PC[31...2] + 1

quindi b25t3 Masre un contatore

Esercizio 3 per incrementare PC e mandare agli stadi succentivi PC già incrementato di 1

Spiegare chiaramente cosa sono le eccezioni in un sistema a microprocessore

Le ecuzioni savo degli eventi interni al microprioceriore che ne formano la normale ejecuzione delle attività (overtlau, divisione per) EPROM 1 68: 0 × 0000 0000 -> 0 x 3 fff ffff (4 x 256) RATE 512 KB L: 0 × C000 0000 -> 0 × DFFF FFFF (4 × 128) RATE 512 ITB H: 0× 6000 0000 -> 0× FFFF FFFF (4×128)

CS\_RES\_ COMPRELLO: 0 × 8000 0000 CS\_ ATTIVA\_CONTROLLO : 0 × 8000 0001 CS\_ READ\_B\_L: 0×40000000 CS\_ READ\_B\_H ! 0×4000 0004 CS\_ READ\_HW\_L: 0×40000008 CS\_ READ\_HW.H: 0×4000000C

CS\_ READ\_W\_L: 0×40000010 CS\_ READ\_W\_H: Q × 4000 00 14

CS\_EPROTC\_ 0 = BA31 BD30 B60 CS\_EPROTC\_ 1 = BA31 BA30 BE 1 CS\_EPROTI\_ 2 = BA31 BA30 BE 2 CS\_EPROTC\_ 3 = BA31 BA30 B6 3

CS\_EN\_CNTRL = BA31 BA30 BE 1

CS\_RES\_CUTIZL = BA31 BA30 B60

CS\_RAM\_L\_0= BA31 BA30 BA29 BEO CS\_RAM\_H\_0= BA31 BA30 BA29 BEO CS\_RAM\_L\_I = BA31 BA30 BA28 BE1 CS\_RAM\_H\_I = BA31 BA30 BA28 BE1 

CS. READ\_B\_ L = BABI BABO BAY BAB BAZ. MEMRD CS\_READ\_B\_H = BA31 BA30 BA4 BA3 BA 2. MEMRD CS. READ\_HW\_L = BA31 BA30 BA4 BA3 BA2. MEMRD CS READ - HW\_ H = BABI BABO BAG BAB BAZ . TEMEND CS\_READ\_W\_ [ = BA31 BA30 BA4 · BA 2 · MEMRD CS. READ\_W\_ H = BA31 BA30 BA4 · BA 2 · MEMRD

(31...0) C ; (31...0) EN- COUNT -: EN COUNTER (a..x) \_\_ c\_; [63...32] RES RES\_COUNT\_; -64 BIT RESET C\_i [31...0] BD[31...0] CS\_READ\_i\_L - BD[63...3s] C-1[63...3Z] -CS\_READ\_I\_4 W: B60.BE1.BE2.BE3 HW: B60'BEI BEZ BE3 + B60 BEI BEZ BE3 13: B60.BE1.BE2.BE3 + B60.BE1.BE2.BE3+B60.BE1.BE2.BE3+B60.BE1.BE2.BE3 EN\_ COUNT = DEC\_i · COUNTING\_ENABLED · RATZ\_ACCESS. INT\_DLK RAM - ACCESS = BA 31 BA 30 RES\_ COUNT\_ i = CS\_RES\_ CNTRL Rete per stilitare o disstilitare il momitorzaggio CS\_RES\_CNTRL + CS\_EN\_CUTRL COUNTING -GNABLED D A-RES Q COUNTING\_ENABLED A-SET Q'

Rete per il conteggio degli accessi

3 counter fatti così

- 1) Leggere il numero di scritture in memoria, per ciascuna tipologia di accesso (i.e., B, HW e W), e memorizzare queste quantità a indirizzi consecutivi partendo da FFFF8400h
- 2) Predisporre le reti logiche per un nuovo monitoraggio (al fine di non tenere in considerazione i valori precedenti) senza però abilitare una nuova analisi delle scritture in memoria che sarà avviata mediante opportuni comandi software eseguiti dall'esterno dell'interrupt handler

```
ah
             R20 0× 6000
       LHI
             R30 OX FF FF
4h
       LHI
84
             RZI, 0×0000 (R20)
       / W
ch
             R21, 0 x 8400 (R30)
       SW
             RZI, 0×0004(R20)
iah
       LW
             R21, 0 x 8404(R30)
       SW
144
             RZI, 0×0008(R20)
      LW
18 h
             R21, 0 x 840g(R30)
      SW
ICh
       LW
             RZI, 0×000 c(R20)
206
             R21, 0 x 84 C (R30)
246
      SW
18 h
             RZI, 0×0010 (R20)
      LW
             R21, 0 x 8410 (R30)
1ch
      SW
            RZI, 0×0014 (R20)
30h
       LW
366
             R21, 0 x 8414 (R30)
       SW
38 h
             RZ5, 0 x 8000
       LHI
              RO, 0x0090 (R25)
3ch
       SB
40h
       RFC:
```

Codice por risbilitare courting\_enable

100h (HI R8, 0×8000)
104h ADDI R9, R0, 0×0001
108h 58 R9, 0×0001 (R8)