

Esame di Calcolatori Elettronici T

16 Gennaio 2019 (Ing. Informatica)

Esercizio 1

Progettare un sistema, basato sul processore DLX, dotato di **512 MB di EPROM** mappata agli indirizzi bassi e **1 GB di RAM** mappata agli indirizzi alti.

Il sistema deve inviare delle informazioni a quattro unità esterne con le quali è possibile comunicare attraverso il protocollo di handshake. L'invio dei dati deve avvenire esclusivamente quando almeno due unità esterne sono pronte a ricevere le informazioni. Quando tale condizione è verificata il processore deve inviare, contemporaneamente a tutte le unità esterne in grado di riceverlo, il byte più aggiornato letto da una porta che comunica con l'esterno mediante il protocollo di handshake. Il dato letto da tale porta dovrà essere memorizzato a **FFFF0000h**. Le operazioni appena descritte debbono essere svolte dal processore nel modo più rapido possibile. La lettura dalla porta in input è prioritaria rispetto alla scrittura verso le porte in output. Infine, all'avvio, nessun dato deve essere inviato alle unità esterne fintantoché non è stato letto almeno un byte dalla porta in input.

- Per prima cosa, descrivere sinteticamente la soluzione che s'intende realizzare e indicare chiaramente quali sono i dispositivi utilizzati e segnali di *chip-select*
- Progettare il sistema, minimizzando le risorse necessarie ed evidenziando eventuali criticità
- Indicare le espressioni di decodifica e il range di indirizzi di tutte le periferiche, le memorie e i segnali
- Scrivere il codice dell'interrupt *handler*
- Si faccia l'ipotesi che i registri da R25 a R29 possano essere utilizzati senza la necessità di doverli ripristinare durante l'esecuzione degli interrupt handler

Esercizio 2

- a) In cosa consiste un *branch target buffer*?
- b) In quale stadio agisce?
- c) Come può essere reso più efficace in caso di loop?

Esercizio 3

- a) Che problema mira a risolvere la tecnica del *delayed load*?
- b) Come agisce?

MAPPING

EPROM 512 KB: $0 \times 0000\ 0000 \rightarrow 0 \times 1FFFFFFF$ (4×128)

RAM 512 KB L: $0 \times C000\ 0000 \rightarrow 0 \times DFFFFFFF$ (4×128)

RAM 512 KB H: $0 \times E000\ 0000 \rightarrow 0 \times FFFFFFFF$ (4×128)

CS_EPROM_0 = $\overline{BA31}\ BA29\ BE0$

" - 1 = " BE1

" - 2 = " BE2

" - 3 = " BE3

CS_RAM_H_0 = BA31 BA29 BE0

" - 1 = " BE1

" - 2 = " BE2

" - 3 = " BE3

CS_RAM_L_0 = BA31 $\overline{BA29}\ BE0$

" - 1 = " BE1

" - 2 = " BE2

" - 3 = " BE3



CS_INPUT = $\overline{BA31}\ BA30\ BE0$


CS_OUTPUT = $\overline{BA31}\ BA30\ BE1$

CS_READ_INPUT_STATUS = $\overline{BA31}\ BA30\ BE2\ MEMRD$

CS_READ_OUTPUT_STATUS = $\overline{BA31}\ BA30\ BE3\ MEMRD$



ALTEN0_DUE = INT_OUTPUT_0 · INT_OUTPUT_1 + INT_OUTPUT_0 · INT_OUTPUT_2
 INT_OUTPUT_0 · INT_OUTPUT_3 + INT_OUTPUT_1 · INT_OUTPUT_3
 INT_OUTPUT_1 · INT_OUTPUT_2 + INT_OUTPUT_2 · INT_OUTPUT_3







$$INT_TO_DLX = INT_INPUT + ALTCNO_DUE \cdot OUTPUT_ENABLED$$

Rete per campionare l'ultimo dato letto da INPUT PORT




$$CS_OUTPUT_i = CS_OUTPUT_PORT \cdot INT_OUTPUT_C_i$$

Campioniamo INT_INPUT e $ALTCNO_DUE \cdot OUTPUT_ENABLED$ per leggerli nell'handler



CHIP SELECT



$$\begin{aligned}
 CS_EPROM_0 &= \overline{BA31} \overline{BA30} \overline{BE0} \\
 \text{" } -1 &= \text{" } \overline{BE1} \\
 \text{" } -2 &= \text{" } \overline{BE2} \\
 \text{" } -3 &= \text{" } \overline{BE3}
 \end{aligned}$$


$$\begin{aligned}
 CS_RAM_H_0 &= \overline{BA31} \overline{BA29} \overline{BE0} \\
 \text{" } -1 &= \text{" } \overline{BE1} \\
 \text{" } -2 &= \text{" } \overline{BE2} \\
 \text{" } -3 &= \text{" } \overline{BE3}
 \end{aligned}$$

$$\begin{aligned}
 CS_RAM_L_0 &= \overline{BA31} \overline{BA29} \overline{BE0} \\
 \text{" } -1 &= \text{" } \overline{BE1} \\
 \text{" } -2 &= \text{" } \overline{BE2} \\
 \text{" } -3 &= \text{" } \overline{BE3}
 \end{aligned}$$

$$\begin{aligned}
 CS_INPUT_PORT &= \overline{BA31} \overline{BA30} \overline{BE0} \\
 CS_OUTPUT_PORT &= \text{" } \overline{BE1} \\
 CS_READ_INPUT_STATUS &= \text{" } \overline{BE2} \overline{MEMRD} \\
 CS_READ_OUTPUT_STATUS &= \text{" } \overline{BE3} \overline{MEMRD}
 \end{aligned}$$




$$\begin{aligned}
 ALIENO_DUE &= INT_OUT_0 \cdot INT_OUT_1 + INT_OUT_0 \cdot INT_OUT_2 + INT_OUT_0 \cdot INT_OUT_3 + \\
 &+ INT_OUT_1 \cdot INT_OUT_2 + INT_OUT_1 \cdot INT_OUT_3 + INT_OUT_2 \cdot INT_OUT_3
 \end{aligned}$$

La rete seguente avrà uscite 0 fin quando non si avrà un trasferimento dalle porte in INPUT





$$INT_TO_DLX = INT_INPUT + ALIENO_DUE \cdot ENABLE_OUTPUT$$

PART 6 DI I/O



$$CS_OUTPUT_i = CS_OUTPUT \cdot INT_OUTPUT_C_i$$

Compiando INT_INPUT e ALTENO-DUE ENABLE-OUTPUT



CODING

```
0h    LHI R25, 0x4000
4h    LB  R26, 0x0002(R25)
8h    BEQZ R26, OUTPUT
Ch    LBU R27, 0x0000(R25)
10h   LHI R28, 0xFFFF
14h   SB  R27, 0x0000(R28)
18h   OUTPUT: LBU R26, 0x0003(R25)
1Ch   BEQZ R26, FINE
20h   SB  R26, 0x0001(R25)
24h   FINE: RFE
```