# Esame di Calcolatori Elettronici T 9 Gennaio 2017 (Ing. Informatica)

#### Esercizio 1

Progettare un sistema basato sul microprocessore DLX dotato di **128 MB di EPROM** mappata negli indirizzi bassi e **32 MB di RAM** mappata negli indirizzi alti. Nel sistema sono presenti **4 periferiche a 8 bit**, già progettate, denominate **INPUT\_PORT**, in grado di ricevere dati dall'esterno utilizzando il protocollo di handshake, e tre porte in output denominate rispettivamente **OUTPUT\_PORT**, **OUTPUT\_PORT\_PLUS\_1** e **OUTPUT\_PORT\_PLUS\_2** ciascuna in grado di inviare dati verso l'esterno utilizzando il protocollo di handshake.

All'avvio debbono essere abilitati i trasferimenti da INPUT\_PORT e disabilitati i trasferimenti verso l'esterno. Dopo il trasferimento in input deve seguire, appena possibile, un trasferimento in output verso OUTPUT\_PORT e, se possibile e contemporaneamente a tale trasferimento, anche verso le periferiche OUTPUT\_PORT\_PLUS\_1 e OUTPUT\_PORT\_PLUS\_2 che risultano pronte. Il dato da inviare in output è lo stesso letto in precedenza dalla porta in input e memorizzato nel registro R20. In seguito al trasferimento in output appena descritto deve essere riabilitato quello da INPUT\_PORT, disabilitando quello verso le porte in output e così via. Il processo di alternanza continua tra trasferimenti in input e output appena definito deve essere realizzato, in modo automatico, da un'opportuna rete logica. Tutte le periferiche presenti nel sistema saranno utilizzate unicamente per le finalità indicate nel testo.

- Descrivere sinteticamente il progetto che s'intende realizzare evidenziando eventuali criticità
- Progettare il sistema e le reti logiche necessarie per soddisfare le specifiche del problema evitando clock-gating e utilizzando i segnali asincroni solo per inizializzare i dispositivi
- Indicare le espressioni di decodifica e il range di indirizzi di tutte le periferiche, le memorie e i segnali
- Scrivere il codice dell'*interrupt handler*, **commentando in modo chiaro ogni istruzione**, che consente di gestire il problema in accordo alle specifiche assumendo che i registri da R20 a R30 possano essere utilizzati senza la necessità di dover preservare il loro contenuto (R20 dovrà essere utilizzato per gli scopi indicati in precedenza)

### Esercizio 2

Descrivere, con un esempio, la differenza tra il mapping di periferiche a 8 bit (con 4 registri interni) a indirizzi contigui e non contigui nel caso di un processore con bus dati a 32 bit.

#### Esercizio 3

Descrivere il principio di funzionamento del *branch target buffer*. Dove e come agisce? Quali sono i problemi nel caso di loop annidati e quali strategie possono essere adottate in tal caso per aumentare le prestazioni?



EPROTI\_128: 0×0000000 -> 0×07ffffff (u×32)

RAM - 32 : 0x FE000000 -> 0x ffff FFFF

## CHIP SELECT

0

129UT

$$CS = EPROM = 0 = BA31 BA30 BE 0$$
 $CS = RAM = 0 = BA31 BE 0$ 
 $CS = EPROM = 1 = BA31 BA30 BE 1$ 
 $CS = EPROM = 2 = BA31 BA30 BE 2$ 
 $CS = EPROM = 3 = BA31 BA30 BE 3$ 
 $CS = RAM = 3 = BA31 BE 3$ 

CS\_INPUT - PORT = 
$$\overline{BA31}$$
 BA30 BEO :  $\overline{IBE}$  :  $\overline{EN}$  INPUT


CS\_OUTPUT\_PORT =  $\overline{BA31}$  BA30 BEI :  $\overline{OBE}$  :  $\overline{EN}$  INPUT


CS\_READ\_ STATUS =  $\overline{IBA31}$  BA 30 BEZ : YEHRD

CS\_OUTPUT\_PORT : READY\_PLUS\_I

CS\_OUTPUT\_PORT : READY\_PLUS\_Z

Reti per gestine l'allements tre input e output





```
CODICE
 Oh
        LHI RZI, 0 × 4000
 uh
       LBU RZZ, 0 x 0002 (RZI)
 8 h
       BEOZ RZZ, INPUT
ch
       SB R20, 0 × 0001 (R21)
10 h
       REE;
       INPUT LBU RZO, 0 × 0000 (RZI)
14 6
                RFE;
18 h
```