

A NO + VO MOD1

- 1) Del seguente circuito si calcoli la relazione ingressi-uscita.
- 2) Si disegni la caratteristica statica V_1 - V_0 per $V_1 \in [-5V..+5V]$ e V_2 =0V.

Si assumano gli OPAMP ideali e in alto guadagno. Esplicitare i passaggi.




$$N_{out} = \frac{5}{4}N_z - \frac{1}{4}\left[\frac{3+1\omega z RC}{1+5\omega z RC}\right]V_1$$



D NO + VO MOD2

- 1) Facendo riferimento allo schema di principio della figura, progettare le reti PUN e PDN del gate in tecnologia CMOS statica in modo da implementare la funzione indicata.
- 2) Tenendo conto che i transistori dell' inverter di uscita hanno geometrie $S_p=85$ e $S_N=40$, si dimensionino tutti i transistori in modo che i tempi di propagazione al nodo F risultino inferiori a 115 ps per entrambi i fronti. Si ottimizzi il progetto.
- **3)** Calcolare il t_{PHL} minimo. Non si semplifichi la funzione logica. Esplicitare i passaggi.

$$O = [A \cdot (B + \overline{C}) + \overline{A}] \cdot (\overline{A} + \overline{B} + C)$$



Parametri tecnologici:

Req p=10Kohm

Req n= 5Kohm

 $Cox = 3 \text{ fF/}\mu\text{m}^2$

Lmin = $0.35 \mu m$

Vdd = 3.3V

