## Esame di Calcolatori Elettronici T 16 Gennaio 2019 (Ing. Informatica)

## Esercizio 1

Progettare un sistema, basato sul processore DLX, dotato **di 512 MB di EPROM** mappata agli indirizzi bassi e **1 GB di RAM** mappata agli indirizzi alti.

Il sistema deve inviare delle informazioni a quattro unità esterne con le quali è possibile comunicare attraverso il protocollo di handshake. L'invio dei dati deve avvenire esclusivamente quando almeno due unità esterne sono pronte a ricevere le informazioni. Quando tale condizione è verificata il processore deve inviare, contemporaneamente a tutte le unità esterne in grado di riceverlo, il byte più aggiornato letto da una porta che comunica con l'esterno mediante il protocollo di handshake. Il dato letto da tale porta dovrà essere memorizzato a FFFF0000h. Le operazioni appena descritte debbono essere svolte dal processore nel modo più rapido possibile. La lettura dalla porta in input è prioritaria rispetto alla scrittura verso le porte in output. Infine, all'avvio, nessun dato deve essere inviato alle unità esterne fintantoché non è stato letto almeno un byte dalla porta in input.

- Per prima cosa, descrivere sinteticamente la soluzione che s'intende realizzare e indicare chiaramente quali sono i dispositivi utilizzati e segnali di chip-select
- Progettare il sistema, minimizzando le risorse necessarie ed evidenziando eventuali criticità
- Indicare le espressioni di decodifica e il range di indirizzi di tutte le periferiche, le memorie e i segnali
- Scrivere il codice dell'interrupt *handler*
- Si faccia l'ipotesi che i registri da R25 a R29 possano essere utilizzati senza la necessità di doverli ripristinare durante l'esecuzione degli interrupt handler

## Esercizio 2

- a) In cosa consiste un branch target buffer?
- b) In quale stadio agisce?
- c) Come può essere reso più efficace in caso di loop?

## Esercizio 3

- a) Che problema mira a risolvere la tecnica del delayed load?
- b) Come agisce?

MAPPING

EPRON 512 MB: 0 x 0000 0000 -> 0 x 1 F F F F F F (4 x 128)

RAM 512 MB L: 0 x 6000 0000 -> 0 x 5 F F F F F F (4 x 128)

CS\_RAT\_L\_0 = BA31 BAZG BEO

CS\_INPUT = BA31 BA30 BE 0

CS\_OUTPUT = BA31 BA30 BE 1

CS\_OUTPUT = BA31 BA30 BE 1

CS\_READ\_INPUT\_STATUS = BA31 BA30 BEZ ITEMED

CS\_READ\_OUTPUT\_STATUS = BA31 BA30 BEZ ITEMED

CS\_READ\_OUTPUT\_STATUS = BA31 BA30 BEZ ITEMED

2-109700\_ TUE = INT\_OUTPUT - O · INT\_OUTPUT - O · INT\_OUTPUT - S

INT\_OUTPUT - O · INT\_OUTPUT - I · INT\_OUTP

 $CS_{-} INPUT_{-} PORT \longrightarrow CS$   $RES \longleftarrow RESET$   $RD \longrightarrow PORT IBF$   $INF_{-} INFUT \longleftarrow INT \longrightarrow STB$   $RD \longrightarrow PORT IBF$   $STB \longrightarrow INFUT$   $STB \longrightarrow INFUT$  RESET  $STG \longrightarrow INFUT$   $STG \longrightarrow INFUT$  S

CS\_OUTPUT\_PORT\_i  $\longrightarrow$  CS RES  $\longleftarrow$  RESET


THE PROPERTY OBSET

INT\_OUTPUT;  $\longleftarrow$  INT ACK

LAST  $\begin{bmatrix} 7...0 \end{bmatrix}$   $\longrightarrow$  D $\begin{bmatrix} 7...0 \end{bmatrix}$  D $\bigcirc$  CM $\begin{bmatrix} 7...0 \end{bmatrix}$   $\longrightarrow$  D $\begin{bmatrix} 7...0 \end{bmatrix}$  D $\bigcirc$  CM $\begin{bmatrix} 7...0 \end{bmatrix}$ 

CS\_INPUT\_PORT . IBF OUTPUT\_ENABIED OUTPUT\_ ENABLED A-SET Q' TENRD INT ( TO DLX) = INT\_INPUT + ALTRENO\_DUE · OUTPUT\_EMBLED Rete per compionère l'ultimo deto letto de meur port CS\_INPUT\_PORT · IBF D P-RES Q FF-D X8 KEKRD RESGT D P-RES Q - INT\_ OUTPUT\_ C\_i CS\_ OUTPUT\_ : = CS\_ OUTPUT\_PORT. INT\_ OUTPUT\_C -: Campioniano INT\_INPUT e ALTGNO\_DUE. OUTPUT\_GNABLED por leggerels well handler CS\_READ, INPUT\_STATUS -MOTRO RESET CS\_READ, OUTPUT\_ STATUS -ENABLE - OUTPUT. (0) F BD(31...25) ALTIGNO DIG -FF -D

MOTRO



C001C6

Oh LHI R25, 0x4000 LB RZG, 0×0002 (RZS) 4 h BEQZ RZG, OUTPUT 86 LBU RZ7, 0x0000 (RZ5) Ch LHI RLE, OXFFFF 104 SB R27, 0×0000(RZ8) 164 186 QUTPUT: LBU RZ6, 0×0003(RZ5) 10 h BEQZ RZG, FINE 5B RZ6, 0×0001 (RZ5) 20 h 24 4 FINE: RFE.