## Esame di Calcolatori Elettronici T 28 Gennaio 2015 (Ing. Informatica)

## Esercizio 1

Progettare un sistema basato sul microprocessore DLX dotato di 1 MB di EPROM mappata negli indirizzi bassi, 2 MB di RAM mappata negli indirizzi alti.

Nel sistema è anche presente una periferica a 8 bit, già progettata e denominata INPUT\_PORT, in grado di ricevere dati dall'esterno mediante il protocollo di handshake. Ogni otto trasferimenti da INPUT PORT deve essere valutato (mediante una opportuna rete logica) se la somma modulo 256 di tutti i caratteri letti dalla medesima porta fino a quel momento (i.e., dall'avvio del sistema e incluso il carattere trasferito in quell'istante) è divisibile per 64. Allorché questo sia verificato, tale la somma deve essere memorizzata in un registro (rete logica) e deve essere contemporaneamente asserita una richiesta di interruzione (rete logica). L'interrupt handler associato a tale evento dovrà, prima di ogni successivo trasferimento da INPUT\_PORT, incrementare via software di una unità un contatore a 32 bit residente in RAM all'indirizzo FFFFFFOh, leggere dal registro il valore della somma modulo 256 che risulta divisibile per 64, memorizzare tale valore in FFFFFF4h e riattivare l'analisi dei caratteri in ingresso. Nel progetto della rete si consideri il carattere 000000002 non divisibile per 64. La procedura appena definita deve essere ripetuta, con la medesima modalità, ogni 8 trasferimenti da INPUT\_PORT.

- Indicare i segnali di chip select di tutte le periferiche, memorie e di eventuali ulteriori segnali presenti nel sistema
- Progettare, **ottimizzando le risorse utilizzate**, le reti necessarie al funzionamento del sistema (inclusa la rete che identifica un numero divisibile per 64) indicando inoltre le connessioni di tutte le periferiche e le memorie ai bus del DLX
- Evidenziare, se esistono potenziali criticità nel progetto hardware e indicare eventuali soluzioni che potrebbero essere adottate per eliminarle
- Scrivere il codice dell'*interrupt handler* che gestisce le comunicazioni con la porta in input e che aggiorna il contatore degli eventi in memoria. A tal proposito si assuma che i registri da R20 a R30 possano essere utilizzati senza la necessità di dover preservare il loro contenuto


## Esercizio 2

Indicare come potrebbe essere la struttura *ai morsetti* di un register file del DLX evidenziando e descrivendo sinteticamente il significato di tutti i segnali.

## Esercizio 3

Come noto il DLX non emette i segnali d'indirizzo BA1 e BA0. Se non fosse così, sarebbe possibile generare i segnali BE3, BE2, BE1 e BE0 utilizzando esclusivamente i segnali BA1 e BA0? Esplicitare chiaramente le motivazioni della risposta.

EPROM 1 MB: 0x00000000 -> 0x000FEFFF (4x156 KB) RAM 2 MB: OXFFD00000 -> OXFFFFFFFF (4× 512 MB) CS\_EN\_COUNT: 0× FFFFFFF O CS\_EPROM\_ 0 = BA31 BA30 BE 0 CS\_ RAH\_ 0 = BA31 BE 0 CS\_EPROM\_ 1 = BA31 BA30 BE 1 CS\_ RAM\_ 1 = BA31 BE 1 CS\_EPROM\_ 2 = BA31 BA30 BEZ CS\_ RATT\_ 2 = BA31 BEZ CS\_EPROM\_ 3 = BA31 BA30 BE 3 CS\_ RATL\_ 3 = BA31 BE 3 CS\_INPUT\_PORT = BA31 BA30 BEO CS\_READ\_SUM = BA 31 BA30 BEI CS-READ-INT = BAZI BA 30 BEZ TUPUT  $CS_{NPUT_{-}}PORT \longrightarrow CS \qquad RES \longleftarrow RESET$   $HEHRD \longrightarrow RD \qquad PORT \qquad IBE \longrightarrow IBE \qquad EXT.$   $IUT_{-}INPUT \longleftarrow IUT \qquad STB \longleftarrow STB \qquad IUPUT$   $BD[4...0] \longleftarrow D[4...0] \qquad PATA_{-}IU \longleftarrow P[4...0]$ RETE PER LA SOMMA MODULO 256 - C[2...0] READ\_ 7 = CZ.CI.CO EN\_UPDATE = CS\_INPUT\_PORTIBE\_ EN COUNTER X8



CODICE

ILL

Oh LHI R20, 0x4000 hh LBU RZI, OX 0002 (RZO)

84 BNEZ RZI, DIV-64

ch DIV-64 = 8h RLZ, O× 0000 (RZO) LBU

10h RFE

R25, OXFFFF DIV\_ 64 **L**41

184 RZ6, 0 × FFF 0 (RZ5) LW

ich ADDI RZ7, RZ6, 0 × 000 1

20h R27, 0× FFF0(RZ5) SW

24h LBU R39, 0 x 0001 (RZO)

zeh SB R30, 0xpff4 (R25)

2Ch RFC;