Prova d'esame di Reti Logiche T – 21/01/2020				
COGNOME: NOME: MATRICOLA:				
Esercizio 0 (punti 5)				
Rispondere alle seguenti domande: 1. Indicare per quali scopi è usata la rappresentazione in complemento a 2 nelle reti logiche (punti 1).				
2. Definire cosa si intende per fan-out di un gate, spiegare quale montaggio può essere impiegato per aumentarlo e in quale componente notevole che abbiamo visto viene utilizzato. (punti 2)				
 Disegnare la struttura di un Flip-Flop D realizzato con metodologia master-slave e spiegare a quali malfunzionamenti può essere esposto. (punti 2) 				
Esercizio 1 (punti 10)				

Una rete sequenziale asincrona riceve due segnali in ingresso, m e p, che non cambiano mai valore contemporaneamente. Quando l'ingresso m che indica il modo di funzionamento della rete vale "0", l'uscita u assume valore "1" solo dopo un fronte di discesa di p, e lo mantiene fino al cambio di modo. Quando l'ingresso di modo m vale "1", se p valeva "0" durante il fronte di salita di m che ha iniziato la fase di modo "1", l'uscita u deve valere "1" fino al cambio di modo; se p valeva "1" durante il fronte di salita di m che ha iniziato la fase di modo "1", l'uscita u riproduce l'andamento di p fino al cambio di modo. All'inizializzazione, la rete assume di essere in modo "0" e di non aver ancora visto fronti di discesa di p.


1. Individuare il grafo degli stati utilizzando il modello di Moore e dare una descrizione sintetica della storia degli ingressi memorizzata in ogni stato. (<i>punti 3</i>)				
2.	Riportare la tabella di flusso corrispondente al grafo degli stati individuato. (punti 1)			

Prova d'esame di Reti Logiche T – 21/01/2020				
COGNOME:	NOME:	MATRICOLA:		
3. Individuare una codifica degl indicando e risolvendo eventua	_	le adiacenze e la tabella delle transizioni,		

4. Individuare le **espressioni PS** di costo minimo della variabile di uscita e delle variabili di stato futuro, **riportando le mappe di Karnaugh e i raggruppamenti rettangolari** individuati (*punti 2*)


5. Disegnare lo schema logico della rete comprensivo della rete di reset. (punti 1)

Esercizio 2 (punti 15)









Un'aspirapolvere autonoma ha sul lato frontale un sensore che segnala se è arrivata a toccare un ostacolo, come un mobile o un muro. Durante la pulizia, normalmente l'aspirapolvere avanza. Quando il sensore segnala la presenza di un ostacolo, l'aspirapolvere deve interrompere l'avanzamento, ruotare su se stessa di 180° e contemporaneamente, arrivata a metà rotazione, riprendere ad avanzare continuando a ruotare in modo da spostarsi di lato, come mostrato in figura. Completata la rotazione, l'aspirapolvere deve continuare solo ad avanzare fino al prossimo ostacolo. Il verso orario o antiorario di rotazione non è gestito da questa rete. Progettare in maniera diretta minimizzando l'uso delle risorse una rete sequenziale sincrona che controlli l'aspirapolvere. In particolare, la rete è dotata di un ingresso asincrono BUMPER che assume valore "1" quando il sensore di contatto tocca un ostacolo. Per far avanzare l'aspirapolvere la rete deve portare ad "1" l'uscita FORWARD, mentre per far girare l'aspirapolvere deve attivare l'uscita TURN. Si assuma che l'aspirapolvere sia dotata di un clock a 12 Hz, e che per ruotare di 180° impieghi 4 secondi. La rete è dotata di un ulteriore ingresso, un bus sincrono ROT[?..0], usato per forzare una rotazione anche non in presenza di ostacoli. Quando

Prova d'esame di Reti Logiche T – 21/01/2020

COCNIONAE	NIONAE	BAATDIOOLA
COGNOME:	NOME:	MATRICOLA:

ROT[?..0] assume valori diversi da "0", al clock successivo la rete deve interrompere l'avanzamento e far ruotare l'aspirapolvere per il numero di cicli di clock indicato dal numero senza segno rappresentato da ROT[?..0] e solo dopo riiniziare ad avanzare (e non riiniziare a metà rotazione come quando la rotazione è dovuta alla presenza di un ostacolo). Si assuma che ROT[?..0] possa assumere valori diversi da zero solo per un clock e solo mentre la rete non sta eseguendo rotazioni dovute ad ostacoli o a precedenti valori non nulli di ROT[?..0]. Il bus ROT è dimensionato per comunicare alla rete rotazioni fino a 180°: indicare il numero di bit da cui è costituito. La rete è dotata infine di un segnale di ingresso asincrono A_RESET, che consente di inizializzarla all'accensione.