Esame di Calcolatori Elettronici T 21 Giugno 2017 (Ing. Informatica)

Esercizio 1

In un sistema basato su un microprocessore DLX, con **512 MB di EPROM** mappata negli indirizzi bassi e **2 GB di RAM** mappata negli indirizzi alti, è necessario *contare modulo* 2^16, mediante una opportuna rete logica da progettare, **quanti accessi in scrittura** (senza distinzione tra *byte, halfword* e *word*) **sono stati eseguiti negli ultimi 512 MB** dello spazio di indirizzamento. La rete logica dovrà essere inizializzata automaticamente all'avvio e anche, in un qualsiasi istante, mediante un opportuno comando software. Inoltre, sempre mediante un opportuno comando software dovrà essere possibile leggere quanti accessi (modulo 2^16) all'area di memoria indicata in precedenza sono stati eseguiti dall'ultima volta che la rete logica è stata inizializzata.

Tutte le periferiche saranno utilizzate unicamente per le finalità indicate nel testo.

- **Descrivere sinteticamente la soluzione** che s'intende realizzare **e** indicare **chiaramente quali sono i segnali di** *chip-select* necessari
- Progettare il sistema minimizzando le risorse necessarie e risolvendo eventuali criticità
- Indicare le espressioni di decodifica e il range di indirizzi di tutte le periferiche, le memorie e i segnali
- Indicare esplicitamente le istruzioni che consentono di: inizializzare la rete logica e leggere il valore di conteggio
- Soluzioni interamente software NON saranno considerate valide

Esercizio 2

- a) Spiegare la funzione del *register file* nel DLX indicando chiaramente quali sono tutti i segnali di input e output di tale modulo
- b) Descrivere in dettaglio la struttura interna di un register file

Esercizio 3

- a) Quali sono le fasi comuni a tutte le istruzioni definite mediante il diagramma degli stati del controller?
- b) Indicare possibili varianti al punto a) e le conseguenti modifiche hardware alla struttura del DLX sequenziale

2 GB RAM

512 MB
GPROM

RES-COUNTER: 0×4000 000 3

READ_ COUNTER : 0 × 4000 0001/2

ENT CONTENT : 0x E000 0000 -> 0x Effeth

CHIP SELECT

CS_EPROM_ 0= BA31 BA30 BE 0 CS_RAK_ 0 = BA31 BE 0

CS_EPROM_ 1 = BA31 BA30 BE 1 CS_RAK_ 1 = BA31 BE 1


CS_EPROM_ 2 = BA31 BA30 BE 2 CS_RAK_ 2 = BA31 BE 2

CS_EPROM_ 3 = BA31 BA30 BE 3 CS_RAK_ 3 = BA31 BE 3

CS_EN_COUNTER = BA31 BA30 BA29

CS_READ_COUNTER = BA31 BA30 BE1 BE2 HEMRD

CS_RES_COUNTER = BA31 BA30 BE0 MEMOR



100h LUI RB, 0x4000 104h SB RO, 0x0003 (RB)

200h LN1 RZO, 0×4000 204h LHU RZI, 0×0001(RZO)

LETTURA DA COUNTER