### Esame di Calcolatori Elettronici T 27 Gennaio 2016 (Ing. Informatica)

#### Esercizio 1

In un sistema basato sul processore DLX con **1 GB di EPROM** mappata negli indirizzi bassi e **128 MB di RAM** mappata negli indirizzi alti sono presenti due gruppi di periferiche A e B alle quali il DLX è *sensibile* in modo mutuamente esclusivo. Ciascun gruppo di periferiche A e B è formato da 4 dispositivi identici a 8 bit già progettati e denominati, rispettivamente, **INPUT\_PORT\_A\_i** (i=0,1,2,3) e **INPUT\_PORT\_B\_i** (con i=0,1,2,3). Tutte le 8 periferiche sono in grado di ricevere dati dall'esterno da altrettante unità esterne utilizzando il protocollo di *handshake*. **All'avvio**, dovranno essere connesse al DLX le 4 periferiche appartenenti al **gruppo A**.

Allorché le periferiche del gruppo A sono tutte in grado di fornire un dato al DLX, il processore deve leggere con un unico trasferimento i 4 byte dalle 4 periferiche. Inoltre, se al termine di tale trasferimento risultasse che la somma dei 4 byte letti è un numero *pari* (verifica eseguita da una opportuna rete logica), è necessario rendere sensibili al DLX le periferiche del gruppo B e ignorare quelle del gruppo A. In caso contrario (i.e., *dispari*) debbono rimanere connesse al sistema le periferiche del gruppo A. Quando sono connesse le periferiche del gruppo B deve essere mantenuta la stessa modalità di lettura e condizione di alternanza: definita in precedenza. Ovvero, quando verificata la condizione di alternanza (i.e., *pari*), disconnessione del gruppo B e connessione del gruppo A.

In entrambi i casi, al termine di ogni lettura dalle periferiche attive, i 32 bit letti debbono essere trasferiti in memoria via software, all'indirizzo FFFF0000h se in quel momento è attivo il gruppo A e all'indirizzo FFFF0004h in caso contrario. A tal proposito si escogiti una strategia che consenta di velocizzare l'intera procedura software e allo stesso tempo di non utilizzare istruzioni di branch/set all'interno dell'interrupt handler.

- Evidenziare e risolvere eventuali criticità
- Indicare i segnali di chip select di tutte le periferiche, memorie e di eventuali altri segnali presenti nel sistema progettato
- Progettare, ottimizzando le risorse utilizzate, tutte le reti necessarie al funzionamento del sistema indicando chiaramente le connessioni di tutte le periferiche e le memorie ai bus del DLX
- Scrivere il codice dell'interrupt handler (senza utilizzare istruzioni di branch/set) che gestisce i trasferimenti. Si assuma che i registri da R20 a R30 possano essere utilizzati senza la necessità di dover preservare il loro contenuto

#### Esercizio 2

Spiegare cosa è la *metastabilità* e quali metodologie possono essere adottate per evitarne l'origine.

#### Esercizio 3


Spiegare perchè le alce di dato dovute alle istruzioni di LOAD sono critiche e come sono gestite nel RLX pipelined.

MAPPING


EPROM 16B: 0×0000 loop -> 0 × 3fff FFFF (4×256 HB) RAM 128 YB: 0x F8000000 -> 0x FFFF FFFF CS\_EPROM\_ 0= BA31 BA30 BE0 CS RAM\_ 0 = BA31 BEO CS\_EPROM\_ 1 = BA31 BA30 BE 1 CS\_RAM\_ I = BA31 BE I CS\_EPROM\_ Z = BA31 BA30 BE Z CS\_RAM\_ Z = BA31 BE Z CS\_EPROM\_ 3 = BA31 BA30 BE 3 CS\_RAM\_ 3 = BA31 BE 3 CS\_ INPUT\_0 = BA31 BA30 BAZ BEO 0X40000000 CS\_INPUT\_1 = BA31 BA30 BA2 BE 1 0x40000001 CS INPUT\_2 = BA31 BA30 BAZ BE Z OX40000002 CS\_1NPUT\_3 = BA31 BA30 BA2 BE3 0x40000003 CS\_READ\_STATUS = BA31 BA30 BA2 BEO. YEHRD OX40000004 PORTE I/O GRUPPO A GRUPPO B CS\_ NADOT - B - 1 -> CS UPUT  $_{-}$  B  $_{-}$  ;  $\longrightarrow$  CS RES  $\longleftarrow$  RESET

HEYERD  $\longrightarrow$  RD PORT 1BF  $\xrightarrow{\text{IBF}-B-i}$  1BF  $\leftarrow$  EXT. 1117\_B\_i ← 111 B\_i ≤TB ← 5TB (1117) MPUT BD[8+ (:8)-1...1-8] CF...0] D(7...0] CS\_INPUT\_A\_1 = CS.INPUT\_1 . LAST\_PART . IBF\_A\_1 CS\_INPUT\_B\_; = CS.INPUT\_; . LOST\_PARI . IBF\_A\_; INT (TO\_DLX) = (INT\_A\_0.INT\_A\_1.INT\_A\_2.INT\_A\_3). LAST\_PART.

+(INT\_B\_0.INT\_B\_1.INT\_B\_2.INT\_B\_3). LAST\_PARI



CHECK\_PAPY = CS\_INPUT\_A\_Q. CS\_INPUT\_A\_I.CS\_INPUT\_A\_Z.CS\_INPUT\_A\_3+ CS\_INPUT\_B\_ Q. CS\_INPUT\_B\_ 1. CS\_INPUT\_B\_Z. CS\_INPUT\_B\_3



60DICE Oh LHI RZO, 0 × 4000 hh R21, 0x 0004 (RZO) LBU 8 h RZZ, OX FFFF LHI ch R23, RZZ, RZI ADD Ish RZ4, 0x0000 (RZO) LW 14 h RZ4, 0 × 0000 (R23) Sω 18h REE;

# Calcolatori Elettronici T Ing. Informatica

Traccia soluzione 27 Gennaio 2016

### Esercizio 1

Dispositivi e segnali presenti nel sistema:

```
RAM 128
                        mappata da F8000000h:FFFFFFFh, 4 banchi da 32 MB
                        mappata da 00000000h:3FFFFFFFh, 4 banchi da 256 MB
EPROM 1GB
CS INPUT
                        mappato a 80000000h (lettura dalle 4 periferiche attive)
                        mappato a 80000004h (lettura stato segnale ATTIVO A)
CS READ ATTIVO
                   = BA31 \cdot BA30 \cdot BE0
CS RAM 128 0
CS RAM 128 1
                   = BA31 \cdot BA30 \cdot BE1
CS RAM 128 2
                   = BA31 \cdot BA30 \cdot BE2
CS RAM 128 3
                   = BA31 \cdot BA30 \cdot BE3
CS EPROM 1GB 0
                   = BA31* \cdot BE0
CS EPROM 1GB 1
                   = BA31* \cdot BE1
CS EPROM 1GB 2
                   = BA31* \cdot BE2
CS EPROM 1GB 3
                   = BA31* \cdot BE3
CS INPUT
                   = BA31 ·BA30* ·BA2* ·BE0 ·BE1 ·BE2 ·BE3
                                                                    (Vedi nota*)
CS READ ATTIVO
                  = BA31 \cdot BA30 * \cdot BA2 \cdot MEMRD
```

Nota\*: Il segnale CS\_INPUT inviato a ciascuna periferica sarà ulteriormente condizionato da un segnale che codifica quale dei due gruppi è attivo (ATTIVO\_A). Inoltre, il segnale CS\_INPUT è stato condizionato dai quattro segnali BEO, BE1, BE2, BE3 al fine di non abilitare le reti che dipendono da CS\_INPUT in caso di accessi (letture) non a 32 bit. Con la stessa finalità si condizioneranno i segnali di CS di ciascuna periferica con i segnali IBF come mostrato nelle pagine successive. Si osserva tuttavia che queste precauzioni non eliminano completamente problemi causati da accessi inappropriati alle periferiche. Ad esempio, cosa si verifica se una istruzione accede alle periferiche attive leggendo un byte o una half-word oppure quando non sono asseriti tutti i segnali di interrupt delle periferiche attive?

Nel sistema sono presenti due gruppi di periferiche, denominati A e B, ciascuno composta da 4 periferiche che sono in grado di comunicare con dei dispositivi esterni mediante il protocollo di handshake. I 2 gruppi A e B sono alternativamente connessi al DLX.

Il segnale ATTIVO\_A, ottenuto da una rete logica mostrata nella pagine successive, codificherà quale gruppo di periferiche è in un determinato istante connesso al DLX (gruppo A se ATTIVO\_A è asserito, gruppo B in caso contrario).

Allorché tutte le periferiche attive in un determinato istante sono in grado di trasferire un dato, deve essere eseguita un'unica lettura a 32 bit dalle 4 periferiche mappate su 4 distinti bus del DLX.

Se, al termine del trasferimento contemporaneo dei quattro byte, la somma degli stessi risultasse pari debbono essere attivate le quattro periferiche dell'altro gruppo e così via.

Si osservi che non è necessario calcolare la somma dei quattro byte ma è sufficiente determinare se la somma è pari. Questa verifica può essere effettuata da una rete logica che analizza solo i bit meno significati dei 4 byte letti dalle periferiche attive.

Infine, una volta letto il dato a 32 bit, deve essere effettuato senza eseguire alcuna istruzione di BRANCH o SET nell'interrupt handler, la scrittura della word letta dalle 4 periferiche attive all'indirizzo FFFF0000h, nel caso sia asserito il segnale ATTIVO\_A, o all'indirizzo FFFF0004h, nel caso sia asserito il segnale ATTIVO A\*.

I due gruppi A e B saranno attivi alternativamente (connessi al DLX in modo mutuamente esclusivo) in funzione del segnale **ATTIVO\_A**. Le quattro periferiche di ciascun gruppo sono mappate su 4 bus distinti al fine di poter eseguire una singola lettura a 32 bit.

All'interno di ciascun gruppo (A o B) ogni periferica è codificata con un indice i = 0,1,2,3. Pertanto, i CS dei due gruppi di periferiche A e B risultano:

```
CS_INPUT_PORT_A = CS_INPUT : IBF_A_3 : IBF_A_2 : IBF_A_1 : IBF_A_0 : ATTIVO_A

CS_INPUT_PORT_B = CS_INPUT : IBF_B_3 : IBF_B_2 : IBF_B_1 : IBF_B_0 : ATTIVO_A*
```

Per semplificare la notazione, nello schema della pagina successiva i 4 bus dati del DLX sono identificati con la notazione **BD\_i** seguente:

```
BD_0 <-> BD[7..0]


BD_1 <-> BD[15..8]


BD_2 <-> BD[23..16]


BD_3 <-> BD[31..24]
```

I trasferimenti dal gruppo attivo (codificato dal segnale ATTIVO\_A) sono possibili solo quando tutte le 4 richieste di interrupt di quel gruppo sono asserite. Pertanto, il segnale INT\_DLX, inviato al DLX, risulta:

INT\_DLX = INT\_PORT\_A\_3 · INT\_PORT\_A\_2 · INT\_PORT\_A\_1 · INT\_PORT\_A\_0 · ATTIVO\_A + INT\_PORT\_B\_3 · INT\_PORT\_B\_2 · INT\_PORT\_B\_1 · INT\_PORT\_B\_0 · ATTIVO\_A\*







Per determinare, nel più rapido tempo possibile al fine di non rendere critiche le operazioni che debbono essere svolte durante il ciclo di lettura dalle 4 periferiche attive, è possibile esaminare solo i bit meno significativi (BD24, BD16, BD8 e BD0) dei 4 byte letti dalle 4 periferiche.

Se il numero di valori dispari in ciascun byte è in numero dispari la somma sarà dispari, pari in caso contrario.

	BD24	BD16	BD8	BDO	)		
0	0	0	0	0	->	PARI	1
1	0	0	0	1	->	DISPARI	0
2	0	0	1	0	->	DISPARI	0
3	0	0	1	1	->	PARI	1
4	0	1	0	0	->	DISPARI	0
5	0	1	0	1	->	PARI	1
6	0	1	1	0	->	PARI	1
7	0	1	1	1	->	DISPARI	0
8	1	0	0	0	->	DISPARI	0
9	1	0	0	1	->	PARI	1
10	1	0	1	0	->	PARI	1
11	1	0	1	1	->	DISPARI	0
12	1	1	0	0	->	PARI	1
13	1	1	0	1	->	DISPARI	0
14	1	1	1	0	->	DISPARI	0
15	1	1	1	1	->	PARI	1

La strategia basata sull'analisi dei bit meno significativi dei 4 byte non solo consente di velocizzare la determinazione della parità ma consente anche di risparmiare risorse hardware.

La tabella mostrata nella pagina precedente può essere sintetizzata attraverso l'espressione che segue, che determina la condizione di parità dall'analisi dei 4 bit BD24, BD16, BD8, BD0 concatenati:


Le decodifica dei segnali **BD24##BD16##BD8##BD0** può essere ottenuta mediante un decoder 4:16.

In alternativa, utilizzando meno risorse, è possibile determinare il valore di SOMMA\_PARI\* mediante una rete basata su due livelli XOR (e un NOT per ottenere SOMMA\_PARI), nel modo seguente:

#### SOMMA PARI\* = (BD24 XOR BD16) XOR (BD8 XOR BD0)

Ovviamente, per ottenere il segnale **SOMMA\_PARI** riducendo il numero di livelli a 2, è possibile sostituire nel nel secondo livello di elaborazione lo XOR con uno XNOR (e non utilizzare il NOT).


Il segnale ATTIVO\_A è generato dalla rete seguente. All'avvio il segnale ATTIVO\_A è asserito. Il segnale è letto dal DLX mediante la rete mostrata in basso (opportunamente elaborato in base alle finalità richieste).




#### Codice dell'interrupt handler:

LHI	R25,0(R21)	; prepara indirizzo 80000000h; legge dal gruppo di quattro periferiche attivo in quel; momento. Al temine di questa lettura potrebbe commutare; il segnale ATTIVO_A se la rete logica mostrata nelle: pagine precedenti verificasse che la somma dei 4 byte; letti è pari
LBU	·	; legge stato segnale ATTIVO_A (in realtà, ATTIVO_A* << 2 ; per come è stato configurato tale segnale nella pagina ; precedente) all'indirizzo CS_READ_ATTIVO
LHI ADD SW	R20,R20,R26 R25,0(R20)	<pre>; prepara indirizzo FFFF0000h ; aggiunge l'offset R26 (che vale 0 o 4 in funzione ; del valore, rispettivamente, di ATTIVO_A) a R20 ; scrive i 32 bit in memoria all'indirizzo opportuno ; in funzione del valore del segnale ATTIVO_A : (in realtà, valore di ATTIVO_A* &lt;&lt; 2)</pre>
RFE		; ritorna dall'interrupt

## Interfacciamento RAM\_128



## Interfacciamento EPROM 1GB



# Esercizio 2

Rif. lucidi/lezioni.

# Esercizio 3

Rif. lucidi/lezioni.