## Esame di Calcolatori Elettronici T 16 Luglio 2015 (Ing. Informatica)

## Esercizio 1

Progettare un sistema basato sul microprocessore DLX dotato di 1 GB di EPROM mappata negli indirizzi bassi e 1 GB di RAM mappata negli indirizzi alti. Nel sistema è anche presente una periferica a 8 bit, già progettata, denominata INPUT\_PORT in grado di ricevere dati dall'esterno utilizzando il protocollo di handshake. A ogni lettura da INPUT\_PORT, una rete logica da progettare deve verificare se il carattere letto è palindromo e, in caso affermativo, incrementare il valore di conteggio di un contatore a 16 bit. Il valore di conteggio dei dati palindromi deve poter essere letto dal DLX mediante opportune istruzioni software e il contatore deve poter essere resettato sempre mediante opportuni comandi software.

- Indicare i segnali di *chip select* di tutte le periferiche, memorie e di eventuali altri segnali presenti nel sistema
- Progettare, ottimizzando le risorse utilizzate, le reti necessarie al funzionamento del sistema indicando inoltre le connessioni di tutte le periferiche e le memorie ai bus del DLX
- Scrivere il codice dell'*interrupt handler* che gestisce le comunicazioni con la porta in input, la lettura dal contatore e il reset del contatore. Si assuma che i registri da R20 a R30 possano essere utilizzati senza la necessità di dover preservare il loro contenuto

## Esercizio 2

Si consideri la seguente sequenza di istruzioni assembler DLX. Indicare, mostrando l'evoluzione delle istruzioni nella pipeline, quanti stalli risultano nei seguenti tre casi:

- a) senza forwarding unit e senza cycle-split
- b) con forwarding unit e senza cycle-split
- c) senza forwarding unit e con cycle-split

NOP; NOP; ADD R4, R5, R6 LW R4, 100(R12) LW R9, 200(R4) ADD R6, R8, R1 ADDI R15, R4, 1

## Esercizio 3

Spiegare le differenze tra la gestione dell'Input/Otput mediante *polling* e *interrupt* evidenziando vantaggi e svantaggi di ciascuna metodologia.

EPROY 1 6B: 0 × 00000000 -> 0x 3fff ffcf (4x 256)

RAM 5,2 MB L: 0 × C000 0000 -> DFFF FFFF (4x 128) RATE 512 KB 4:0×E0000000 -> FFFF FFFF (4×128)

CS\_INPUT\_PORT: 0x4000 0000

CS\_READ\_COUNT: OX 4000 0002/3

CS\_RES\_COUNT: OX GODOO DOOL

CS\_RATL\_L\_O = BA31 BA28 BEO CS\_RATL\_H\_O = BA31 BA28 BEO CS\_RAM-L- 1 = BA31 BA29 BE 1

CS\_RAM\_L\_ 3 = BA31 BA19 BE 3

(S\_EPROTI\_ O = BA31 BA30 BE O

CS-EPROT- 1 - BA31 BA30 BE 1 CS\_CPROM - 2 = BA31 BA30 BE 2

CS\_ FPROT \_ 3 = BA31 BA30 BE 3

CS\_RATE\_H\_ 1 = BA31 BALP BE 1

CS\_RAM\_L\_ 2 = BA31 BA19 BE 2 CS\_RAM\_H\_ 2 = BA31 BA19 BE 2

CS\_RAM\_H\_ 3 = BA31 BA29 BE 3

CS\_INPUT\_PORT = B31 B30 BEO CS\_PEAD\_COUNT = B31 B30 BE LBE 3. MEMRD

CS-RES-COUM - B31 B30 BEI

PORTA INPUT

CS\_INPUT\_PORT \_\_\_ CS RES <- RESET KEMRD \_\_\_\_\_ RD INPUT IBF \_\_\_\_\_\_ IBF EXT.

UNIT 11 - 11907 - 111 STB - 5TB INPIT [0...F]CF (0...F)CF (0...F)CF

INT (TO DCX) = INT\_INPUT\_PORT

PALINDROMO = BD7 = BD0 · BD6 = BD1 · BD5 = BD2 · BD4 = BD3

Rete por il conteggio CS\_INPUT\_PORT . IBE . - (√15...¢) EN . PALINDROKO COUNTER 16 BIT CS\_RES\_COUNT\_ RES METIWR RESET  $C[15...8] \longrightarrow BD[31...24]$   $CS_READ_COUNT$   $C[7...0] \longrightarrow 8D[23...16]$ CODICE HANDLER: LH1 RZO, 0 x 4000 RZI, 0 × 0000 (RZO) LBU RFE LETTURA DA COUNTER LHI R25, 0×4000 LHU RZ6, 0x000Z (RZ5) RESET COUNTER RZ8, 0×4000 LHI SB RO, O X QQOI (R28)