Esame di Calcolatori Elettronici T 15 Febbraio 2017 (Ing. Informatica)

Esercizio 1

Progettare un sistema basato su un microprocessore DLX a 2 GHz dotato di **768** MB di EPROM mappata negli indirizzi bassi e **128** MB di RAM mappata negli indirizzi alti. Nel sistema sono presenti **4 periferiche in input a 8 bit**, già progettate, denominate INPUT_PORT_i (i=[A,B,C,D]) in grado di comunicare con l'esterno mediante il protocollo di *handshake*.

Sin dall'avvio, ed esattamente ogni secondo, dovrà essere valutato (con l'ausilio opportune reti logiche di supporto) quali porte erano disponibili per un trasferimento in quel preciso istante e, con il minimo numero di istruzioni e nel minor tempo possibile, dovranno essere eseguite le letture da tali porte (i.e., quelle effettivamente disponibili) con un unico ciclo di bus. I byte letti dalle porte in input che erano pronte dovranno essere memorizzati, nel minor tempo possibile e con un unico ciclo di bus, agli indirizzi FFFF1000h (dato associato alla porta A), FFFF1001h (dato associato alla porta B), FFFF1002h (dato associato alla porta C) e FFFF1003h (dato associato alla porta D). Per ogni porta in input, in caso di lettura non eseguita, non dovrà essere modificato il contenuto della memoria associata alla medesima porta. Inoltre, nei casi in cui non sia possibile leggere da nessuna delle quattro porte: i) non dovrà essere interrotto il normale flusso di esecuzione del DLX ii) dovrà essere invertito lo stato di un led (inizialmente spento).

Tutte le periferiche saranno utilizzate unicamente per le finalità indicate nel testo.

- **Descrivere sinteticamente la soluzione** che s'intende realizzare indicando **chiaramente quali sono i segnali di** *chip-select*
- Progettare il sistema minimizzando le risorse necessarie e risolvendo eventuali criticità
- Scrivere il codice dell'*interrupt handler*, **commentando in modo chiaro ogni istruzione**, che consente di gestire il problema in accordo alle specifiche assumendo che i registri da R20 a R30 possano essere utilizzati senza la necessità di dover preservare il loro contenuto
- Indicare le espressioni di decodifica e il range di indirizzi di tutte le periferiche, le memorie e i segnali
- Soluzioni interamente software NON saranno considerate valide

Esercizio 2

- a) Cosa si intende per mapping di memorie a indirizzi non allineati?
- b) Spiegare in dettaglio, con un esempio, come può essere realizzato.

Esercizio 3

- a) Quali soluzioni software esistono per gestire le alee di controllo?
- b) E' necessario impostare l'unità di controllo in modo opportuno?

() 768 KB EPROH () 128 KB (512 + 256) RATE

EPROM. 512: 0 × 0000 0000 -> 0 × 1FFFFFFF (4×128) EPROM. 256: 0 × 2000 0000 -> 0 × 2FFFFFFF (4×64)

RATI-128: OXF800 0000 -> OXFFFF FFFF (4x32)

0000 0008x0: A_TUPU

INGO 0008x0: 8_1000

NDU- C: 0x8000 000 5

1NPUT_D: 0x8000 000 3

RESET_SW: 0x8000 000 4

Indice du è stata eseguita una Cettura delle porte

il INPUT

lodificano, a ogni secondo, quali porte erano pronte

CS_RATE - 0 = BA31 BA 30 BG O (IN_HANDLER + IN_HANDLER · INT_INPUT_A_READY)

CS_RATE_ 1 = BA31 BA30 BG 1 (IN_HANDLER + IN_HANDLER · INT_INPUT_B_READY)
CS_RATE_ Z = BA31 BA30 BG 2 (IN_HANDLER + IN_HANDLER · INT_INPUT_C_READY)

CS_RATE_ 3 = BA31 BA30 BG 3 (IN_HANDGER + IN_HANDLER. INT_INPUT_D_READY)

CS_RESET_SW = BA31.BA30.BAZ. METRD

Conditioniano la rom per ridure le istruziani nell'hondlor

CS_INPUT_ A = CS_INPUT_PORT · INT_INPUT_ A _ READY · BEO

CS_INPUT_ B = CS_INPUT_PORT . INT_INPUT_ B _ READY . BE I

CS_INPUT_ C = CS_INPUT_PORT · INT_INPUT_ C_READY · BE Z

CS_INPUT_ D = CS_INPUT_PORT · INT_INPUT_D_READY · BE }

CS_EPROM_L_0= BA31 BA29 BEO CS_EPROM_4_0= BA31 BA29 BEO

CS_EPROM_L_ 1 = BA31 BA29 BE 1 CS_EPROM_H_ 1 = BA31 BA29 BE 1

CS_EPROM_L_ Z= BA31 BA29 BE Z CS_EPROM_H_Z= BA31 BA29 BE Z

CS_EPROM_L_3 = BA31 BA29 BE 3 CS_EPROM_4_3 = BA31 BA29 BE 3

PORTE IN INPUT CSINPUTL; -> cs RES - RESET UNIT INT_INPUT_; < INT STB < STB BD[8(i+1)-1...8.i] (2...0) DATA_IN (5...0) I trz sferimenti devano avvenire gui secondo C[30...0] COUNTER 1_SEC Ly Usoto per: - Campionare i seguali di interempt generati delle porte - Invertire la stata del les RESET + CS_RESET_SW INT - INPUT - A - D P-RES Q - INT_ INPUT - A _ READY Queste pet: compiano 1-SEC -> A-SET 0' ogni secondo gli interrupt generati dalle quattro RESET + CS_RESET_SW ponte INT_INPUT_B_D P-RES Q - INT_INPUT_B_READY INT_TO_DLX = INT_INPUT_A _ READY + 1-SEC -> A-SET Q' INT_ INPUT_ B_ READY + INT_INPUT_C_READY + RESET + CS_RESET_SW INT_INPUT_D_READY + INT - INPUT - C-D I-RES Q - INT_INPUT - C_READY RESET + CS_RESET_SW 1-SEC -> A-SET Q' __ D PLRES Q ___ INT_INPUT_D_READY INT - INPUT - D 1_SEC -> A_SET 0'

RESET CS_INPUT_PORT. WT_TO-PX D 1-RES Q W_ HANDLER

Oh LHI RZI, 0×8000

CODICE

Wh LW

RZZ, O×0000 (RZI) Legge delle poste eloilitate e asserisce IV-KANDIGA 8h LHI RL3, QXFFFF

Ch sw

RZZ, 0×1000 (RZ3) Scrive le mord 2 0x FFFF1000, scrivendo solo sui bus doti dei CS delle Ran alilitati

dagli INT_INPUT_:_READY

R25, OX 0004 (RZI) 10h cw Resette in modo asinoromo i quettro 14 h REE segudi INI_INPUT_; - READY. IN_HANDKER

torue a p