


A**NO + VO MOD1**

1) Del seguente circuito si calcoli la funzione di trasferimento e si traccino i diagrammi di Bode (ampiezza e fase) indicando la posizione di eventuali poli e zeri. Si assuma l' OPAMP ideale e in alto guadagno. Esplicitare i passaggi.



$$R = 1.8 \text{ K}\Omega$$

$$C = 15 \text{ nF}$$

$$A_V \cdot B = 1 \text{ MHz}$$

2) Sempre assumendo l' OPAMP ideale, si calcoli l' impedenza di ingresso del circuito nei due casi di OPAMP in alto guadagno e in saturazione. Esplicitare i passaggi.



$$M(j\omega) = -4 \frac{j\omega RC}{1 + j\omega RC}$$

$$Z_{IN \text{ AG}} = \frac{1}{j\omega C} + R$$

$$Z_{IN \text{ SAT}} = \frac{1}{j\omega C} + 2R \parallel 10R$$

B**Solo VO MOD1**


1) Del seguente circuito si disegni la caratteristica statica $V_{OUT} - I_{IN}$ per $I_{IN} \in [-1\text{mA}..1\text{mA}]$. Esplicitare i passaggi.



D**NO + VO MOD2**

- 1) Si progetti la rete PDN del gate rappresentato in figura in modo che al nodo F sia realizzata la funzione logica

$$F = \overline{(\overline{A}\overline{C}D) + AC + ABC} \cdot CLK + \overline{CLK}$$

**Parametri tecnologici:**

$$R_{RIF P} = 10 \text{ K}\Omega$$

$$R_{RIF N} = 5 \text{ K}\Omega$$

$$C_{OX} = 3 \text{ fF}/\mu\text{m}^2$$

$$L_{min} = 0.35 \mu\text{m}$$

$$V_{CC} = 3.3 \text{ V}$$

- 2) Si dimensionino i transistori della rete PDN ed M_e in modo che sia $t_{pHLmax} = 85 \text{ ps}$. Si ottimizzi il dimensionamento considerando tutti i casi. Si consideri che l'inverter collegato al nodo F ha i transistori così dimensionati: $S_P = 150$, $S_N = 60$

- 3) Si dimensionino M_P in modo che $t_{pLH} \leq 95 \text{ ps}$

