## Esame di Calcolatori Elettronici T 15 Settembre 2015 (Ing. Informatica)

## Esercizio 1

Progettare un sistema basato sul microprocessore DLX dotato di 256 MB di EPROM mappata negli indirizzi bassi e 256 MB di RAM mappata negli indirizzi alti. Nel sistema è presente una periferica a 8 bit, già progettata, denominata INPUT\_PORT in grado di ricevere dati dall'esterno utilizzando il protocollo di handshake. A ogni lettura da INPUT\_PORT una rete logica, da progettare, deve verificare se il carattere letto è multiplo di 16 (il valore zero è escluso) e, in caso affermativo, al termine del ciclo di lettura da INPUT\_PORT:

- a) collocare la periferica sul bus i+1 (0->1, 1->2, 2->3, 3->0, etc) facendo in modo che l'interupt handler possa determinare questa informazione leggendo lo stato dalla rete logica progettata mediante un opportuno comando software (e NON attraverso una variabile in memoria/registro)
- **b)** incrementare il valore di conteggio di un contatore (a 32 bit), resettabile e leggibile mediante opportuni comandi software
  - Indicare i segnali di chip select di tutte le periferiche, memorie e di eventuali altri segnali presenti nel sistema
  - Progettare, **ottimizzando le risorse utilizzate**, le reti necessarie al funzionamento del sistema indicando inoltre le connessioni di tutte le periferiche e le memorie ai bus del DLX
  - Scrivere il codice dell'interrupt handler che gestisce le comunicazioni con la porta in input, il codice per leggere dal contatore e il codice per eseguire reset (del contatore). Si assuma che i registri da R20 a R30 possano essere utilizzati senza la necessità di dover preservare il loro contenuto

## Esercizio 2

Indicare quali vantaggi derivano dalla codifica delle istruzioni adottata dal processore DLX. Non limitarsi a descrivere il formato delle istruzioni del DLX.

## Esercizio 3

Descrivere come sono gestite le alee di dato che coinvolgono lo stadio di MEM evidenziando criticità e soluzioni.

CS\_EPROM\_ 0 = BA31 BA30 BC 0

EPROTI 256 MB: 0 × 0000 0000 -> 0 × 0 FFFF FFFF (4 × 64)

RAM 128 MB H: 0 × F8 000000 -> 0 × FFFF FFFF (4 × 32)

CS\_EPROM\_ I = BA31 BA30 BC | CS\_READ\_BE = BA31 BA30 BA3 BA2 BE0 REPROM CS\_EPROM 2 = BA31 BA30 BC 2 CS\_RES\_COUNT = BA31 BA30 BA3 BA2 BE1

CS\_EPROM 3 = BA31 BA30 BC 3 CS\_READ\_COUNT = BA31 BA30 BA3 BA2 METERD

CS\_INPUT\_PORT = BA31 BA 30 BA3 BAZ

CS\_RAT\_\_L\_0 - BA31 BA27 BEQ CS\_RAT\_\_4\_0 - BA31 BA27 BEQ

CS\_PATIL\_1 - BA31 BA27 BE 1 CS\_PATI\_H\_1 - BA31 BA27 BE 1
CS\_PATI\_L\_2 - BA31 BA27 BE 2 CS\_PATI\_H\_2 - BA31 BA27 BE 2
CS\_PATI\_L\_3 - BA31 BA27 BE 3 CS\_PATI\_H\_3 - BA31 BA27 BE 3

PORTA IMPUT

$$CS_{-}INPUT \longrightarrow CS \qquad RES \longleftarrow RESET$$

$$HEYCRD \longrightarrow RD \qquad PORT \qquad IBE \longrightarrow IBE \qquad STB \qquad VNIT$$

$$INT_{-}INPUT \longleftarrow INT \qquad STB \longleftarrow STB \qquad INPUT$$

$$D(4...0) \longleftrightarrow D(4...0) \qquad DATA_{-}IN \longleftrightarrow D(4...0)$$

INT (TO DLX) = INT-INPUT

Rete per asseguer : R bus dat: Cı Co DEC\_BE CS-INPUT . IBF . DIVI6 \_\_\_ EN BUS\_0 COUNTER 9 1 BUS\_1 X4 1 0 BUS-2 BUS-3 D(7...0) 8 8 BD(7...0)
8 06.1
8 06.2
8 BD[15...8]
8 06.2
8 BD[23...16]
8 06.3
8 BD[31...24] C0 - BDO OE\_O = CS\_INPUT · KEKRD · BUS\_O · BE O CI - BOI

(0) + BO[7...2] OE\_I = CS\_INPUT · MEYRD · BUS\_ I · BE I OE\_Z = CS\_INPUT· MEKRD· BUS\_Z· BEZ OE\_3 = CS\_INPUT · KEKED · BUS\_3 · BE3 CS\_INPUT. IBE . DIV 16 \_\_\_ COUNTER CS\_RES\_COUNT -32 BIT A\_RES MEMRD DIV 16 = D4. D3. DZ. DI. Do. (D5+ D6+ D7)

```
CODICE
  HANDLER
          RZ1 , Q X 4000;
Oh
      LHI
          RZD, 0 × 0004 (RZI);
uh
     LBU
8h
    ADD RZZ, RZI, RZO;
Ch
      rbu
          RZ3, 0 × 0000(RZZ);
IDH RFE;
 LETTURA COUNTER
ا 100
      LHI RZO, 0×4000
104 h LW RZI, 0 x 000 C (R21)
 RESET COUNTER
200h LHI RZO, 0×4000
204h SB RO, 0 × 0008 (RZO)
```