Prova d'esame di Reti Logiche T – 10/06/2019					
COGNOME: NOME: MATRICOLA:					
Esercizio 0 (punti 5)					
Rispondere alle seguenti domande:  1. Definire il complemento a $\beta$ di un numero in base $\beta$ e specificare come può essere ottenuto in modo semplice per un numero binario $A$ . (punti 1).					
2. Enunciare il teorema di espansione di Shannon in forma SP e indicare con quale rete logica è possibile implementarlo. (punti 2)					
3. Descrivere <b>la struttura</b> del latch SR con rete di inizializzazione, indicando eventuali configurazioni vietate degli ingressi per un uso corretto del latch. ( <i>punti 2</i> )					
Esercizio 1 (punti 10)					

Una rete sequenziale asincrona riceve due segnali in ingresso a e b che non cambiano mai valore contemporaneamente, e produce un segnale di uscita Z. Quando a ha valore "0" l'uscita vale "0". Quando a ha valore "1", sono possibili due comportamenti: l'uscita assume valore "1" se b valeva "0" durante il precedente fronte di discesa di a; l'uscita segue l'andamento di b, se b valeva "1" durante il precedente fronte di discesa di a. All'avvio del sistema, la rete assume di aver visto b a "0" durante il precedente fronte di discesa di a.

1. Individuare il grafo degli stati utilizzando il modello di <b>Moore</b> e dare una descrizione sintetica della storia degli ingressi memorizzata in ogni stato. ( <i>punti 3</i> )				
2. Riportare la tabella di flusso corrispondente al grafo degli stati individuato. (punti 1)				


Prova d'esame di Reti Logiche T – 10/06/2019				
COGNOME:	NOME:	MATRICOLA:		
3. Individuare una codifica degli stati indindicando e risolvendo eventuali corse c	_	nze e la tabella delle transizioni,		

4. Individuare le espressioni SP di costo minimo della variabile di uscita e delle variabili di stato futuro, riportando le mappe di Karnaugh e i raggruppamenti rettangolari individuati (*punti 2*)

5. Disegnare lo schema logico della rete comprensivo della rete di reset. (punti 1)

## Esercizio 2 (punti 15)

Progettare in maniera diretta minimizzando l'uso delle risorse una rete sequenziale sincrona pilotata da un clock a 1 Hz che controlla un semaforo di un incrocio "intelligente". L'incrocio è formato da una strada a scorrimento veloce a senso unico e da una strada secondaria che vi si immette. Su entrambe le strade, in prossimità dei semafori, è presente un rilevatore asincrono di auto: indichiamo con STRADA1 quello sulla strada principale e con STRADA2 quello su quella secondaria. Normalmente il semaforo sulla strada principale controllato dalla rete da progettare è verde (uscita VERDE attiva), mentre quello sulla strada secondaria è rosso (semaforo non pilotato da questa rete). Questo è anche lo stato in cui viene portata la rete alla ricezione di un segnale asincrono A\_RESET. Se viene rilevata la presenza di un'auto in attesa sulla strada secondaria per almeno 16 secondi, la rete ne permetterà l'ingresso sulla strada a scorrimento accendendo la lampada gialla sulla strada principale per 8 secondi (uscita GIALLO=1), e poi quella rossa per 24 secondi (uscita ROSSO=1). Al termine dei 24 secondi di rosso, la rete controlla nuovamente e continuamente STRADA2 e STRADA1: se vi sono auto su STRADA2 ma non su STRADA1, la rete mantiene il semaforo rosso; nel momento in cui vi sono auto su STRADA1 o non ve ne sono su nessuna delle due strade, la rete mantiene il ROSSO per altri 8 secondi (mentre il semaforo sulla strada secondaria diventa giallo) e poi accende il VERDE e lo mantiene per 30 secondi prima di controllare di nuovo STRADA2.





Prova d'esame di Reti Logiche T – 10/06/2019			
COGNOME:	NOME:	MATRICOLA:	