Esame di Calcolatori Elettronici T 28 Gennaio 2021 (Ing. Informatica)

Esercizio 1

Progettare un sistema, basato su un processore DLX dotato di 512 MB di EPROM mappata agli indirizzi bassi e 2 GB di RAM mappata agli indirizzi alti. Avendo già progettato una porta in input a 8 bit, in grado di comunicare attraverso il protocollo di handhsake, si desidera, mediante la strategia delineata in seguito, leggere da tre dispositivi esterni di taglia diversa che comunicano con handshake: uno a 8 bit (mediante INPUT_PORT_8), uno a 16 bit (mediante INPUT_PORT_16, da progettare) e uno a 32 bit (medinate INPUT_PORT_32, da progettare).

Allorché tutte le porte in input siano pronte per eseguire un trasferimento, i dati letti dalle stesse, estesi a 32 bit con segno, dovranno essere memorizzati come word agli indirizzi seguenti: FFFF0100h (INPUT_PORT_8), FFFF0200h (INPUT_PORT_16) e FFFF0300h (INPUT_PORT_32). I trasferimenti, disabilitati all'avvio del sistema, devono poter essere abilitati/disabilitati mediante appropriati comandi software.

- Descrivere sinteticamente la soluzione indicando chiaramente quali sono i dispositivi utilizzati, gli indirizzi e i segnali di *chip-select*
- Usando la porta a 8 bit, progettare INPUT_PORT_16 e INPUT_PORT_32
- Progettare il sistema in base alle specifiche del testo minimizzando le risorse necessarie ed evidenziando/gestendo eventuali criticità
- Indicare le espressioni di decodifica e il range di indirizzi di tutte le periferiche, le memorie e i segnali e le connessioni di tutti i dispositivi con i bus di sistema
- Scrivere il **codice che consente di eseguire i trasferimenti indicati in precedenza**. Si assuma che per questa finalità i registri da R20 a R25 possano essere utilizzati senza la necessità di doverli ripristinare
- Scrivere il **codice per attivare i trasferimenti** dalle porte in input

Esercizio 2

Il codice seguente è corretto? Motivare chiaramente la risposta.

Esercizio 3


In una CPU *pipelined*: come sono eliminate le istruzioni erroneamente inserite nella pipeline di elaborazione nel caso la predizione di un salto risulti errata?


- Vengous sostituite can della NOP

Risposte vaghe e/o non focalizzate sulle domande del testo non saranno MINIMAMENTE considerate.

1GB RATT 512 MB EPRON CS_EPROM_ 51271B_ 0 = BA31 BA30 BEO CS_ROTI_ 26B,0= BA31 BEO BE 1 BEI BEZ BEZ _ 3 = _3 = B63 B€3 CS_INPUT_8 = BAZI BAZO BAZ BEO 0×40000000 BEZ. BE3 CS_ INPVI_16 -0× 400000002/3 CS - INPUI - 32 = 0x 4000000 4 BAZ BAL BEI 0×4000 000 1 CS - ENABLE _ INT = PORTE DI WPUT RES - RESET CS_WPUI_R --cs THERED - RD INPUT IBE . -> 1BF EXT. POILT 1NT_ 8 - INT 8 3.17 STB STB & BIT D(7...F) DATAIN C D(7...0) PORTA 16 BIT CS_INPUT_I -CS REZ C - RESET INPUT HEMRD -RD PORT IBF -> 1Bf - 16_ 0 16-1 INT_16_0 -741 - STB_16 STB BD[23...16] - D[7...0] DATA_INK [0...F]a — 135-16-0+1BF-16-1-185 бхт STB_16 - 57B WIT RESET RESET CS- LUPUT_ 16 - CS 31 [0...F)J — (0...F)J 70941 --> 1BF_16-1 MEMRD -RD 1B€ D(15...8] - D(15...8] Port 16_Z 51B ← STB_16 INT_ 16_ 1 - INT BD[31...2] - D(7...0] DATA_IN (D(15...8] INT -16 = INT_16-0. INT_16.1

MAPPING E DEGO DIFICO





INT (TO D(X) = ENABLE_INT . INT_8 . INT_16 . INT_32

CODICE DEI TRASFERIMENTI

CS_INPUT_8 0×40000000 CS_INPUT_16 0×40000002/3 INPUT_8 -> FFFF 0 1 00 h CS_INPUT_32 0×400000004 INPUT_16 -> FFFF 0 2 00 h CS-ENABLE_INT 0×40000001 INPUT_32 -> FFFF 0 3 00 h

oh LHI RZO, OXHOOO; Preporo indirisso per leggere delle input-port 44 LHI RZI, OXFFFF; Indirizzo por sovivere i doti RZZ, 0 × 0000 (RZO); leggo do Poet_8 me byte d8 LB Ch RZZ, OXOIOO(RZI); Kemorito su 0x FFFF0100 mz word 10h LH RZZ, 0×00021R20); leggo do PORT_16 unz half-word 144 SW RZZ, 0x0200 (RZI); Kemonitto SU 0x FFFF0200 lunz word LW RZZ, 0x0004 (R20); leggs de PORT-32 UN≥ WORD 186 1ch SW RZZ, 0x0300 (RZI); Memorities su 0x FFFF0300 uns word

CODICE PER ATTIVARE I TRASFERIMENTI

1000h LHI R7, 0×4000; Propose indinico CS-ENABIE-INT 1004h ADDUI R8, R0, 0×0001; R8 = 0×0000 0001 1008h SB R8, 0×0001 (R8); Pour ENABLE-INT 27

