Esame di Calcolatori Elettronici T 4 Febbraio 2020 (Ing. Informatica)

Esercizio 1

Progettare un sistema basato sul **processore DLX**, dotato di **1 GB di EPROM agli** indirizzi bassi e **1 GB di RAM agli indirizzi alti**.

Nel sistema sono presenti una porta in input e una porta in output, già progettate e denominate rispettivamente INPUT_PORT e OUTPUT_PORT, che comunicano con l'esterno mediante il protocollo di handshake. I dati letti da INPUT_PORT dovranno essere scritti all'indirizzo FFFF0020h mentre a OUTPUT_PORT dovrà essere inviato, quando questa operazione è possibile, il dato letto da INPUT_PORT. L'invio del dato a OUTPUT_PORT, deve avvenire (quando possibile) contemporaneamente alla lettura da INPUT_PORT. Non è prevista altra modalità per eseguire trasferimenti verso OUTPUT_PORT. Infine, è necessario contare modulo 2¹⁶, mediante una opportuna rete logica, il numero di trasferimenti contemporanei sulle due porte e poter leggere tale valore via software. All'avvio il conteggio deve essere inizializzato al valore 0.

- Per prima cosa, descrivere sinteticamente la soluzione che s'intende realizzare e indicare chiaramente quali sono i dispositivi utilizzati e segnali di chip-select
- Progettare il sistema in base alle specifiche del testo, **minimizzando le risorse necessarie** ed **evidenziando e gestendo eventuali criticità**
- Indicare le espressioni di decodifica e il range di indirizzi di tutte le periferiche, le memorie e i segnali
- Scrivere il codice dell'interrupt handler che gestisce i trasferimenti con INPUT_PORT assumendo che i registri da R20 a R25 possano essere utilizzati senza la necessità di doverli ripristinare
- Scrivere il codice per leggere, nel registro R7. il valore di conteggio dei trasferimenti contemporanei effettuati

Permotte di auticipare il register in 10/EX ed

Esercizio 2 / evitare Stalli (Formardino unit)

A cosa serve il multiplexer posto sull'uscita del register file nel DLX pipelined?


Ci sono due trux connessi ai register A e B , uno per la isturzioni I (registro + immediate)

Esercizio 3 e uno per i salli (pc+4+ intiniza)

- a) Quali strategie è opportuno adottare nella gestione dei registri nella scrittura di un interrupt handler? Venguo selvoti a nipristinati prime di RFE
- b) Cosa può accadere se non si adottano tali strategie?

Risposte vaghe e/o non focalizzate sulle domande del testo non saranno MINIMAMENTE considerate.

Come noto è cambiata la procedura di verbalizzazione e il periodo di validità dei voti. Si consulti il sito del corso per maggiori dettagli.



CODICE

INTERRUPT HANDLER

Oh handle: LHI RZO, OxLoso; RZO = Ox Losos osco

SB RO, 0 × 0001 (R20); Scritture dummy a cs-freeze_int 44

LB R21, 0 × 0000 (RZO); R21 = M[RZO] 84

دلم RLZ, 0 × FFFF; RLL = 0x FFFF 0000 LHI

10h

SW R21, 0x0020 (RZZ); Sorius RZI 2 0x ffff 0020 Torus de interrupt RF6; 14h

LEGGERE DA COUNTER

100h LHI R8, 0×4000; R8 = 0×40000000

104h LHU R7, 0 × 0002 (R8); R7 (R8+0 × 0002)