Esame di Calcolatori Elettronici T 7 Luglio 2016 (Ing. Informatica)

Esercizio 1

Progettare un sistema basato sul microprocessore DLX dotato di **160 MB di EPROM** mappata negli indirizzi bassi e **136 MB di RAM** mappata negli indirizzi alti. Nel sistema sono presenti anche due periferiche a 8 bit, già progettate, denominate **INPUT_PORT**, in grado di ricevere dati dall'esterno utilizzando il protocollo di *handshake*, e **OUTPUT_PORT**, in grado di inviare dati all'esterno utilizzando il protocollo di *handshake*. In entrambi i casi si assuma che i dati trasferiti siano codificati con 8 bit senza segno. L'interrupt generato da INPUT_PORT, prioritario rispetto a quello generato da OUTPUT_PORT, deve limitarsi a scrivere il dato letto in memoria all'indirizzo FFFF0000h.

Per ogni trasferimento inerente OUTPUT_PORT: un'opportuna rete logica da progettare, deve sommare (modulo 256) il dato inviato dalla CPU (si assuma a tal proposito che tale valore sia contenuto del registro R19) con l'ultimo dato letto da INPUT_PORT solo se quest'ultimo è inferiore a 128. A tal proposito, si predisponga il sistema in modo che all'avvio l'ultimo dato letto risulti essere 255.

- Progettare la rete logica che consente di sommare automaticamente, se necessario, al dato trasferito dall'interrupt handler verso OUTPUT_PORT l'ultimo dato letto da INPUT_PORT in un unico ciclo di bus. <u>Una soluzione</u> <u>puramente software a questo problema NON sarà considerata valida</u>
- Evidenziare e risolvere eventuali criticità
- Indicare i segnali di chip select di tutte le periferiche, memorie e di eventuali altri segnali presenti nel sistema
- Scrivere il codice dell'*interrupt handler* che gestisce le due interruzioni. Si assuma che i registri da R20 a R30 possano essere utilizzati senza la necessità di dover preservare il loro contenuto

Esercizio 2


Che cosa contiene il registro IAR nel DLX sequenziale? Per quale finalità è utilizzato? Pc dell' indivisso di ridorno dell' badder.

Esercizio 3

Spiegare per quale motivo è più efficace utilizzare nel Branch Target Buffer un meccanismo di predizione basato su due bit rispetto a una soluzione con un singolo bit.

EPROM 160 MB: EPROM 128 KB: 0 × 0000 0000 -> 0 × 0 FFFFFFF EPRON 32 MB: 0×05000000 -> 0×09FFFFFF RAM 136 MB: RAM 8 MB: OXFT800000 > OXFTFFFFFF RATE 128 MB: 0x F8000000 -> 0x FFFF FFFF CS_RATI_ 8HB_ 0 = BA31 BAZ7 BEO CS_RATI_ REHB_ 0 =BA31 BAZ7 BEO CS_RATI_8KB_ 1 = BA31 BAZ7 BE1 CS_RATI_128KB_ 1 =BA31 BAZ7 BE1 CS_RAM_1284B_ Z =BA31 BAZ7 BE Z CS_RATI_8HB_ Z = BA31 BAZ7 BEZ CS_RATI_8KB_3 = BA31 BAZ7 BE3 CS_RATI_128KB_3 =BA31 BAZ7 BE3 CS_EPRON_128_ 0 = B131 B130 B127 B60 CS_EPRON_3178_ 0 B131 B130 B127 B60 CS_EPRON_128_ 1 = B131 B130 B127 B61 CS_EPRON_32118_ 1 = B131 B130 B127 B61 CS_EPRON_128_ 2 = BA31 BA30 BA27 B62 CS_EPRON_3278_ 2 BA31 BA30 BA27 B62 CS_EPROTI_128_ 3 = B131 B130 B127 B63 CS_EPROTI_3218_ 3 = B131 B130 B127 B63 CS_INPUT = BA31 BA30 IBF BED CS_ OUTPUT = BA 31 BA30 OBE BEI CS_ READ_ STATUS = BAZI BAZO BEZ KETTRD POIZIE I/O —) cs RES <- RESET CS. INPUT INPUT -->I IBF HEMRD - RD PORT IBF -EXT. UNIT TUI -> TUPUI, TUI STB (--- STB 13D[7...0] (+ D[7...0] DATA.IN - |¤(ച…ഗ് R€S ← RESET CS_OUTPUT - CS OBF -----S OBF MEMWR -> WR 709710 EXT POPE TILLU ACK - ACIS INT OUTPUT C INT BD[15...8] -> D[7...0] D. an[1...0] -> 2[1...0]

INT_TO_DCX = INT_INPUT + INT_OUTPUT



CODICE oh (41 R20, 0x 4000 R21, 0x0002(R20) LBU 8h BEEZ RZI, OUTPUT Ch Lhi RZZ, OXFFFF Ich LBU R23, 0×0000 (R20) 14h 5B RZ3, O X 0000 (RZZ) 18 h REC SB R19, 0 x 0001 (RZO) ICH OUTPUT RFE ovipur = 10h

uh

20h