

Функциональная схемотехника

Отчет по лабораторной работе №1

Группа Р3332 **Вариант** 7

Выполнили:

Студенты группы Р3332:

Батаргин Егор Александрович Терновский Илья Евгеньевич

Оглавление

Задание 3 Часть 1. LTSpice. 3 Разработка вентиля 3 Моделирование работы схемы и определение задержки вентиля 4 Разработка БОЭ. 5 Моделирование работы схемы и определение задержки. 9 Часть 2 (Verilog). 10	Цель работы	3
Часть 1. LTSpice. 3 Разработка вентиля. 3 Моделирование работы схемы и определение задержки вентиля. 4 Разработка БОЭ. 5 Моделирование работы схемы и определение задержки. 9	Задание	3
Разработка вентиля 3 Моделирование работы схемы и определение задержки вентиля 4 Разработка БОЭ 5 Моделирование работы схемы и определение задержки 9		
Моделирование работы схемы и определение задержки вентиля		
Моделирование работы схемы и определение задержки9		
	Разработка БОЭ	5
Часть 2 (Verilog).	Моделирование работы схемы и определение задержки	9
144.5 = 1.46.1.46).	Часть 2 (Verilog)	10

Цель работы

- 1. Получить базовые знания о принципах построения цифровых интегральных схем с использованием технологии КМОП.
- 2. Познакомится с технологией SPICE-моделирования схем на транзисторах.
- 3. Получить навыки описания схем базовых операционных элементов (БОЭ) комбинационного типа на вентильном уровне с использованием языка описания аппаратуры Verilog HDL.

Задание


Вариант 7. Логический базис – NOR; БОЭ – Четырехразрядный двоичный сумматор с переносом (полный).

Часть 1. LTSpice.

Разработка вентиля.


Схема разработанного вентиля:

X1, X2 – входы, Y – выход, VDD – напряжение питания; использовано по 2 транзистора PMOS и NMOS.




Изображение 1 схема вентиля

Символ вентиля:



Изображение 2 Символ вентиля

Схема тестирования:



Изображение 3 схема тестирования

Моделирование работы схемы и определение задержки вентиля


Моделирование при одинаковой задержке генераторов импульса. На первом графике генерируются пары аргументов (1, 1) и (0, 0), с ожидаемым значением вентиля 0 и 1 соответственно.

V(n004) - вход 1

V(n003) - выход


V(n002) - вход 2

1)



Изображение 4 временная диаграмма NOR при одинаковой задержке генератора импульса





Изображение 5 временная диаграмма NOR


Время задержки подъема = 12.2-11.3 = 0.9нс

Время задержки спада = 15.3-15.0 = 0.3нс

Максимальная частота изменения сигнала: $\nu Max = 1/(0.9 + 0.3) = 833$ МГц


Разработка БОЭ.

Были реализованы элементы XOR, OR, AND на основе NOR. На основе этих элементов был построен сумматор.




Изображение 6 схема XOR

Символ XOR:




Изображение 7 символ XOR

Схема AND:




Изображение 8 схема AND

Символ AND:




Изображение 9 символ AND

Схема OR:




Изображение 10 схема OR

Символ OR:




Изображение 11 Символ OR

Схема сумматора:




Изображение 12 схема четырехразрядного сумматора




Изображение 13 символ четырехразрядного сумматора

Моделирование работы схемы и определение задержки.



Изображение 14 схема тестирования БОЭ



Изображение 15 временная диаграмма процесса тестирования БОЭ (для одного из выходов)

Время задержки подъема = 6,0 – 5,0 = 1нс Время задержки спада = 15,3 –15.0 = 0.3нс Максимальная частота изменения сигнала = 1+0.3 = 1,3нс Максимальная частота изменения сигнала вентиля:

 $\nu Max = 1/(1,3) = 769$ МГц

Часть 2 (Verilog).

Для упрощения работы 4-х битный сумматор был разделен на отдельные полные сумматоры.

```
1 module adder(
 2
      input a,
 3
      input b,
 4
      input c_in,
 5
      output c out,
 6
      output sum
 7);
 8
      wire out_1, out_2, out_3, out_4, out_5, out 6, out 7;
 9
10
11
      nor(out 1, a, b);
12
      nor (out 2, out 1, a);
13
      nor(out_3, out_1, b);
      nor(out 4, out 2, out 3);
14
15
      nor(out_5, out_4, c_in);
16
      nor(out_6, out_5, out_4);
17
      nor(out 7, out 5, c in);
18
      nor(c_out, out_1, out_5);
19
20
      nor(sum, out_6, out_7);
21
```

Листинг 1 Код полного сумматора с использованием nor


```
1 module multi adder(
       input a1, a2, a3, a4,
 3
       input b1, b2, b3, b4,
 4
       output sum1, sum2, sum3, sum4,
 5
       output c out
 6);
 7
 8
      wire c out1, c out2, c out3;
 9
      adder adder1 (.c out(c out1), .sum(sum1), .a(a1), .b(b1), .c in(\mathbf{0}));
10
11
       adder adder2 (.c out(c out2), .sum(sum2), .a(a2), .b(b2), .c in(c out1));
       adder adder3 (.c out(c out3), .sum(sum3), .a(a3), .b(b3), .c in(c out2));
13
       adder adder4 (.c out(c out), .sum(sum4), .a(a4), .b(b4), .c in(c out3));
14 endmodule
Листинг 2 Код разработанного модуля БОЭ с использованием полного сумматора
  module multi adder tb;
       reg a1, a2, a3, a4;
 3
       reg b1, b2, b3, b4;
 4
 5
       wire sum1, sum2, sum3, sum4;
 6
      wire c out;
 7
 8
      multi adder uut (
 9
           .a1(a1), .a2(a2), .a3(a3), .a4(a4),
10
           .b1(b1), .b2(b2), .b3(b3), .b4(b4),
11
           .sum1(sum1), .sum2(sum2), .sum3(sum3), .sum4(sum4),
12
           .c_out(c_out)
13
       );
14
15
       integer i, j;
16
                      // 4-битная переменная для хранения значений а1-а4
       reg [3:0] a;
17
       reg [3:0] b; // 4-битная переменная для хранения значений b1-b4
18
       reg [4:0] expected sum; // Ожидаемая сумма
19
20
       initial begin
21
           // Цикл для перебора всех возможных комбинаций значений 4-битных чисел а и
22
23 b
           for (i = 0; i < 16; i = i + 1) begin
24
               for (j = 0; j < 16; j = j + 1) begin
25
                   a = i;
26
                   b = j;
27
28
                   // Присваиваем значения для каждого из битов а и b
29
                   \{a4, a3, a2, a1\} = a;
30
                   \{b4, b3, b2, b1\} = b;
31
32
                   expected sum = a + b;
33
34
                   #10
35
36
                   // Проверяем правильность результата
37
                   if ({c out, sum4, sum3, sum2, sum1} == expected sum) begin
38
                        $display("Correct: a=%b, b=%b => sum=%b, c out=%b", a, b,
39
   {sum4, sum3, sum2, sum1}, c out);
40
                   end else begin
41
                        $display("Error: a=%b, b=%b => sum=%b (expected %b), c out=%b
   (expected %b)",
```

Листинг 3 Код разработанного тестового окружения БОЭ

Так же отдельно было разработано тестовое окружение для модуля полного сумматора

```
module adder tb;
      reg a_in, b_in, c_in;
      wire sum, c_out;
 2
 3
      adder adder 1 (
 4
          .a(a in),
 5
           .b(b in),
 6
           .c in(c in),
 7
           .sum(sum),
 8
           .c_out(c_out)
 9
      );
10
11
      integer i;
12
      reg [2:0] test val;
13
      reg expected sum;
14
      reg expected c out;
15
16
      initial begin
17
           for (i = 0; i < 8; i = i + 1) begin</pre>
18
               test_val = i;
19
               a in = test val[0];
20
               b in = test val[1];
21
               c in = test val[2];
22
23
               // Вычисляем ожидаемые значения суммы и бита переноса
24
               expected_sum = (a_in ^ b_in) ^ c_in;
25
               expected_c_out = (a_in & b_in) | (c_in & (a_in ^ b_in));
26
27
               #10 // ждем
28
29
               // Проверяем соответствие реальных и ожидаемых значений
30
               if (sum == expected sum && c out == expected c out) begin
31
                   $display("Correct: a in=%b, b in=%b, c in=%b => sum=%b, c out=%b",
32
  a in, b in, c in, sum, c out);
               end else begin
34
                   $display("Error: a in=%b, b in=%b, c in=%b => sum=%b (expected %b),
  c_out=%b (expected %b)",
36
                            a in, b in, c in, sum, expected sum, c out,
37
  expected c out);
38
               end
39
           end
40
      end
  endmodule
```

Листинг 4 Код разработанного тестового окружения полного сумматора



Изображение 166 Временная диаграмма процесса тестирования БОЭ

```
Correct: a=0010, b=1001 => sum=1011, c_out=0
Correct: a=0010, b=1010 => sum=1100, c out=0
Correct: a=0010, b=1011 => sum=1101, c_out=0
Correct: a=0010, b=1100 => sum=1110, c_out=0
Correct: a=0010, b=1101 => sum=1111, c_out=0
Correct: a=0010, b=1110 => sum=0000, c_out=1
Correct: a=0010, b=1111 => sum=0001, c_out=1
Correct: a=0011, b=0000 => sum=0011, c_out=0
Correct: a=0011, b=0001 => sum=0100, c out=0
Correct: a=0011, b=0010 => sum=0101, c_out=0
Correct: a=0011, b=0011 => sum=0110, c_out=0
Correct: a=0011, b=0100 => sum=0111, c_out=0
Correct: a=0011, b=0101 => sum=1000, c out=0
Correct: a=0011, b=0110 => sum=1001, c_out=0
Correct: a=0011, b=0111 => sum=1010, c_out=0
Correct: a=0011, b=1000 => sum=1011, c_out=0
Correct: a=0011, b=1001 => sum=1100, c out=0
Correct: a=0011, b=1010 => sum=1101, c out=0
Correct: a=0011, b=1011 => sum=1110, c_out=0
Correct: a=0011, b=1100 => sum=1111, c_out=0
Correct: a=0011, b=1101 => sum=0000, c out=1
Correct: a=0011, b=1110 => sum=0001, c_out=1
```

Изображение 17 Пример отчета тестирования БОЭ

Вывод.

В процессе выполнения данной работы мы познакомились со средой моделирования LTspice и языком описания аппаратуры Verilog. В качестве опытного образца мы создал собственный вентиль NOR и на его основе создали и протестировали Четырехразрядный двоичный сумматор с переносом.

Так же узнали, что такое задержка реакции и задержка распространения, а именно то, что задержка распространения — это задержка, с которой сигнал пройдет через всю схему и на выходе мы получим правильный результат, в то время как задержка реакции — это задержка, с которой выход элемента начнет изменятся после изменения входа этого элемента. Проще говоря, задержка распространения — это максимальная задержка, в то время как задержка реакции минимальная. Измеряются во временных единицах, нс, мс, с и т.д.

Так же проанализировав работу мы пришли к выводу, что задержка подъёма не очень сильно увеличилась в связи с тем, что несмотря на увеличение количества элементов, так как мы смотрим на задержку реакции, а она зависит по большей части от самого вентиля задержка увеличиваться будет не линейно увеличению количества этих вентилей, так как изменения происходят, если можно так выразиться, во всей схеме почти одновременно.

К тому же мы углубились в то, что такое дешифратор - дешифратор является комбинационным БОЭ,

на вход которого приходит набор сигналов, а на выходе получается уже другой набор сигналов при этом количество таких сигналов либо равно изначальному, либо больше. Так же стоит заметить, что часто используется еще один сигнал управления! Часто дешифратор\шифратор используют для перехода из двоичной СС в десятичную, дабы затем использовать этот сигнал для обращения к определенным устройствам, например при помощи 3 управляющих сигналов мы можем обратиться к 8 разным устройствам (дешифратор 3в8). К тому же их удобно использовать для контроля дисплеев и различных схожих устройств. Обычно строятся в базисе И с использованием НЕ, но могут иметь и уникальную логику с использованием других вентилей.