



Universidad de Guadalajara

Centro Universitario de Ciencias Exactas e Ingenierías (CUCEI)

25A-Arquitectura de Computadoras

Profesor: JORGE ERNESTO LOPEZ
ARCE DELGADO

Alumnos: GAEL RAMSES ALVARADO LOMELI: 220529474

DIEGO JARED JIMENEZ SILVA: 220559845

Nombre del equipo: Daycothy.

[Equipo de 2] [Jericallaevolución] BR+ ALU + MemDatos

Actividad 06

Semana 06 - ALU + Mem

Introducción:

La ALU (Unidad Aritmético-Lógica), es la parte del procesador de una computadora que se encarga de realizar operaciones matemáticas y lógicas. Para decirlo de una manera más sencilla, podríamos decir que es el cerebro matemático de una computadora.

Algunas de las operaciones aritméticas que hace la ALU son la suma, resta, multiplicación y división, aunque cabe mencionar que la multiplicación y división pueden ser más complejas.

Ahora, para las operaciones lógicas tenemos, por ejemplo: mayor que, menor que, igual, y operadores como AND, OR, NOT.

El funcionamiento de la ALU es muy simple, primero la ALU recibe los datos de la memoria o de los registros del procesador, luego, un circuito de control le dice qué operación realizar y por último, devuelve el resultado para ser almacenado o usado en otras instrucciones.

Objetivo:


El objetivo principal de esta practica es implementar la ALU realizada en actividades anteriores en un módulo llamado "Jericalla evolucion", donde, además, se implementarán los siguientes módulos:

- 1.- El banco de registros (BR).
- 2.- La memoria de datos (MemD).
- 3.- El módulo de control (Control).
- 4.- El demultiplexor (Demux).
- 5.- Algún buffer o "Bus" intermedio.
- 6.- Un archivo de texto con los datos (datos.txt).

Al final "Jericalla evolucion", junto con los demás módulos simularan un mini procesador.

Desarrollo (como se hizo el programa y como se comprobó el correcto funcionamiento):

Diagrama propuesto por el profe:



Empezaremos por la ALU ya que ya la teníamos hecha: La ALU es muy similar a como la teníamos anteriormente en otras prácticas, simplemente reordenamos las operaciones según lo estipulado en la actividad y declaramos correctamente cada caso y sus respectivos bits de activación.

```
// Diego Jared Jimenez Silva
     L// Gael Ramses Alvarado Lomelí
    module ALU(
         input [31:0] A,
          input [31:0] B,
          input [3:0] OP,
          output reg [31:0] RES
      //En esta ocasion solo mandaremos a llamar
    □always @(*) begin
13
          case (OP)
14
              4'b0000: RES = A & B;
                                         // AND
15
              4'b0001: RES = A | B;
                                         // OR
              4'b0010: RES = A + B;
16
                                         // ADD
              4'b0110: RES = A - B;
                                         // SUBSTRACT
              4'b0111: RES = (A < B) ? 32'd1 : 32'd0; // TERNARIA
18
19
              4'b1100: RES = \sim (A | B);
              default: RES = 32'd0;
21
          endcase
      endmodule
```

Banco de registros: Primeramente, definimos nuestro módulo del banco de registros. Con esto declaramos las entradas y las salidas del módulo con su tamaño respectivo y añadiendo comentarios para especificar la función de la variable. Declaramos la variable de 32 bits y de 32 posiciones que utilizaremos para el módulo. En un initial leemos el archivo Bdatos para operar con los valores dados por el profe. Y finalmente declaramos la funcionalidad, sí Write Enable está activo entonces escribimos el valor de Data Write, en cualquier caso, asignamos los valores de salida a el valor de la memoria que obtengamos según la dirección.

```
₽// Diego Jared Jimenez Silva
    // Gael Ramses Alvarado Lomelí
   ⊟module BR(
        input [4:0] RA1,
                             // Read Adress 1
        output reg [31:0] DR2 // Data Read 1
14
    reg [31:0]mem[0:31]; // Memoria con valores de 32 bits y 32 posiciones 2^5
    //Leemos el archivo
    initial
18
   ⊟begin
      #100
19
        $readmemb("Bdatos", mem):
     //Asignamos
    □always @(*) begin
    if (WE) begin
       mem[WA] <= DW; // Escribimos si WE está activo
28
   ⊟always @(*) begin
     DR1 = mem[RA1]; // Leemos mem[RA1]
        DR2 = mem[RA2]; // Leemos mem[RA2]
    end
    endmodule
```

Control:

En el control recibe los primeros bits de lo que sería la instrucción, entonces declaramos la entrada de dos bits y sus salidas derivadas correspondientes, en concreto son 4 de un solo bit y una última de 4 bits, esta última sería la operación de la ALU. Dentro de un always declaramos los casos que se dibujaron en el pizarrón por el maestro, siendo la suma, la resta, la ternaria y el sw. En cada caso asignamos las respectivas salidas correspondientes a las operaciones o al sw junto con la operación respectiva de la ALU para hacer la operación pertinente.

```
// Diego Jared Jimenez Silva
// Gael Ramses Alvarado Lomelí
     -module CTRL(
             input [1:0] IN,
                                          // Entrada de 2 bits
             output reg WE,
                                          // Salida del banco de registros (declarada como reg para uso en always)
             output reg DMUX,
                                          // Para filtrar el caso SW
             output reg W,
                                          // Escritura de MemDatos
// Lectura de MemDatos
             output reg [3:0] ALUOP // Opción de operación en la ALU
     always @(*) begin
// Decodificador
             case (IN)
                  // Caso de la suma
                  2'b00: begin
                      WE = 1'b1;
DMUX = 1'b0;
                                            // Escribimos en el banco de registros
                                        // Describinos en el banco de registros

// Describinos si uitilizaremos la ALU

// No utilizamos MemDatos

// No utilizamos MemDatos
                      W = 1'b0;
R = 1'b0;
                       ALUOP = 4'b0010; // Mandamos la instrucción a la ALU
                 // Caso de la resta
                  2'b01: begin
                      WE = 1'b1;
DMUX = 1'b0;
29
30
                       W = 1'b0;

R = 1'b0;
                      ALUOP = 4'b0110;
                  // Caso de la ternaria
                  2'b10: begin

WE = 1'b1;

DMUX = 1'b0;
                       W = 1'b0;
39
40
                       ALUOP = 4'b0111;
43
                   // Caso StoreWord
                  2'b11: begin

WE = 1'b0;

DMUX = 1'b1;
                       R = 1'b0:
48
                                             // En esta actividad no leeremos por el momento
49
                        ALUOP = 4'b1111; // No utilizamos la ALU aqui, forzamos el caso default
              endcase
```

Buffer: En el buffer utilizamos #() para especificar un valor más adelante y que este no sea fijo, no sin antes inicializarlo con el valor de 32 bits. Con esto en mente en la entrada utilizamos el valor recibido menos uno para cumplir con los índices y las declaraciones, agregamos el respectivo reloj y un out del mismo tamaño que in. Agregamos la funcionalidad de que por cada positivo del reloj entonces se liberan los datos de entrada en la salida.

DMUX: En este módulo utilizamos una entrada de 32 bits pues los redirigiremos a su salida respectiva por medio de este mismo módulo. Declaramos un selecto para saber qué salida tomar y las dos salidas respectivas. En su always utilizamos un case y asignamos las variables, 0 si va a la ALU y 1 Si va a la memoria de datos.

```
-// Diego Jared Jimenez Silva
 2
     // Gael Ramses Alvarado Lomelí
 3
    module DX(
 4
 5
          input [31:0] IN,
          input select,
 6
          output reg [31:0] OUT0, // Salida 0
7
          output reg [31:0] OUT1 // Salida 1
8
9
     L);
10
11
    always @(*) begin
12
          // Filtramos
13
          case (select)
14
              1'b0: begin
                  OUTO = IN; // Va a la ALU
15
                  OUT1 = 32'b0; // OUT1 no se usa en este caso
16
17
              end
18
              1'b1: begin
19
                  OUTO = 32'b0; // OUTO no se usa en este caso
20
                  OUT1 = IN; // Va como dirección de memoria hacia la MD
21
              end
22
          endcase
23
     end
     endmodule
24
```

Memoria de datos: Aquí utilizaremos la salida 1 del demux y sus respectivos valores, por ello utilizamos entradas de 32 bits, un w para escribir, un r para leer y una salida del módulo, así como la memoria respectiva, esta vez de 128 posiciones, pero con valores de 32 bits al igual que en el banco de registros. Utilizamos un initial para leer la memoria, esta vez llamada Mdatos y acceder. En su funcionalidad simplemente declaramos un if para asegurarnos de no leer y escribir en una misma instrucción y empezamos, para escribir, utilizamos mem con la dirección dada y así asignamos el valor de entrada, y viceversa en caso de lectura.

```
// Diego Jared Jimenez Silva
 2
     // Gael Ramses Alvarado Lomelí
 3
 4
      //Memoria de datos
     module MD(
 5
 6
          input [31:0] ADR,
7
          input [31:0] DIN,
8
          input W,
9
          input R,
10
          output reg [31:0] DOUT
11
     L);
12
      reg [31:0]mem[0:127]; // Memoria con valores de 32 bits y 128 posiciones 2^7
13
14
15
      //Leemos el archivo
      initial
16
17
     -begin
18
           #100
19
           $readmemb("Mdatos", mem);
20
     end
21
22
    ☐//Asignaciones
23
      // Utilizamos <= por ser comun en operaciones de lectura y escritura
     -// para leer y escribir difernetes datos en paralelo si es necesario
24
     -always @(*) begin
25
26
          if (W && !R) begin
27
              mem[ADR] = DIN; // Escritura
28
          end
29
          if (R && !W) begin
              DOUT = mem[ADR]; // Lectura
31
          end
32
          else begin
              DOUT = 32'd0; // Default
33
34
          end
35
     end
36
      endmodule
```

Finalmente llegamos al módulo final.

Primeramente, usamos una entrada de 17 bits, una entrada del reloj y una salida de 32bits. Seguido de esto empezamos a instanciar. Primeramente, instanciamos el módulo de control, asignando los primeros dos bits de control y las salidas con cables, seguido de esto instanciamos el banco de registros utilizando instrucción, unos cables para las salidas y otros cables pasados ya por buffers a WA y DW.

Terminando con ello agrupamos todo lo que se tenga que pasar por el primer buffer en una variable, está la utilizaremos dentro de la instancia del buffer, después de haberse operado, descompondremos la salida para asignarse a los debidos cables que utilizaremos más adelante, usando B1 como referencia de haber pasado por el primer buffer. Terminando lo anterior ahora si instanciamos dos veces el demultiplexor para pasar los datos del banco de datos, pero ya habiendo pasado por el buffer uno. con ello obtendremos sus respectivas salidas para los dos casos. Instanciamos la ALU, metemos los cables del demultiplexor que están dirigidos a la ALU y operamos, con ello obtendremos un cable de salida que enviaremos a un buffer más tarde. Finalmente usamos

el segundo buffer, donde se procesarán más datos puesto que ahora metemos 3 variables de 32 bits, con ello hacemos lo mismo y obtendremos las nuevas variables finales, estas están con terminación B2 haciendo referencia de haber pasado por el primer buffer.

Finalmente, después de todo el proceso, instanciamos la memoria de datos, asignamos los valores del banco de datos que ya fueron pasados por el buffer 2 entre otros, y finalmente utilizamos la salida del módulo jericalla. Como último le asignamos los valores correspondientes de DW y WE al banco de datos, puesto que estos ya fueron operados por el buffer 2 y ya pueden asignarse ahora sí.


```
//Diego Jared Jimenez Silva
-// Gael Ramses Alvarado Lomelí
// Modulo Jericalla
module Jericalla(
   input [16:0] instruccion.
    input clk,
    output [31:0] salida
// Buffer para WA al inicio
wire [4:0] WAB1, WAB2;
// Control
wire C1, C2, C3, C4;
wire [3:0] CALU;
wire [3:0] CALUB1;
wire C1B1, C2B1, C3B1, C4B1;
wire C1B2, C3B2, C4B2;
// Banco de datos
wire [31:0] CDR1, CDR2;
wire [31:0] CDR1B1, CDR2B1;
wire [31:0] CDR1DX, CDR2DX;
wire [31:0] CDR1B2, CDR2B2;
//Buffer
wire [76:0] cable_combinado1;
wire [76:0] cable_salida1;
wire [103:0] cable_combinado2;
wire [103:0] cable_salida2;
// Demultiplexor
wire [31:0]DM1,DM2;
wire [31:0] CRES;
wire [31:0] CRESB2;
// Instanciamos
CTRL CtTest (.IN(instruccion [16:15]),.WE(C1),.ALUOP(CALU),.DMUX(C2),.W(C3),.R(C4));
        BrTest (.RA1(instruccion [9:5]),.RA2(instruccion [4:0]),.WA(instruccion [14:10]),.DW(CRESB2),.WE(C1B2),.DR1(CDR1),.DR2(CDR2));
       D1Test (.IN(CDR1B1),.select(C2B1),.OUT0(DM1),.OUT1(CDR1DX));
       D2Test (.IN(CDR2B1),.select(C2B1),.OUT0(DM2),.OUT1(CDR2DX));
DX
       ALUTest (.A(DM1)..B(DM2)..OP(CALUB1)..RES(CRES));
ALU
        MDTest (.ADR(CDR1B2),.DIN(CDR2B2),.W(C3B2),.R(C4B2),.DOUT(salida));
MD
```


```
// Pasamos todos los datos por el buffer 1
assign cable combinado1 = {instruccion[14:10],C1,C2,C3,C4,CALU,CDR1,CDR2};
BF#(77) B1Test (.IN(cable_combinado1),.CLK(clk),.OUT(cable_salida1));
assign WAB1 = cable salida1[76:72];
                                          // WA ocupa los bits del 76 al 72
assign C1B1 = cable salida1[71];
                                          // C1 ocupa el bit 71
assign C2B1 = cable_salida1[70];
                                          // C2 ocupa el bit 70
assign C3B1 = cable_salida1[69];
                                          // C3 ocupa el bit 69
assign C4B1 = cable salida1[68];
                                          // C4 ocupa el bit 68
                                         // CALU ocupa los bits del 67 al 64
assign CALUB1 = cable_salida1[67:64];
assign CDR1B1 = cable salida1[63:32]; // DR1 ocupa los bits del 63 al 32
assign CDR2B1 = cable_salida1[31:0];
                                        // DR2 ocupa los bits del 31 al 0
// Pasamos todos los datos por el buffer 2
assign cable combinado2 = {WAB1,C1B1,C3B1,C4B1,CRES,CDR1DX,CDR2DX};
            B2Test (.IN(cable_combinado2),.CLK(clk),.OUT(cable_salida2));
assign WAB2 = cable_salida2[103:99];  // WA ocupa los bits del 103 al 99
                                         // C1 ocupa el bit 98
assign C1B2 = cable_salida2[98];
                                          // C3 ocupa el bit 97
assign C3B2 = cable salida2[97];
assign C4B2 = cable_salida2[96]; // C4 ocupa el bit 96
assign CRESB2 = cable_salida2[95:64]; // CRES ocupa los bits del 95 al 64
assign CDR1B2 = cable_salida2[63:32]; // CDR1DX ocupa los bits del 63 al 32
assign CDR2B2 = cable_salida2[31:0]; // CDR2DX ocupa los bits del 31 al 0
endmodule
// Testbench
module Jericalla tb();
reg [16:0] instruccion;
req clk;
wire [31:0] salida;
// Instancia del módulo Jericalla
Jericalla JTestBench (.instruccion(instruccion),.clk(clk),.salida(salida));
// Reloj
initial begin
    clk = 0;
    forever #100 clk = ~clk; //Tiempo para que se procesen los datos devidamente
initial begin
    // Caso 1: Sumamos 0 y 1 y lo guardamos en 4
    instruccion = 17'b00 00100 00000 00001;
    // Caso 2: Restamos 1 y 2 y lo guardamos en 5
    instruccion = 17'b01_00101_00001_00010;
    #1000;
    // Caso 3: Ternaria de 2 y 3 y guardamos en 6
    instruccion = 17'b10_00110_00010_00011;
    #1000;
    // Caso 4: Store Word del valor de la pos 4 guardado en el valor de la pos 7 en MemData
    instruccion = 17'b11 11111 00111 00100;
    #1000;
    // Caso 5: Store Word del valor de la pos 5 guardado en el valor de la pos 8 en MemData
    instruccion = 17'b11_11111_01000_00101;
    #1000;
    // Caso 6: Store Word del valor de la pos 6 guardado en el valor de la pos 9 en MemData
    instruccion = 17'b11 11111 01001 00110;
    #1000;
     // Finaliza la simulación
    $stop;
end
endmodule
```

Banco de datos:

```
1
  000000000000000000000000011011110
2
  000000000000000000000000001101111
3
  0000000000000000000000000001100100
4
  00000000000000000000000011001000
5
  6
  7
  8
  000000000000000000000000000010101
9
10
  000000000000000000000000000010110
  000000000000000000000000000010111
11
12
  00000000000000000000000000011000
13
  000000000000000000000000000011001
14
  00000000000000000000000000011010
15
  000000000000000000000000000011011
  000000000000000000000000000011100
16
  000000000000000000000000000011101
17
  000000000000000000000000000011110
18
19
  20
  21
  22
  23
  24
  25
26
  27
28
  29
30
  31
32
```

Aquí tenemos el resultado del wave:





Como podemos ver, obtuvimos los resultados esperados.

Tabla de resultados

No. de Instrucción	Instrucción en ensamblador	Resultado	Ор	RD	RS1	RS2
0	SUMA \$4, \$0, \$1	333	00	00100	00000	00001
1	RESTA \$5, \$1, \$2	11	01	00101	00001	00010
2	STL \$6, \$2, \$3	1	10	00110	00010	00011
3	SW \$7, \$4	20	11	11111	00111	00100
4	SW \$8, \$5	21	11	11111	01000	00101
5	SW \$9, \$6	22	11	11111	01001	00110

Conclusiones (Personales):

En conclusión, esta practica nos dio pesadillas, nos planteamos si valía la pena seguir en la carrera, además descubrimos el poco apoyo por parte de nuestros compañeros, ahora vemos que cuando estas mas rodeado de personas, es cuando estas mas solo.

Referencias:

colaboradores de Wikipedia. (2024, October 14). Unidad aritmética lógica. Wikipedia, La Enciclopedia Libre.

https://es.wikipedia.org/wiki/Unidad_aritm%C3%A9tica_1%C3%B3gica

Link del github: https://github.com/lomtimothy/Jericalla-evolucion/tree/main