

控制器设计

概述

相对于数据通路来说，控制器的设计就比较简单些，用 Verilog 代码进行实现也比在 Logisim 中搭建电路更加便捷。只要理清思路，找到部件的功能与指令的逻辑关系，大家很快就能够完成控制器的设计及编码。

设计流程

首先分析各个部件从控制器中所需的控制信号，并全部列举出来，比如 ALU 需要控制器输出一个 ALUOp 来控制其执行何种运算。在 P3 时，同学们已经完成了控制器电路的布局布线，所以在此只需要加上新增指令所产生的控制信号即可。这个步骤对于已经设计并成功实现 P3 的你来说，难度并不高。大家可以在设计草稿中列表记录控制器的映射逻辑。

这项工作对于后续的仿真调试和课上测试都非常有帮助。因为仿真调试时你可以首先查看表格是否正确，再去确认是否和代码对应，Bug 一目了然。对于添加指令，只需在表格后面加入新的操作码和对应的控制信号的值，再将其映射到 Verilog HDL 代码中，非常方便。

至于表格的具体设计，则因人而异，可以记录下 **指令对应的控制信号如何取值**，也可以记录下 **控制信号每种取值所对应的指令**，在后面的 Project 中，这两种不同的译码方式将展现出各自的优劣，届时我们会再次对其进行详细分析。

或许你还有更好的方式完成控制器的设计，这就需要同学们自行去探索和对比发现了。

思考题

思考上述两种控制器设计的译码方式，给出代码示例，并尝试对比各方式的优劣。

