

236 GBaud PAM4 发射端 Skew 预补偿 算法方案设计文档

低复杂度 / 低功耗 分数延时补偿算法的推导、优化与硬件实现方案

版本：v1.0 日期：2026-08-06

仓库分支：claude/pam4-skew-precompensation-ljov42 目录：skew-precomp/

1 问题定义与设计指标

发射端多通道（如 I/Q 或 X/Y 极化的各电学 lane）之间存在皮秒量级的时延失配（skew），需要在数字域对信号做分数延时预补偿。本项目在给定采样率与精度约束下，寻找实现复杂度最低的补偿算法，并随需求演进（在线可调、功耗优先、范围扩展）持续优化。系统参数如下：

参数	取值	说明
调制格式 / 波特率	PAM4 , 236 GBaud	
采样率 F_s	$236 \times 1.125 = 265.5$ GSa/s	1.125 sps = $9/8$
采样周期 T_s	3.7665 ps	
成形滚降 β	$0.05 \sim 0.125$	1.125 sps 下 β 上限为 0.125
skew 需求（演进）	0.35 ps 固定 $\rightarrow$ 在线可调 $\rightarrow \pm 1$ ps	0.35 ps 对应 $\mu = 0.093$ 采样
精度指标	$MSE < -25$ dB	相对理想补偿（数百抽头 FIR）

1.1 指标定义

$$MSE = E|y - y_{ideal}|^2 / E|y_{ideal}|^2, y_{ideal}$$
 为频域相位斜坡 $e^{-j2\pi f\tau}$ 的精确延时输出

参考基准合法性已验证：401 抽头 Kaiser 加窗 sinc FIR 与频域理想延时的互差为 -118 dB，故以频域相位斜坡作为“理想补偿”参考严谨可靠。

1.2 技术难点

1.125 sps 的过采样率极低：信号带边缘 $(1+\beta)\times 118$ GHz 达到 Nyquist（132.75 GHz）的 89%~100%（ $\beta=0.1$ 时为 97.8%）。分数延时滤波器的误差天然集中在 Nyquist 附近，通用插值器（线性 / Lagrange / 加窗 sinc / Farrow 教科书设计）优化的是全带平坦响应，在这种近 Nyquist 场景下效率很低。本项目的核心思路是：只在信号 PSD 加权意义下达标（LS 设计自动实现），并利用“ μ 很小”与“ μ 准静态”两个先验做结构化设计。

2 仿真方法学

信号生成：PAM4 随机符号 $\rightarrow$ 9 倍上采样 $\rightarrow$ RRC(β) 频域成形 $\rightarrow$ 8 倍抽取，得到 $9/8$ sps 的发射信号；覆盖 $\beta \in \{0.05, 0.10, 0.125\}$ 全部可行取值。所有滤波器设计在一组信号上做最小二乘拟合（自动按信号 PSD 加权），在独立随机种子的另一组信号上验证，避免过拟合。可调方案的指标一律取 μ 全范围 $\times$ 全部 β 的最坏 MSE。定点方案另做 bit-exact 链路仿真。

3 第一轮：固定 0.35 ps 的最低复杂度设计

0.35 ps 对应 $\mu = 0.0929$ 采样。先扫描通用候选算法（ $\beta=0.1$ ，独立验证集）：

算法	乘法器/样本	MSE (dB)	达标
2 抽头线性插值	2	-17.9	
3 抽头 Lagrange	3	-20.6	
4 抽头 Lagrange	4	-21.2	
7 抽头加窗 sinc	7	-24.5	

算法	乘法器/样本	MSE (dB)	达标
1 阶 Thiran 全通 IIR	1	-13.9	(且 IIR 无法高倍并行)
4 抽头 LS FIR	4	-25.0	临界
5 抽头 LS FIR	5	-27.2	

3.1 结构化设计：单位中心 + 反对称修正对

利用 $\mu \ll 1: e^{-j\omega\mu} = \cos(\omega\mu) - j\sin(\omega\mu)$ ，带内 $\cos(\omega\mu) \approx 1$ （带边缘仅降至 0.96），误差几乎全部来自奇对称虚部。故将滤波器约束为：

$$y[n] = x[n] + c_1 \cdot (x[n-1] - x[n+1]) + c_2 \cdot (x[n-2] - x[n+2])$$

每个修正对先预减后乘，天然只需 2 个乘法器（5 抽头跨度）。进一步做量化感知 CSD 搜索，系数取 $c_1 = 3/32$ 、 $c_2 = -5/128$ 后，两个乘法退化为移位相加：0 个乘法器、约 8 个加法器，MSE = -26.3 ~ -27.1 dB（覆盖全部 β ），余量 ≥ 1.3 dB。




图 1 第一轮：MSE-乘法器数 Pareto（左）与误差频响 vs 信号 PSD（右）。反对称结构把误差压到信号已滚降的带边缘，因而以 0~2 个乘法器胜过 7 抽头通用设计。

4 第二轮：skew 在线可调（奇偶约束 Farrow）

需求更新：不复用发射端成形 FIR、skew 在线可调。skew 是慢变校准量（温漂/老化时间尺度），无需逐样本变化，复杂度指标随之改为“每输出样本的可编程乘法器数”——固定系数子滤波器可 CSD 移位化（ ≈ 0 乘法器），只有系数会在线改写的乘法必须用真乘法器。结构为 $\mu = 0$ 严格恒等的奇偶约束 Farrow：

$$y[n] = x[n] + \mu \cdot (C_1 x) + \mu^2 \cdot (C_2 x) + \dots + \mu^P \cdot (C_P x)$$

奇数阶反对称、偶数阶对称

$\mu, \mu^2, \dots$ 由固件在校准时算好写入寄存器；整数样本部分用移位寄存器 + mux（零乘法器），分数部分只需覆盖 $\mu \in [-1/2, +1/2]$ 。分档结果：

校准范围	最低结构	可编程乘法器	最坏 MSE	可编程 FIR 基线
± 0.5 ps ($\mu \leq 0.133$)	P=1, K=4 对	1	-26.9 dB	7 抽头 / 7 乘法器
± 1.0 ps ($\mu \leq 0.266$)	P=2, K=5 对	2	-26.3 dB	11 抽头 / 11 乘法器
± 1.88 ps ($\mu \leq 0.5$, 任意)	P=3, K=7 对	3	-26.9 dB	13 抽头 / 13 乘法器




图 2 第二轮：Farrow（红）与可编程系数 FIR 基线（蓝）的最坏 MSE 对比。Farrow 把可编程乘法器从 7~13 个压缩到 1~3 个。

5 第三轮：范围收紧至 $|\text{skew}| \leq 0.35$ ps 的冻结设计

需求最终确定为最大 0.35 ps、在线可调。 $\mu \leq 0.093$ 时一阶结构即可，K 进一步压缩，CSD 搜索后系数落在极简值上：

$$d_k[n] = x[n-k] - x[n+k], k = 1, 2, 3$$

$$\text{方案 A (最简)} : y = x + \mu \cdot (d_1 - (7/16) \cdot d_2)$$

$$\text{方案 B (推荐)} : y = x + \mu \cdot (d_1 - (7/16) \cdot d_2 + (1/4) \cdot d_3)$$

方案	可编程乘法器	加法器	最坏 MSE	余量
A : 2 对 (5 抽头跨度)	1	5	-26.3 dB	1.3 dB
B : 3 对 (7 抽头跨度)	1	7	-28.9 dB	3.9 dB
B + 6bit μ 寄存器	1	7	-28.7 dB	3.7 dB

$7/16 = 1/2 - 1/16$ (2 次移位相加)， $1/4$ 为纯移位，均为硬件常数；在线只改写 μ 寄存器 (6 bit 即够，步进约 59 fs，符号覆盖两个方向)。任何在线可调结构至少需要 1 个乘法器，故该方案在乘法器维度已达下限。一阶结构的适用边界约为 ± 0.55 ps (设计到 ± 0.6 ps 时最坏 -24.6 dB 开始不达标)。

6 第四轮：功耗优先的再优化

动态功耗 $\propto$ 翻转活动 $\times$ 有效位宽，与面积的权衡不同。 μ 准静态这一先验在功耗维度可以榨得更彻底，三个定量结论如下。

6.1 修正通路可大幅截位

修正项经 $\mu \leq 0.093$ 缩放后才进入主通路，其量化噪声被压低约 21 dB：

d_k 位宽	乘积位宽	最坏 MSE
全精度	全精度	-28.9 dB
5 bit	8 bit	-28.4 dB
4 bit	6 bit	-26.1 dB

6.2 消除乘法器： μ 折算为可编程移位 (SPT)

乘法器每样本重复回答“乘以多少”，而 μ 几分钟才变一次。做法：保持 $v = d_1 - (7/16)d_2 + (1/4)d_3$ 硬连线不变，仅把“ $\times \mu$ ”一级替换为共享的 2 项带符号 2 的幂（SPT）：

$$y[n] = x[n] + (\pm 2^{-a} \pm 2^{-b}) \cdot v[n], \text{ 固件按校准结果查 49 项小表写入 (符号, 移位) } \times 2$$

移位器为桶形 mux，选择线静态不翻转（功耗近似走线）；乘法器的部分积与 Booth 编码翻转彻底消失。移位挡位经穷举验证： $\{\gg 4, \gg 5, \gg 6, \gg 7\}$ 4 挡 + 置零挡（5 选 1 mux $\times$ 2）即可，-28.66 dB 与无限挡位完全一致；缺 2^{-4} 挡则掉到 -24.7 dB 不达标。粗略能量核算（按加法器位宽单位）：乘法器版 ≈ 90 单位/样本，全移位版 $\approx 55\sim 65$ 单位，约省 30~40% 动态功耗。

6.3 功耗真正的下限：时钟域补偿

纯延时残差 δ 的容限： $0.05\text{ ps} \rightarrow -33.3\text{ dB}$ ； $0.10\text{ ps} \rightarrow -27.3\text{ dB}$ ； 0.12 ps 为 -25 dB 临界。若 DAC 采样时钟路径具备每通道相位插值器（PI）， $\text{LSB} \leq 0.2\text{ ps}$ （取整后残差 $\leq 0.1\text{ ps}$ ）即可把 0.35 ps 完全在时钟域补偿：每样本数字功耗严格为零。约束：PI 附加抖动 $\ll 0.1\text{ ps RMS}$ ，且需每通道独立时钟微调。

6.4 功耗视角的方案排序

优先级	方案	每样本数字代价	条件
①	DAC 时钟 PI（模拟）	0	硬件具备 $\sim 0.2\text{ ps}$ 步进每通道时钟微调
②	全移位数字结构（6.2 + 6.1）	0 乘法器，约 10 个窄加法器	数字方案中功耗最优
③	第三轮方案 B + 截位	1 个小乘法器	不加移位网络时的最小改动

7 最终硬件实现方案 ($|\text{skew}| \leq 0.35\text{ ps}$)

按 6.2 方案落地，主通路假设 s8（8 bit 有符号， $\text{LSB} = \text{FS}/128$ ）。整条定点链经逐节点 bit-exact 仿真：最坏 $\text{MSE} = -28.35\text{ dB}$ ($\beta=0.125$ ， $\mu=-0.086$)，余量 3.3 dB。




图 3 最终方案框图（单条并行 lane）。黄色为固定硬件（纯移位加），绿色为静态可配置的 5:1 mux 选择，紫色虚线框为软件域（仅校准时运行）。

节点	格式	LSB 权重	范围	说明
$x[n]$ / 延时线	s8 × 7	FS/128	±FS	主通路，6 级寄存器
截位 x_t	s5 × 6	FS/16	±FS	外侧 6 抽头丢 3 个 LSB
$d_{1..3}$	s6	FS/16	±2FS	3 个窄减法器
v	s8	FS/32	±3.375FS	硬连线移位加
t_A, t_B	s6	FS/128	±0.21FS	5:1 mux 输出，对齐主通路
$c = \mu \cdot v$	s7	FS/128	±0.32FS	静态加/减合并
$y[n]$	s8	FS/128	±FS	s9 求和后舍入 + 饱和
μ 寄存器 / 配置	8 bit / 8 bit	1/256 / -	码 ≤24	固件写入，双缓冲切换

并行化说明：结构内只有 ±3 采样内的静态引用、无反馈，在 64/128 路并行 DSP 中逐路复制即可，延时线体现为跨 lane 静态布线，全部配置寄存器全局共享一份；静态选择线不翻转的功耗优势在并行化后同样成立。

8 第五轮：范围扩展到 $|\text{skew}| \leq 1 \text{ ps}$

8.1 为什么必须升二阶

μ 最大 0.266 时，偶次误差项 $\cos(\omega\mu) - 1 \approx -(\omega\mu)^2/2$ 在带边缘达 -0.33，一阶结构仅 -18 dB。补一条对称的二阶支路后：

$$\begin{aligned}
 v_1 &= \sum_k a_k \cdot (x[n-k] - x[n+k]), k = 1..6 \quad (\text{反对称}) \\
 v_2 &= b_0 \cdot x[n] + \sum_k b_k \cdot (x[n-k] + x[n+k]), k = 1..2 \quad (\text{对称}) \\
 y &= x + s_1 \cdot v_1 + s_2 \cdot v_2, s_1 \approx \mu, s_2 \approx \mu^2
 \end{aligned}$$

二阶支路很便宜： $K_2 = 2$ 即饱和（二阶项 $\propto \mu^2$ 本身小，其误差再被衰减约 11 dB）。 s_1 、 s_2 仍为准静态标量，各用 ≤2 项 SPT 移位实现——零乘法器结构在 1 ps 下依然成立。

配置（逐步叠加约束）	最坏 MSE
K1=6, K2=2，浮点标量	-27.8 dB
+ s_1/s_2 各 ≤2 项 SPT	-27.8 dB（无损）
+ 移位窗口收紧（ s_1 用 7:1、 s_2 用 6:1 mux）	-27.2 dB
+ d_k 截到 6 bit（比 0.35 ps 版紧一位）	-27.2 dB，余量 2.2 dB

8.2 子滤波器系数（CSD 分解 = 精确分数，回环验证零损失）

系数	CSD 分解	精确值	系数	CSD 分解	精确值
a_1	$1 \cdot 2^{-4} + 2^{-6}$	61/64	a_2	$-2^{-1} + 2^{-4}$	-7/16
a_3	$2^{-2} + 2^{-6}$	17/64	a_4	$-2^{-2} + 2^{-4} + 2^{-7}$	-23/128
a_5	$2^{-3} \cdot 2^{-8}$	31/256	a_6	$-2^{-4} \cdot 2^{-6} \cdot 2^{-9}$	-41/512
b_0	$-1 \cdot 2^{-1} \cdot 2^{-5}$	-49/32	b_1	$1 \cdot 2^{-3} + 2^{-5}$	29/32
b_2	$-2^{-2} + 2^{-4} + 2^{-6}$	-11/64			

8.3 两种实现的对照

	传统二阶 Farrow (Horner)	零乘法器 SPT 版
可编程元素	2 个真乘法器 (同一 μ)	4 个静态移位 mux (7:1×2 + 6:1×2)
固件工作	只写 μ (最简)	算 μ^2 + 查 SPT 表 + 写 2 组码
面积	更省	略大 (多 4 套移位网络)
功耗	较高 (部分积每样本翻转)	更低 (选择线静止)
最坏 MSE	-27.2 dB	-27.2 dB

两版子滤波器 (a、b 系数) 完全相同, 可做成同一 RTL 的两个例化选项。传统 Farrow 的框图如下:




图 4 传统二阶 Farrow (Horner 形式, 2 个可编程乘法器), v_1/v_2 的 CSD 系数已展开为精确分数。

9 方案选型总表

skew 范围	优化目标	推荐方案	代价	最坏 MSE
0.35 ps 固定	复杂度	2 对反对称 + CSD (第 3 章)	0 乘 / 8 加	-26.3 dB
±0.35 ps 可调	面积	方案 B : 1 乘法器 (第 5 章)	1 乘 / 7 加	-28.9 dB
±0.35 ps 可调	功耗	SPT 移位版 (第 6~7 章)	0 乘 / ~10 加 / 2 mux	-28.4 dB
±1 ps 可调	面积/固件最简	传统二阶 Farrow (8.3)	2 乘 / ~23 加	-27.2 dB
±1 ps 可调	功耗	二阶 SPT 版 (8.1)	0 乘 / ~30 加 / 4 mux	-27.2 dB
任意 (含 >1 ps)	-	整数延时线 + 三阶 Farrow (第 4 章)	3 乘	-26.9 dB
任意	功耗极限	DAC 时钟 PI (6.3)	数字侧为 0	受 PI 步进/抖动限制

通用规律：范围每扩一档（0.35 ps → 1 ps → 1.88 ps），Farrow 阶数加一、一阶支路抽头对数约翻倍；而“标量准静态 → SPT 移位化”的零乘法器思路对每一档都成立。

10 交付物与复现指南

文件	内容
REPORT.md	五轮完整技术报告（本文档的底稿）
sim_skew_precomp.py	信号生成、理想延时基准、通用候选算法扫描、量化与鲁棒性
sim_structured.py	反对称结构化设计（第一轮核心）
sim_csd.py	量化感知 CSD 搜索（零乘法器固定方案）
sim_farrow.py	奇偶约束 Farrow 分档设计 + 可编程 FIR 基线（第二轮）
sim_final.py	±0.35 ps 冻结设计（系数硬编码）独立验证（第三轮）
sim_power.py	截位 / SPT 折算 / 时钟域容限三项功耗分析（第四轮）
sim_mux.py	因式分解结构与 mux 挡位窗口验证（第四轮 b）
sim_fixedpoint.py	最终方案 bit-exact 定点链验证（-28.35 dB）
sim_1ps.py	1 ps 二阶扩展设计与验证（第五轮）
make_figures.py / make_fig_tunable.py	图 1 / 图 2
make_blockdiagram.py / make_blockdiagram_farrow.py	图 3 / 图 4

环境：Python 3 + numpy / scipy / matplotlib。全部结论可由上述脚本独立复现；关键设计均在独立随机种子数据上验证，定点方案另有 bit-exact 仿真。

11 后续工作建议

- ① 端到端验证：在完整发射链（DAC sinc、驱动器带宽、眼图/BER）中确认 -25 dB 指标的充分性与余量分配；
- ② 并行化实现：64/128 路展开的跨 lane 布线与时序收敛，配置双缓冲的换页时序；
- ③ 与 DAC sinc 补偿/预加重的联合定点优化；
- ④ 若采用时钟域方案，需评估 PI 的抖动传递与每通道独立性；
- ⑤ 校准环路对接：μ 码的来源（片上误差检测或出厂标定）与更新协议。