
实践教学

兰州理工大学

计算机与通信学院

2021 年春季学期

计算机组成原理课程设计

题 目： 模型机设计-3

专业班级：

姓 名：

学 号：

指导教师： 谢鹏寿

成 绩：

前 言

计算机组成原理课程是计算机系很重要的一门专业基础课，从这门课的内容特点看，它属于工程性、技术性和实践性都很强的一门课，因此，在进行课堂教学的同时，必须对实验教学环节给予足够的重视，要有良好的实验环境，能进行反应主要教学内容的、水平确实比较高的实验项目，在深化计算机各功能部件实验的同时，加强对计算机整机硬件系统组成与运行原理有关内容的实验；在教学实验的整个过程中，坚持以硬件知识为主的同时，加深对计算机整机系统中软硬件的联系与配合的认识。目前，有些单位和院校都研制出一些用于计算机组成原理课程教学实验的系统或装置，也各具特色但基本上都是相对孤立的功能部件的实验，整机硬件方面的实验很难胜任，更不能对计算机系统中硬软件的联系和配合的学习提供足够的帮助。而 DVCC 系列实验计算机系统就是专为计算机组成原理课的授课和教学实验而研制的。

DVCC 系列计算机组成原理实验系统作为较高层次、专用于计算机原理课程教学实验的实验计算机系统具有良好的实验性能和系统的完整性以及可扩展性。

良好的实验性体现在 DVCC系列机能很好地完成计算机硬件系统各功能部件的教学实验，它包括运算器部件、控制器部件、主存储器部件、总线和几种最重要的外设接口实验，包括中断、定时计数器、输入/输出接口等；计算机的 CPU 自行设计与实现，配有小的监控程序，有自己的汇编语言的支持。在相应软件的配合下，将各功能部件有机的结合起来，完成计算机整机的实验。

系统的完整性体现在 DVCC系列机与学生常见到的简单计算机大体相同，其主要组成与运行方式和PC机差不多，该系列机是一台硬软件相对完整、配置巧妙合理的完整的计算机系统，通过它能体现出重要教学内容、能完成主要教学实验项目。

目 录

摘 要	3
第 1 章 模型机设计概述	4
1.1 设计目的	4
1.2 设计任务	4
1.3 设计原理	4
1.4 实验设备与器材	5
第 2 章 模型机总体设计	6
2.1 模型机的逻辑结构	6
2.1.1 运算器	6
2.1.2 存储系统	7
2.1.3 控制器系统	8
2.1.4 指令系统	8
2.1.5 微程序控制器	12
2.1.6 输入输出模块	13
2.2 模型机的数据通路	13
第 3 章 详细设计	15
3.1 存储器的原理:	15
3.2 存储容量的扩展	17
3.3 电路设计	18
第 4 章 微程序的设计与实现	19
4.1 微程序设计流程	19
4.2 微指令格式设计	20
4.3 二进制微代码表设计	22
第 5 章 系统调试及运行报告	25
5.1 调试环境搭建	25
5.1.1 DVCC 实验箱连线	25
5.1.2 联机读/写	25
5.2 解决调试中的问题	27
5.3 指令执行过程	27
设计总结	29
参考文献	30
致 谢	31

摘 要

本系统采用 DVCC 计算机组成原理教学实验系统搭建电路图，从而在实验箱上实现一指令系统。该系统在基本模型机的基础上改进并实现 **IN,OUT, CLR, STA,LDA,JMP, HLT** 等 7 条指令的功能。

关键词：计算机组成原理；微指令；机器指令；基本模型机

第1章 模型机设计概述

1.1 设计目的

通过对一个简单计算机的设计，以达到对计算机的基本组成、部件的功能与设计、微程序控制器的设计、微指令和微程序的编制与调试等过程有更深入的了解，加深对理论课程的理解。通过模型机的设计和调试，连贯运用计算机组成原理课程学到的知识，建立计算机整机概念，加深计算机时间和空间概念的理解。

1.2 设计任务

以教学实验用模型机为背景，通过调研、分析现有的模型机，建立带有带 8 位自增、自减指令的整机模型。

1.3 设计原理

本系统使用两种外部设备，一种是二进制代码开关(DATA UNIT)，它作为输入设备；另一种是发光二极管(BUS UNIT 上的一组发光二极管)，它作为输出设备。例如：输入时，二进制开关数据直接经过三态门送到总线上，只要开关状态不变，输入的信息也不变。输出时，将输出数据送到数据总线 BUS 上，驱动发光二极管显示。

其中 IN 为单字长(8 位)，其余为双字长指令，xxxxxxx 为 addr 对应的二进制地址码。

微控器读取一条机器指令后，将通过如下的逻辑电路，对 SE1~SE5 中的某一位或者几位激活，从而实现机器指令与微程序的对应。当然，该逻辑电路还能接收外部控制输入 SWA、SWB，内部状态输出 FC、FZ 等信号，并对这些信号给出相应的输出。

为了向 RAM 中装入程序和数据，检查写入是否正确，并能启动程序执行，还必须设计三个控制台操作程序。

存储器读操作(KRD)：拨动总清开关 CLR 后，控制台开关 SWB、SWA 为“0 0”时，按 START 微动开关，可对 RAM 连续手动读操作。

存储器写操作(KWE)：拨动总清开关 CLR 后，控制台开关 SWB、SWA 为“0 1”时，按 START 微动开关，可对 RAM 连续手动写入。

启动程序：拨动总清开关 CLR 后，控制台开关 SWB、SWA 为“1 1”时，按 START 微动开

关，即可转入到第 01 号“取指”微指令，启动程序运行。

上述三条控制台指令用两个开关 SWB、SWA 的状态来设置，得 SWB、SWA 定义表，如表 2 所示。

表 1.1 SWB、SWA 定义表

SWB	SWA	控制台指令
0	0	读内存 (KRD)
0	1	写内存 (KWE)
1	1	启动程序 (RP)

1.4 实验设备与器材

DVCC 试验箱，741S181 四位算术逻辑单元/函数发生器，暂存器 74LS273，输出缓冲/显示驱动 74LS245，移位寄存器 74LS299，4 位二进制计数器 74LS161，E²PROM 2816 芯片，6264。

第2章模型机总体设计

2.1 模型机的逻辑结构

运算器模块主要由运算器 74LS181、暂存器 74LS273、输出缓冲器 74LS245 以及进位控制和判零标志控制电路等构成。移位寄存器采用 74LS299，它具有并行接数、逻辑左移、逻辑右移、保持等功能，具体由 S0、S1、M、DS0、DS7 决定。T4 是它的工作脉冲，正跳变有效。寄存器堆模块为实验计算机提供了 4 个 8 位通用寄存器。它们用来保存操作数及其中间运算结果，它对运算器的运算速度、指令系统的设计等都有密切的关系。程序计数器 PC（8 位）由二片可预置的 4 位二进制同步计数器 74LS161 构成，它具有接数、计数、清零等功能。程序计数器的输出采用三态传输器件 74LS245。地址寄存器部分由地址寄存器和地址显示灯构成。地址寄存器采用 74LS273，它的输入直接连到系统总线 BUSD0~D7 上，输出直接接到程序存储器 6264 的地址输入端 AD0~AD7，输出为三态。

指令寄存器模块中指令寄存器 74LS273 的输出部分以排针形式引出到 IJ1，部分内部已连好，构成实验计算机机时用它作为指令译码电路的输入，实现程序跳转控制。微程序控制器模块主要由微程序编程器、核心微控制器两部分组成。

微程序编程器就是将预先定义好的机器码对应的微代码程序写入到 E²ROM 2816 控制存储器中，并可以对控制存储器中的数据进行校验。本系统具有本机现场直接编程功能，且由于选用 E²ROM 2816 芯片为控制存储器，因此，具有掉电保护功能。主存储器单元电路主要用于存放实验中的机器指令，它的数据总线挂在扩展数据总线 EXD0~EXD7 上；它的地址总线由地址寄存器单元电路中的地址寄存器 74LS273 给出，地址值由 8 个 LED 灯 LAD0~LAD7 显示，高电平亮，低电平灭；它的读信号直接接地；它的写信号和片选信号由写入方式确定。

2.1.1 运算器

运算器模块主要由运算器 U31、U32（74LS181）、暂存器 U29、U30（74LS273）、输出缓冲器 U33（74LS245）以及进位控制和判零标志控制电路等构成。16 位运算器电路是 8 位电路的一倍。

下面以 8 位机为例说明运算器模块的工作原理：该模块中算术运算是由 2 片 74LS181（U31、

U32) 构成,它是运算器的核心。它可以对两个8位的二进制数进行多种算术或逻辑运算,具体由74LS181的功能控制条件M、CN、S3、S2、S1、S0来决定。两个参加运算的数分别来自于暂存器U29和U30,运算结果直接输出到输出缓冲器U33,由输出缓冲器发送到系统的数据总线上,以便进行移位操作或参加下一次运算。

暂存器U29和U30采用8位锁存器74LS273。

输出缓冲器U33采用三态传输器件74LS245,由ALUB[~]信号来控制,ALUB[~]为“0”电平时,U33开通,由于U33的方向控制DIR接高电平,因此,U33的数据由A到B,此时其输出B0~B7等于其输入A0~A7;当ALUB[~]为“1”电平时,U33不通,其输出呈高阻。

进位控制和判零标志电路如图1—5所示,图中的电路集成在大规模可编程器件中(U50)。299B[~]为移为寄存器U34的允许输出信号,AR为算术运算时是否影响进位及判零标志控制位,低电平有效。ZID是ALU结果为零标志信号,由ALU输出的8位数据输入到U50中,经8输入或非门产生。再看判零电路,ALU在算术运算时,M=0,且移位寄存器不在工作,则299B[~]=1,影响判零电路的控制位AR=0,因此UN3A输出脚3为“1”电平,当时钟脉冲T4正跳时,UN5A的时钟CLK电平产生正跳,此时,ZID状态被存入触发器74LS74(UN5A),触发器的输出QZI就是ALU结果的零标志位。QZI为“0”,表示ALU结果不为零,相应的指示灯ZI灭;QZI为“1”,表示ALU结果为零,相应的指示灯ZI点亮。

进位输入信号来自于两个方面:其一对运算器 74LS181(U31、U32)的进位输出/CN+4进行倒相所得 CN4(UN4E 的输入 11 脚);其二由移位寄存器 74LS299(U34)的选择参数 S0、S1、AQ0、AQ7。

2.1.2 存储系统

(1)存储器相关知识:功能:存储信息。组成(主存储器):见图 3-2 存储器原理图,存储体:存放信息的实体,寻址系统:对地址码译码,选择存储单元,读/写线路和数据寄存器完成读/写操作,暂存读/写数据,控制线路:产生读/写时序,控制读/写操作。

(2)CPU 与存储器的连接:地址总线为地址信号,用来指明选中的存储单元地址。数据总线为数据信号,它是微处理器送往存储器的信息或存储器送往微处理器的信息。它包括指令和数据。控制总线发出存储器读写信号,以便从 ROM、RAM 中读出指令或数据,或者向 RAM 写入数据。

(3)集成 RAM 芯片 SRAM6264 芯片介绍：常用的普通集成 RAM 芯片 SRAM6264 的封装图、电路符号及内部结构分别如图所示。图中 $\overline{CS_1}$, $\overline{CS_2}$ 是片选信号, \overline{WE} 是允许与入信号, \overline{OE} 是允许输出(即读出信号), $A_0 \sim A_{12}$ 是地址输入代码; $I/O_0 \sim I/O_7$ 是 8 位数据输出, V_{DD} 为电源电压, GND 接地, NC 悬空。RAM 的容量用“字数 \times 位数”, 6264 的存储容量为“8192 字 \times 8 位”。当存储容量不够时, 可以进行字位扩展。

(4)存储容量的扩展：存储器芯片种类繁多、容量不一样。当一片 RAM(或 ROM)不能满足存储容量位数(或字数)要求时, 需要多片存储芯片进行扩展, 形成一个容量更大、字数位数更多的存储器。扩展方法根据需要有位扩展、字扩展和字位同时扩展 3 种：a. 位扩展 b. 字扩展 c. 字、位同时扩展。

2.1.3 控制器的设计

控制器由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成, 它是发布命令的“决策机构”, 即完成协调和指挥整个计算机系统的操作。

控制器的主要功能有：从内存中取出一条指令, 并指出下一条指令在内存中的位置; 对指令进行译码或测试, 并产生相应的操作控制信号, 以便启动规定的动作。比如一次内存的读/写操作, 一个算术逻辑运算操作, 或一个输入/输出操作; 指挥并控制 cpu、内存和输入/输出, 设备之间数据流动的方向。

各部件的功能分别为：

- (1) 程序计数器：程序计数器用来保存下一条指令的地址。
- (2) 指令寄存器：指令寄存器用来保存当前正在执行的一条指令。
- (3) 指令译码器：对指令进行译码或测试, 并产生相应的操作控制信号。
- (4) 时序产生器：时序产生器的作用, 就是对各种操作实施时间上的控制。
- (5) 操作控制器：根据指令操作码和时序信号, 产生各种操作控制信号, 以便正确地建立数据通路, 从而完成取指令和执行指令的控制。

2.1.4 指令系统

指令格式及功能

由于本模型机机器字只有 8 位二进制长度, 故使用单字长指令和双字长指令。

(1) LDA M,RD,D

格式 D7 ~ D4 D3 D2 D1 D0

0 0 0 0	M	RD
D		

功能: $RD \leftarrow M(D)$

(2) STA M,RD,D

格式 D7 ~ D4 D3 D2 D1 D0

0 0 0 1	M	RD
D		

功能: $M(D) \leftarrow (RD)$

(3) ADD RS, RD

格式 D7 ~ D4 D3 D2 D1 D0

1 0 0 0	RS	RD
---------	----	----

功能: $RS \leftarrow (RS) + (RD)$

(4) SUB RS, RD

格式 D7 ~ D4 D3D2 D1 D0

1 0 1 0	RS	RD
---------	----	----

功能: $RS \leftarrow (RS) - (RD)$

(5) JMP M,D

格式 D7 ~ ~ D4 D3 D2 D1 D0

0 0 1 0	M	
D		

功能: $PC \leftarrow M(D)$

当 CY=1 时

(6) BZC M,D

格式 D7 ~ D4 D3 D2 D1 D0

0 0 1 1	M	
D		

功能: $PC \leftarrow M(D)$

(7) IN ADDR, RD

格式 D7 ~ D4 D3 D2 D1 D0

0	1	0	0	0	1	RD
---	---	---	---	---	---	----

功能: $RD \leftarrow ADDR$

(8) OUT ADDR, RD

格式 D7 ~ D4 D3 D2 D1 D0

0	1	0	1	1	0	RD
---	---	---	---	---	---	----

功能: $ADDR \leftarrow RD$

(9) CLR RD

格式 D7 ~ D4 D3 D2 D1 D0

0	1	1	0	0	0	RD
---	---	---	---	---	---	----

功能: $RD \leftarrow 0$

(10) ADC RS, RD

格式 D7 ~ D4 D3 D2 D1 D0

1	0	0	1	RS	RD
---	---	---	---	----	----

功能: $RS \leftarrow RS + RD + CY$

(11) MOVE RS, RD

格式 D7 ~ D4 D3 D2 D1 D0

0	1	1	1	RS	RD
---	---	---	---	----	----

功能: $RD \leftarrow RS$

(12) SBC RS, RD

格式 D7 ~ D4 D3 D2 D1 D0

1	0	1	1	RS	RD
---	---	---	---	----	----

功能: $RD \leftarrow RS - RD - CY$

(13) INC RD

格式 D7 ~ D4 D3 D2 D1 D0

1	1	0	0		RD
---	---	---	---	--	----

功能: $RD \leftarrow RD+1$

(14) DEC RD

格式 D7 ~ D4 D3 D2 D1 D0

1	1	0	1		RD
---	---	---	---	--	----

功能: $RD \leftarrow RD-1$

微指令格式:

2	2	2	2	2	1	1	17	1	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
4	3	2	1	0	9	8		6															
S	S	S	S	M	C	W	A9	A	A			B			C			uA	uA	uA	uA	uA	uA
3	2	1	0		n	E		8										5	4	3	2	1	0

A 字段

15	14	13	选择
0	0	0	
0	0	1	LDRi
0	1	0	LDDR 1
0	1	1	LDDR 2
1	0	0	LDIR
1	0	1	LOAD
1	1	0	LDAR

B 字段

12	11	10	选择
0	0	0	
0	0	1	RS-B
0	1	0	RD-B
0	1	1	RI-B
1	0	0	299-B
1	0	1	ALU-B
1	1	0	PC-B

C 字段

9	8	7	选择
0	0	0	
0	0	1	P(1)
0	1	0	P(2)
0	1	1	P(3)
1	0	0	P(4)
1	0	1	AR
1	1	0	LDPC

2.1.5 微程序控制器

1. 微程序控制器的原理:

1) . 微程序控制的基本思想:

就是仿照通常解题程序的方法，把操作控制信号编制成所谓的“微指令”，存放到只读存储器里。当机器运行时一条有一条的读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。

2) . 基本组成:控制存储器，微指令寄存器，微地址寄存器，地址转移逻辑

框图如下:

图 2.4 微程序控制器原理框图

a. 控制存储器(CM):

控制存储器用来存放实现全部指令系统的微程序，它是一种只读存储器。一旦微程序固化，机器运行时则只读不写。其工作过程是：每读出一条微指令，则执行这条微指令；接着又读出下一条微指令，又执行这一条微指令……。读出一条微指令并执行微指令的时间总和称为一个微指令周期。通常，在串行方式的微程序控制器中，微指令周期就是只读存储器的工作周期。控制存储器的字长就是微指令字的长度，其存储容量视机器指令系统而定，即取决于微程序的数量。对控制存储器的要求是速度快，读出周期要短。微指令寄存器:存放当前由控制存储器读出的一条微指令信息，分为微地址寄存器和微命令寄存器两个部分。其中微地址寄存器决定将要访问的下一条微指令的地址，微命令寄存器则保存一条微指令的操作控制字段和判别测试字段(P)的信息

b. 微指令寄存器：

存放当前由控制存储器读出的一条微指令信息，分为微地址寄存器和微命令寄存器两个部分。其中微地址寄存器决定将要访问的下一条微指令的地址，微命令寄存器则保存一条微指令的操作控制字段和判别测试字段(P)的信息。

c. 地址转移逻辑：

在一般情况下，微指令由控制存储器读出后直接给出下一条微指令的地址，通常我们简称微地址，这个微地址信息就存放在微地址寄存器中。如果微程序不出现分支，那么下一条微指令的地址就直接由微地址寄存器给出。当微程序出现分支时，意味着微程序出现条件转移。在这种情况下，通过判别测试字段P和执行部件的“状态条件”反馈信息，去修改微地址寄存器的内容，并按改好的内容去读下一条微指令。地址转移逻辑就承担自动完成修改微地址的任务。

3) . 微程序控制器的工作过程： 开始运行程序时

① CPU 自动将取指令的微程序入口地址送入 uAR ， 启动控制存储器进行读操作, 将微指令送入 uIR 。

② 指令的操作码部分经译码器产生一组微命令，送到有关部件控制完成一组微操作。

③ 由微地址产生逻辑或微指令的下字址给出下一条微指令的地址。再按取微指令，执行微指令的过程重复。

2.1.6 输入输出模块

输入系统模块中用 8 个拨动开关作为输入设备，通过总线驱动器 74LS245 (U51) 输出到系统的扩展数据总线 EXD0~EXD7 上，输入的数据显示在 LD0~LD7 八个 LED 上，高电平亮，低电平灭。输出设备单元设置两个七段数码管，用于显示需要输出的数据。七段数码管的译码电路由两片 GAL16V8 (U53、U54) 组成。

2.2 模型机的数据通路

本次课设所能实现的功能 将由微程序控制自动产生各部件单元控制信号，实现特定指令的功能。这里，实验计算机数据通路的控制将由微程序控制器来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期全部由微指令组成的序列来完

成，即一条机器指令对应一个微程序。

实验系统的数据通路图，如图 2.5 所示。




图 2.5 复杂模型机数据通路框图

注意：

- ① 片选信号 CE=0 为有效电平，CE=1 为无效电平。
- ② WE=1 为写入，WE=0 为读出。
- ③ LOAR 和 LDPC 同时为“1”时，可将总线上的数据装入到 PC 中，LDPC 为“1”，同时 LOAR 为“0”时，将 PC 中的内容加 1。
- ④ M=0 为算术运算，M=1 为逻辑运算。
- ⑤ CN=0 表示运算开始时低位有进位，否则低位无进位。

图 1 中包括运算器、存储器、微控器、输入设备、输出设备以及寄存器。这些部件的动作控制信号都有微控器根据微指令产生。需要特别说明的是由机器指令构成的程序存放在存储器中，而每条机器指令对应的微程序存储在微控器中的存储器中。

第3章详细设计

3.1 存储器的原理：

(1) 存储器相关知识

功能:存储信息。

组成(主存储器): 见图 3.1 存储器原理图

存储体: 存放信息的实体。

寻址系统: 对地址码译码, 选择存储单元。

读/写线路和数据寄存器: 完成读/写操作, 暂存读/写数据。

控制线路: 产生读/写时序, 控制读/写操作。

(2) 存储器原理图如图 3.1 所示。




图 3.1 存储器原理图

(3) CPU 与存储器的连接原理图如图 3.2 所示。




图 3.2 CPU 与存储器的连接原理图

地址总线为地址信号，用来指明选中的存储单元地址。

数据总线为数据信号，它是微处理器送往存储器的信息或存储器送往微处理器的信息。

它包括指令和数据。

控制总线发出存储器读写信号，以便从 ROM、RAM 中读出指令或数据，或者向 RAM 写入数据。

①把输入信息存储到由地址信号和控制信号指定的存储单元中。

②根据控制信号的读出要求，把存储在指定存储单元中的数据读出来。

(4)集成 RAM 芯片 SRAM6264 芯片介绍

常用的普通集成 RAM 芯片 SRAM6264 的封装图、电路符号及内部结构分别如图所示。图中 $\overline{CS_1}$ ， $\overline{CS_2}$ 是片选信号， \overline{WE} 是允许与入信号， \overline{OE} 是允许输出（即读出信号）， $A_0 \sim A_{12}$ 是地址输入代码； $I/O_0 \sim I/O_7$ 是 8 位数据输出， V_{DD} 为电源电压，GND 接地，NC 悬空。

RAM 的容量用“字数×位数”，6264 的存储容量为“8192 字×8 位”。当存储容量不够时，可以进行字位扩展。

工作方式	I/O		输入		
	DI	DO	\overline{OE}	\overline{WE}	\overline{CS}
非选择	X	HIGH-Z	X	X	H
读出	HIGH-Z	DO	L	H	L
写入	DI	HIGH-Z	H	L	L
写入	DI	HIGH-Z	L	L	L
选择	X	HIGH-Z	H	L	L

表3.3 存储器组成表

3.2 存储容量的扩展

存储器芯片种类繁多、容量不一样。当一片 RAM(或 ROM)不能满足存储容量位数(或字数)要求时,需要多片存储芯片进行扩展,形成一个容量更大、字数位数更多的存储器。扩展方法根据需要有位扩展、字扩展和字位同时扩展 3 种。

(1) 位扩展

若一个存储器的字数用一片集成芯片已经够用,而位数不够用,则用“位扩展”方式将多片该型号集成芯片连接成满足要求的存储器。扩展的方法是将多片同型号的存储器芯片的地址线、读/写控制线(R/\overline{W})和片选信号 \overline{CS} 相应连在一起,而将其数据线分别引出接到存储器的数据总线上。

(2) 字扩展

若每一片存储器的数据位数够而字线数不够时,则需要采用“字线扩展”的方式将多片该种集成芯片连接成满足要求的存储器。扩展的方法是将各个芯片的数据线、地址线和读写(R/\overline{W})控制线分别接在一起,而将片选信号线(\overline{CS})单独连接。

(3) 字、位同时扩展

在很多情况下,要组成的存储器比现有的存储芯片的字数、位数都多,需要字位同时进行扩展。扩展时可以先计算出所需芯片的总数及片内地址线、数据线的条数,再用前面介绍

的方法进行扩展，先进行位扩展，再进行字扩展。

3.3 电路设计

用 $8K \times 8$ 位的 RAM6264 集成芯片若干片，构成一个 $32k \times 16$ 位的 RAM 需要 RAM6264 的片数 $= 32k \times 16 \text{ 位} / (8k \times 8 \text{ 位}) = 8(\text{片})$ 因为芯片 6264 的容量 8192×8 位, 表明片内字数 $8192 = 2^{13}$, 所以地址线有 13 条, 即 $(A_0 \sim A_{12})$, 每字 8 位, 数据线有 8 条 $(D_0 \sim D_7)$ 。而存储容量为 $32K \times 16$ 位的 RAM, 即字数 $32K = 2^{15}$, 所以地址线有 15 条, 即 $(A_0 \sim A_{14})$, 每字 16 位, 数据线有 16 条 $(D_0 \sim D_{15})$ 。

$32k \times 16$ 位的 SRAM 的逻辑图具体连接方法如图 3.4 所示。





图 3.4 $32k \times 16$ 位的 SRAM 的逻辑图

第4章 微程序的设计与实现

4.1 微程序设计流程



微程序流程图




图 4.1 微程序流程图

4.2 微指令格式设计

微指令格式：

S3	S2	S1	S0	M	CN	WE	B1	B0	A	B	C	uA5	uA4	uA3	uA2	uA1	uA0
----	----	----	----	---	----	----	----	----	---	---	---	-----	-----	-----	-----	-----	-----

S3, S2, S1, S0, M, Cn:

为运算器74LS181芯片的控制信号。

WE : 为W/R信号对RAM和OUT进行写操作, 高电平为写有效。

B1, B0 : 为对外部设备 (RAM, OUTPUT, INPUT) 地址进行译码, B1B0=00时, INPUT (即SWB) 选中; B1B0=01时, RAM (即CE) 选中; B1B0=10时, OUTPUT (即LEDB) 选中, B1B0=11时, 外部设备都不选中。

表 4.2 A 字段

15	14	13	选择
0	0	0	
0	0	1	LDRi

(续)

15	14	13	选择
0	1	0	LDDR1
0	1	1	LDDR2
1	0	0	LDIR
1	0	1	LOAD
1	1	0	LDAR

LDRi: 寄存器输入选中, 具体选择同指令寄存器 (IR) 的最低2位 (I1, I0) 配合, 当 I1, I0=00时为输入到R0寄存器; I1, I0=01时为R1; I1, I0=10时为R2。

LDDR1: 暂存器DR1选中。

LDDR2: 暂存器DR2选中。

LDIR: 指令寄存器IR选中。

LOAD: 总线数据直接装载到PC计数器。

LDAR: 地址寄存器 AR 选中。

表 4.3 B 字段

12	11	10	选择
0	0	0	
0	0	1	RS-B
0	1	0	RD-B
0	1	1	RI-B
1	0	0	299-B
1	0	1	ALU
1	1	0	PC-B

RS-B: 为源寄存器输出选中。具体选择同指令寄存器 (IR) 的3, 4位 (I3, I2) 配合, 当I3, I2=00时为输入到R0寄存器; I3, I2=01时为R1; I3, I2=10时为R2。

RD-B: 为目的寄存器输出选中。具体选择同指令寄存器 (IR) 的最低2位 (I1, I0) 配合, 当I1, I0=00时为输入到R0寄存器; I1, I0=01时为R1; I1, I0=10时为R2。

RI-B: 为变址寄存器选中。本机定固定为R2。

299-B: 移位寄存器输出选中。

ALU-B: 逻辑运算单元结果输出。

PC-B : PC计数器输出。

表 4.4 C 字段

9	8	7	选择
0	0	0	
0	0	1	P(1)
0	1	0	P(2)
0	1	1	P(3)
1	0	0	P(4)
1	0	1	AR
1	1	0	LDA R

4.3 二进制微代码表设计

图 4.5 微指令代码表

微地址	S3	S2	S1	S0	M	CN	WE	B1	B0	A	B	C	UA5...UA0	十六进制
00	0	0	0	0	0	1	0	1	1	0 0 0	0 0 0	1 0 0	0 1 0 1 1 1	178105
01	0	0	0	0	0	1	0	1	1	1 1 0	1 1 0	1 1 0	0 0 0 0 1 0	82ED05
02	0	0	0	0	0	1	0	0	1	1 0 0	0 0 0	0 0 1	0 0 0 0 1 1	43C004
03	0	0	0	0	0	1	0	0	0	0 0 1	0 0 0	0 0 0	0 0 0 0 0 1	011004
04	0	0	0	0	0	1	0	1	1	1 1 0	1 1 0	1 1 0	0 0 1 1 0 1	8DED05
05	0	0	0	0	0	0	0	1	1	0 0 1	0 1 0	0 0 0	0 0 0 0 0 1	019401
06	0	0	1	1	0	0	0	1	1	0 0 1	0 1 0	0 0 0	0 0 0 0 0 1	019431
07	0	0	0	0	0	1	0	1	1	1 1 0	1 1 0	1 1 0	0 0 1 1 1 0	8EED05
08	0	0	0	0	0	1	0	1	1	1 1 0	1 1 0	1 1 0	0 0 1 1 1 1	8FED05
09	0	0	0	0	0	1	0	1	1	0 1 0	0 0 1	0 0 0	0 1 0 0 0 0	10A205
0A	0	0	0	0	0	1	0	1	1	0 1 0	0 0 1	0 0 0	0 1 0 0 0 1	11A205
0B	0	0	0	0	0	1	0	1	1	1 1 0	1 1 0	1 1 0	0 1 0 0 1 0	92ED05
0C	0	0	0	0	0	1	0	1	1	0 0 0	0 0 0	0 0 0	0 0 0 0 0 1	018005
0D	0	0	0	0	0	1	0	0	1	1 1 0	0 0 0	0 0 0	0 1 0 0 1 1	13E004
0E	0	0	0	0	0	1	0	0	1	1 1 0	0 0 0	0 0 0	0 1 0 0 1 0	12E004
0F	0	0	0	0	0	1	0	0	1	1 1 0	0 0 0	0 0 0	0 1 1 0 0 1	19E004
10	0	0	0	0	0	1	0	1	1	0 0 1	1 0 1	0 0 0	0 0 0 0 0 1	019A05
11	0	0	0	0	0	1	0	1	1	0 0 1	1 0 1	0 0 0	0 0 0 0 0 1	019A05
12	0	0	0	0	0	1	0	0	1	1 0 1	0 0 0	1 1 0	0 0 0 0 0 1	81D104
13	0	0	0	0	0	1	1	1	1	0 1 0	0 0 0	0 0 0	0 1 1 0 1 0	1AA007
14	0	0	0	0	0	1	1	0	1	0 0 0	0 0 1	0 0 0	0 0 0 0 0 1	018206
15	0	0	0	0	0	1	1	1	1	0 1 0	0 0 0	0 0 0	0 0 0 0 0 1	01A007
16	0	0	0	0	0	1	1	1	0	0 0 0	1 0 1	0 0 0	0 0 0 0 0 1	010A07
17	0	0	0	0	0	1	0	1	1	1 1 0	1 1 0	1 1 0	0 1 1 0 0 1	99ED05
18	0	0	0	0	0	1	0	1	1	1 1 0	1 1 0	1 1 0	0 1 1 0 1 1	9BED05
19	0	0	0	0	0	1	0	0	0	0 1 0	0 0 0	0 0 0	0 1 1 1 0 0	1C2004
1A	0	0	0	0	0	1	0	1	1	0 0 0	0 0 0	0 0 0	0 0 0 0 0 1	018005
1B	0	0	0	0	0	1	0	0	1	0 1 0	0 0 0	0 0 0	0 1 1 1 0 1	1DA004

1C	0	0	0	0	0	1	1	0	1	0	0	0	1	0	1	0	0	0	0	1	0	1	1	1	178A06
1D	0	0	0	0	0	1	1	1	0	0	0	0	1	0	1	0	0	0	0	1	1	0	0	0	180A07

1>IN 指令

微地址	S3	S2	S1	S0	M	CN	WE	B1	B0	A	B	C	UA5...UA0	十六进制							
03	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	0	0	1	011004

2>OUT 指令

微地址	S3	S2	S1	S0	M	CN	WE	B1	B0	A	B	C	UA5...UA0	十六进制								
04	0	0	0	0	0	1	0	1	1	1	1	0	1	1	0	0	0	1	1	0	1	8DED05
0D	0	0	0	0	0	1	0	0	1	1	1	0	0	0	0	0	1	0	0	1	1	13E004
13	0	0	0	0	0	1	1	1	1	0	1	0	0	0	0	0	1	1	0	1	0	1AA007
16	0	0	0	0	0	1	1	1	0	0	0	0	1	0	1	0	0	0	0	0	1	010A07

3>MOV 指令

微地址	S3	S2	S1	S0	M	CN	WE	B1	B0	A	B	C	UA5...UA0	十六进制						
05	0	0	0	0	0	0	0	1	1	0	0	1	0	0	0	0	0	0	1	019401

4>CLR 指令

微地址	S3	S2	S1	S0	M	CN	WE	B1	B0	A	B	C	UA5...UA0	十六进制					
06	0	0	1	1	0	0	0	1	1	0	0	1	0	0	0	0	0	1	019431

5>STA 指令

微地址	S3	S2	S1	S0	M	CN	WE	B1	B0	A	B	C	UA5...UA0	十六进制								
07	0	0	0	0	0	1	0	1	1	1	1	0	1	1	0	0	0	1	1	1	0	8EED05
0E	0	0	0	0	0	1	0	0	1	1	1	0	0	0	0	0	1	0	0	1	0	12E004
14	0	0	0	0	0	1	1	1	1	0	0	0	0	0	1	0	0	0	0	0	1	018206

6>LDA 指令

微地址	S3	S2	S1	S0	M	CN	WE	B1	B0	A	B	C	UA5...UA0	十六进制									
08	0	0	0	0	0	1	0	1	1	1	1	0	1	1	0	0	0	1	1	1	1	8FED05	
0F	0	0	0	0	0	1	0	0	1	1	1	0	0	0	0	0	0	0	1	1	0	0	19E004
15	0	0	0	0	0	1	1	1	1	0	1	0	0	0	0	0	0	0	0	0	0	1	01A007

7>INC

微地址	S3 S2 S1 S0 M CN WE B1 B0	A	B	C	UA5...UA0	十六进制
09	0 0 0 0 0 1 0 1 1	0 1 0	0 0 1	0 0 0	0 0 1 0 0 0	10A205
10	0 0 0 0 0 1 0 1 1	0 0 1	1 0 1	0 0 0	0 0 0 0 0 1	019A05

8>DEC

微地址	S3 S2 S1 S0 M CN WE B1 B0	A	B	C	UA5...UA0	十六进制
0A	0 0 0 0 0 1 0 1 1	0 1 0	0 0 1	0 0 0	0 1 0 0 0 1	11A205
11	0 0 0 0 0 1 0 1 1	0 0 1	1 0 1	0 0 0	0 0 0 0 0 1	019A05

9>JMP 指令

微地址	S3 S2 S1 S0 M CN WE B1 B0	A	B	C	UA5...UA0	十六进制
0B	0 0 0 0 0 1 0 1 1	1 1 0	1 1 0	1 1 0	0 1 0 0 1 0	92ED05
12	0 0 0 0 0 1 0 0 1	1 0 1	0 0 0	1 1 0	0 0 0 0 0 1	81D104

10>HLT 指令

微地址	S3 S2 S1 S0 M CN WE B1 B0	A	B	C	UA5...UA0	十六进制
0C	0 0 0 0 0 1 0 1 1	0 0 0	0 0 0	0 0 0	0 0 0 0 0 1	018005

第5章 系统调试及运行报告

5.1 调试环境搭建

5.1.1 DVCC 实验箱连线

- a、跳线器 J1~J12 全部拨在右边（自动工作方式）；
- b、跳线器 J16、J18、J23、J24 全部拨在左边；
- c、跳线器 J15、J19、J25 全部拨在右边，跳线器 J13、J14 拨在左边；
- d、跳线器 J20~J22、J26、J27 连上短路片；
- e、UJ1 连 UJ2，JSE1 连 JSE2，SJ1 连 SJ2；
- f、MBUS 连 BUS2；
- g、REGBUS 连 BUS5；
- h、PCBUS 连 EXJ2；
- i、ALUBUS 连 EXJ3；
- j、ALU01 连 BUS1；
- k、EXJ1 连 BUS3；
- l、ALU02 连 BUS4；
- m、IJ1 连 IJ2。

5.1.2 联机读/写

(1) 设计基本模型机的测试用例，详细如下：

地址	内容	助记符
00	06	CLR R0
01	03	IN R1
02	04	OUT R1
03	05	MOV R1, R2
04	07	STA
05	09	INC
06	0A	DEC

07	0B	JMP
08	0C	HLT

将二进制代码表转换为联机操作时的十六进制格式文件为：

程序：

\$ P00 06

\$ P01 03

\$ P02 04

\$ P03 05

\$ P04 07

\$ P05 09

\$ P06 0A

\$ P07 0B

\$ P08 0C

微指令：

\$M00178105

\$M0182ED05

\$M0243C004

\$M03011004

\$M048DED05

\$M05019401

\$M06019431

\$M078EED05

\$M088FED05

\$M0910A205

\$M0A11A205

\$M0B92ED05

\$M0C018005

\$M0D13E004

\$M0E12E004
\$M0F19E004
\$M10019A05
\$M11019A05
\$M1281D104
\$M131AA007
\$M14018206
\$M1501A007
\$M16010A07
\$M1799ED05
\$M189BED05
\$M191C2004
\$M1A018005
\$M1B1DA004
\$M1C178A06
\$M1D180A07

用 DVCC 联机软件的装载功能将 16 进制格式文件装入实验机即可。

5.2 解决调试中的问题

- ①微程序准确录入，校验。
- ②排线的线路出问题，更换排线后得以解决。
- ③准确记录程序执行过程。

5.3 指令执行过程

通过上机实验，记录指令执行过程如下，这里我们设置输入值为 10。

INPUT (10) → BUS → R0 (10)

PC (01) → AR (00) → RAM (44)

RAM (44) → IR (44) → 微控制器

PC (02) → AR (01) → RAM (46)

RAM(46) → IR(46) → 微控制器
 INPUT(10) → BUS → R2(10)
 PC(03) → AR(02) → RAM(98)
 RAM(98) → IR(98) → 微控制器
 R2(10) → DR1(10) → ALU(10)
 R0(10) → DR2(10) → ALU(20)
 ALU(20) → R0(20)
 PC(04) → AR(03) → RAM(81)
 RAM(81) → IR(81) → 微控制器
 R0(20) → R1(20)
 PC(05) → AR(04) → RAM(F5)
 RAM(F5) → IR(F5) → 微控制器
 R1(20) → 299(20) → R1(00)
 PC(06) → AR(05) → RAM(0C)
 RAM(0C) → IR(0C) → 微控制器
 PC(07) → AR(06) → RAM(00)
 RAM(00) → DR1(00)
 RAM(00) → AR(00) → RAM(00)

设计总结

这是一个复杂模型机设计与实现的课程设计。总体上是要加深对计算机各部件的组成和工作原理的理解，掌握微程序计算机中指令和微指令的编码方法，深入理解机器指令在计算机中的运行过程。

在两周的实验中，我设计了一个复杂的模型机，该模型机包含若干条简单的计算机指令，其中包括输入、输出指令，存储器读写指令，寄存器访问指令，运算指令，程序控制指令。自行设计出了这些机器指令对应的微指令代码，并将其存放于控制存储器，并利用机器指令设计了一段简单机器指令程序。将实验设备通过串口连接计算机，通过联机软件将机器指令程序和编写的微指令程序存入主存中，并运行此段程序，通过联机软件显示和观察该段程序的运行，验证编写的指令和微指令的执行情况是否符合设计要求，并对程序运行结果的正、误分析了原因。

在实验的开始阶段问题是不不少的。首先对机器指令及微指令的的编码方法不了解，对计算机各部件的组成和工作原理也不是很理解，通过大家对实验指导书上的例程的研究学习和相互探讨，逐渐理解了计算机各部件的组成和工作原理，掌握的机器指令和微指令的编码方法，最终正确的实现了课程设计要求的内容。

参考文献

- [1] 白中英. 计算机组成原理. 科学出版社, 2006. 8
- [2] 白中英. 计算机组成原理题解、题库、实验. 科学出版社, 2006. 8
- [3] 王爱英. 计算机组成与结构, 清华大学出版社, 1999
- [4] 王诚 . 计算机组成与结构, 清华大学出版社, 1999 清华大学出版社, 1999
- [5] 唐朔飞. 计算机组成原理, 高等教育出版社, 1993
- [6] 胡越明. 计算机组成与系统结构. 电子工业出版社, 2006. 2.
- [7] William Stallings. 计算机组织与结构-性能设计 (第四版) (影印版). 高等教育出版社, 2001. 8.

致 谢

首先感谢我的指导老师谢鹏寿老师，在课程设计过程中提出了建议性和指导性的方案和架构，并指引我阅读相关的资料和书籍，使我在涉及课程设计的领域中仍能迅速掌握新的技术。

其次还要感谢我的组成原理的实验老师姚斌老师在以前的基础实验课的教学中为我打下良好的基础，以及在这次课设中在方案的选择以及调试试验都给了我很多建议，这是我这次课程设计能够顺利完成的前提。

最后还要感谢我的搭档们，他们能够和我和我在这次设计过程中积极的讨论方案以及很多细节，使我也了解到了我的很多的不足，他们能够不辞辛苦的积极的查找资料，分析问题，并在做出程序后积极的对程序的进行了分析及测试，没有他们，也许就难以发现一些潜在的错误，也很难这样容易的完成这次课设，在此一并表示感谢。