计算机组成原理考试模拟试题-07

一、选择题(每小题 1 分, 共 15 分)

- 1 运算器的核心功能部件是()。
 - A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器
- 2 某单片机字长32位,其存储容量为4MB。若按字编址,它的寻址范围是()。
 - A 1M B 4MB C 4M D 1MB
- **3** 某 SRAM 芯片, 其容量为 $1M \times 8$ 位, 除电源和接地端外, 控制端有 E 和 R/W#,该芯片的管脚引出线数目是()。
 - A 20 B 28 C 30 D 32
 - 4 双端口存储器所以能进行高速读/写操作,是因为采用()。
 - A 高速芯片 B 新型器件
 - C 流水技术 D 两套相互独立的读写电路
- 5 单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数以外,另一个数常需采用()。
 - A 堆栈寻址方式 B 立即寻址方式
 - C 隐含寻址方式 D 间接寻址方式
 - 6 为确定下一条微指令的地址,通常采用断定方式,其基本思想是()。
 - A 用程序计数器 PC 来产生后继微指令地址
 - B 用微程序计数器 MPC 来产生后继微指令地址
- C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
 - D 通过指令中指定一个专门字段来控制产生后继微指令地址
 - 7 微程序控制器中,机器指令与微指令的关系是()。
 - A 每一条机器指令由一条微指令来执行

B 每一条机器指令由一段用微指令编成的微程序来解释执行 C 一段机器指令组成的程序可由一条微指令来执行 D 一条微指令由若干条机器指令组成 8 CPU 中跟踪指令后继地址的寄存器是()。 A 地址寄存器 B 程序计数器 C 指令寄存器 D 通用寄存器 9 某寄存器中的数值为指令码,只有 CPU 的 () 才能识别它。 A 指令译码器 B 判断程序 C 微指令 D 时序信号 10 为实现多级中断,保存现场信息最有效的方法是采用()。 A 通用寄存器 B 堆栈 C 主存 D 外存 11 采用 DMA 方式传送数据时,每传送一个数据,就要占用一个()的时 间。 A 指令周期 B 机器周期 C 存储周期 D 总线周期 12 将 IEEE1394 串行标准接口与 SCSI 并行标准接口进行比较,指出下面陈 述中不正确的项是()。 A 前者数据传输率高 B 前者数据传送的实时性好 C 前者使用6芯电缆,体积小 D 前者不具有热插拔能力 13 下面陈述中,不属于虚存机制要解决的问题项是()。 A 调度问题 B 地址映射问题 C 替换与更新问题 D 扩大物理主存的存储容量和字长

14 进程从运行状态转入就绪状态的可能原因是()。

A 被选中占有处理机时间
B 等待某一事件发生
C 等待的事件已发生
D 时间片已用完
15 安腾处理机的一组指令中,可以并行执行的指令是()。
A Id8 r1=[r3] B add r6=r8, r9
C SUB r3=r1, r4 D add r5=r3, r7
二、填空题(每小题 2 分,共 20 分)
1 计算机系统的层次结构从下至上可分为五级,即微程序设计级(或逻辑电路级)、一般机器级、操作系统级、()级、()级。
2 十进制数在计算机内有两种表示形式: ()形式和()形式。前者主要用在非数值计算的应用领域,后者用于直接完成十进制数的算术运算。
3 一个定点数由符号位和数值域两部分组成。按小数点位置不同,定点数有()和()两种表示方法。
4 对存储器的要求是容量大、速度快、成本低,为了解决这三方面的矛盾, 计算机采用多级存储体系结构,即()、()、()。
5 高级的 DRAM 芯片增强了基本 DRAM 的功能,存取周期缩短至 20ns 以下。 举出三种高级 DRAM 芯片,它们是()、()、()。
6 一个较完善的指令系统,应当有()、()、()、()四大类指令。
7 机器指令对四种类型的数据进行操作。这四种数据类型包括()型数据、()型数据、()型数据。
8 CPU 中保存当前正在执行的指令的寄存器是(),指示下一条指令地址的寄存器是(),保存算术逻辑运算结果的寄存器是()和()。
9 虚存系统中,通常采用页表保护、段表保护和键保护以实现()保护。
10 安腾体系结构采用分支推断技术,将传统的()分支结构转变为无分支的()代码,避免了错误预测分支而付出的代价。

三、简答题(每小题8分,共16分)

- 1 PCI 总线中三种桥的名称是什么?简述其功能。
- 2 安腾处理机采用的6种增强并行性功能的技术措施是什么?

四、证明题(12分)

设
$$|x| < (2^{n}-1)$$
, $|y| < (2^{n}-1)$, $|x+y| < (2^{n}-1)$

求证:
$$[x]_{*}+[y]_{*}=[x+y]_{*}$$
 (mod 2^{n+1})

五、计算题(10分)

设存储器容量为 64M 字,字长为 64 位,模块数 m=8,分别用顺序和交叉方式进行组织。存储周期 T=100ns,数据总线宽度为 64 位,总线传送周期τ=50ns。

求: 顺序存储器和交叉存储器的带宽各是多少?

六、分析题(12分)

一种二进制 RS 型 32 位的指令结构如下:

6位	3位	6位	17 位
OP	Х	通用寄存器	位移量D

其中 OP 为操作码字段, X 为寻址模式字段, D 为偏移量字段, 其寻址模式 定义为有效地址 E 算法及说明列表如下:

寻址方式

寻址方式	Х	有效地址E算法	说明
(1)	000	E=D	
(2)	001	E=(PC)+D	PC 为程序计数器
(3)	010	E=(R ₂)+D	R ₂ 为变址寄存器
(4)	011	$E=(R_1)+D$	R ₁ 为基址寄存器
(5)	100	E=(D)	
(6)	111	E=(R ₃)	

请写出6种寻址方式的名称。

七、设计题(15分)

CPU 的数据通路如图 1 所示。运算器中 R₀~R₃为通用寄存器,DR 为数据缓冲寄存器,PSW 为状态字寄存器。D-cache 为数据存储器,I-cache 为指令存储器,PC 为程序计数器(具有加 1 功能),IR 为指令寄存器。单线箭头信号均为微操作控制信号(电位或脉冲),如 LR₀表示读出 R₀寄存器,SR₀表示写入 R₀寄存器。

机器指令 "LDA(R3), R0" 实现的功能是:以(R3)的内容为数存单元地址,读出数存该单元中数据至通用寄存器 R0 中。请画出该取数指令周期流程图,并在 CPU 周期框外写出所需的微操作控制信号。(一个 CPU 周期有 $T_1 \sim T_4$ 四个时钟信号,寄存器打入信号必须注明时钟序号)




图 1 CPU 的数据通路