# 一、知识表达题(共40分)

### 1、答:

集中式仲裁必有一个中央仲裁器(在单机系统中,中央仲裁器即为总线控制器),它受理所有功能模块的总线请求,按优先原则或公平原则进行排队,然后仅给一个功能模块发出授权信号。 (2分)

集中式仲裁有三种具体的方式有:菊花链查询方式、计数器定时查询方式、独立请求方式(1分/个)

### 2、答:

E=0 时,输入和输出相等(2分)

E=1 时,则从数最右端往左边扫描,直到第一个 1 的时候,该位和右边各位保持不变,左边各数值位按位取反(2 分)  $[x]_*=1.00010$ (1 分)

### 3、答:

中断请求寄存器(IR)、中断状态寄存器(IS)、中断屏蔽寄存器(IM)、中断请求信号(INT)、中断响应信号(INTA)(1分/名称)

### 4、答:

微程序级、一般机器级、操作系统级、汇编语言级、高级语言级(1 分/名称) 5、答:

此地址格式表示有 4 台磁盘,每台有 16 个记录面,每面有 256 个磁道,每道 有 16 个扇区。(4 分)

如果某文件长度超过一个磁道的容量,应将它记录在同一个柱面上,因为不需要重新找道,数据读/写速度快。(1分)

### 6、答:

直接寻址、相对寻址、变址寻址、寄存器间接寻址、间接寻址(1分/名称)7、答:




图 A-1 流水线的时空图 (5分)

### 8、答:

对存储器的要求是容量大、速度快、成本低,但是在一个存储器中要求同时兼顾这三方面是困难的。为了解决这方面的矛盾,目前在计算机系统中,通常采用多级存储器体系结构,即使用高速缓冲存储器(cache)、主存储器和外存储器。(3分)

CPU 能直接访问的存储器称为内存储器,它包括 cache 和主存储器。(1分)

CPU不能直接访问外存储器,外存储器的信息必须调人内存储器后才能为CPU进行处理。(1分)

# 二、综合分析题(共35分)

### 1、(6分)

- (1) 操作码字段为 6 位,可指定  $2^6 = 64$  种操作,即 64 条指令。(2 分)
- (2) 单字长(32) 二地址指令,用于访问存储器。(2分)
- (3) 一个操作数在源寄存器(共 16 个),另一个操作数在存储器中(由变址寄存器内容 + 偏移量决定),所以是 RS 型指令。(2 分)

### 2、(14分)

所以: x + y = +0.01010(2分) 因为符号位相异,结果发生溢出(2分)

#### 3、(15分)

(1) 由于主存地址码给定 18 位, 所以最大空间为 2<sup>18</sup>=256K, 主存的最大容量为 256K。(1分)

现在每个模块板的存储容量为 32K, 所以主存共需 256K/32K=8 块板。(2 分)

- (2) 模块板为 32K×16 位, 现用 8K×8 位的 SRAM 芯片扩充, 每个模块板 共需要 (32K/8K) × (16 位/8 位) =8 片 S RAM。(3 分)
- (3) 根据前面所得,共有8个模板,每个模板上有8个芯片,故主存共需8×8=64 片芯片(SRAM)。(3分)
- (4) CPU 选择各模块板的方法是:各模块板均用地址码  $A_0 \sim A_{14}$  译码,而各模块的选择用地址码最高三位  $A_{17}$ ,  $A_{16}$ ,  $A_{15}$  通过 3:8 译码器输出进行选择。(3 分)
- (5) 模块板内,先用 2 片  $8K \times 8$  位的 SRAM 芯片拼成  $8K \times 16$  位 (共 4 组),用地址码的低 13 位  $(A_0 \sim A_{12})$  直接接到芯片地址输入端,然后用地址码的高 2 位  $(A_{14}, A_{13})$  通过 2: 4 译码器输出分别接到 4 组芯片的片选端。(3 分)

# 三、设计论证题(共25分)

#### 1、(15分)答:

(1) (7分) 微指令格式如图 A-2 所示。

10个徽命令	7个徽命令	15个微命令	3个微命令	5个徽命令	P1~P4	
直接控制	编码控制	编码控制	编码控制	编码控制	判别字段	下地址字段
10位	3位	4位	2位	3位	3位	7位

图 A-2 某机微指令格式 (7分)

(2) (8分) 微程序控制器结构框图如图 A-3 所示。




图 A-3 某机微程序控制器结构框图 (8分)

### 2、(10分)

答:

磁盘、磁带、打印机工作示意图如图 A-4 所示。




图 A-4 磁盘、磁带、打印机工作时间图 (6分)

多路型 DMA 不仅在物理上可以连接多个外围设备,而且在逻辑上也允许这些外围设备同时工作,各设备以字节交叉方式通过 DMA 控制器进行数据传送。由于多路型 DMA 同时要为多个设备服务,因此对应多少个 DMA 通路(设备),在控制器内部就有多少组寄存器用于存放各自的传送参数。(2分)

由图 A-4 可知, $T_1$  间隔中控制器首先为打印机服务,因为此时只有打印机有请求。 $T_2$  间隔前沿磁盘、磁带同时有请求,首先为优先权高的磁盘服务,然

后为磁带服务,每次服务传送一个字节。在  $120 \mu s$  以内,为打印机服务只有一次 $(T_1)$ ,为磁盘服务四次 $(T_2, T_4, T_6, T_7)$ ,为磁带服务三次 $(T_3, T_5, T_8)$ 。在这种情况下 DMA 尚有空闲时间,说明控制器还可以容纳更多设备。(2 分)