计算机组成原理考试模拟试题-01

一、选择题 (每小题 2 分, 共 30 分)

B 进行主存与 CPU 之间的数据传送

C 进行 CPU 和 I/O 设备之间的数据传送

1 大亚		E机字长 64 位 数位()。	立,1位:	符号位,	63 位	表示尾数,	若用定	点整数	表示,	则最
	A	$+(2^{63}-1)$	B +(2	264-1)	С -	$(2^{63}-1)$	D -(2	264-1)		
2	请	 身从下面浮点	运算器。	中的描述	中选出	出两个描述	正确的句	可子 () .	
现。	A	浮点运算器	可用两个	个松散连	接的是	足点运算部	件一阶码	马和尾数	部件是	来实
	В	阶码部件可	实现加,	减,乘	, 除[归种运算。				
	С	阶码部件只	进行阶码	马相加,	相减和	印比较操作	•			
	D	尾数部件只	进行乘剂	去和除法	运算。					
3	有	存储单元是指	() 。							
	A	存放1个二	进制信息	息位的存	储元					
	В	存放1个机	器字的原	听有存储	元集台	<u> </u>				
	С	存放1个字	节的所有	有存储元	集合					
	D	存放2个字	节的所有	有存储元	集合					
4	某	共机字长 32 位	立,存储	 容量 1M	B,若	按字编址,	它的寻	址范围 悬	是() 。
	A	0—1M B	0—51	.2KB	C 0-	—56K D	0—25	56KB		
5	用	于对某个寄	存器中排	操作数的	寻址プ	方式为() .			
	A	直接 B	间接	C 寄	存器』	直接 D	寄存器	间接		
6	租	是序控制类的	指令功能	能是() .					
	A	进行算术运	算和逻辑							

D 改变程序执行的顺序 7 指令周期是指()。 A CPU 从主存取出一条指令的时间 B CPU 执行一条指令的时间 C CPU 从主存取出一条指令加上执行一条指令的时间 D 时钟周期时间 8 描述当代流行总线结构中基本概念不正确的句子是()。 A 当代流行的总线不是标准总线 B 当代总线结构中, CPU 和它私有的 cache 一起作为一个模块与总线相连 C 系统中允许有一个这样的 CPU 模块 9 CRT 的颜色为 256 色,则刷新存储器每个单元的字长是()。 A 256位 B 16位 C 8位 D 7位 10 发生中断请求的条件是()。 A 一条指令执行结束 B 一次 I/O 操作结束 C 机器内部发生故障 D 一次 DMA 操作结束 11 IEEE1394 所以能实现数据传送的实时性,是因为()。 A 除异步传送外,还提供同步传送方式 B 提高了时钟频率 C 除优先权仲裁外,还提供均等仲裁,紧急仲裁两种总线仲裁方式 D 能够进行热插拔 12 中断向量地址是()。 A 子程序入口地址 B 中断服务程序入口地址

C 中断服务程序入口地址指示器

D 例行程序入口地址
13 直接映射 cache 的主要优点是实现简单。这种方式的主要缺点是()。
A 它比其他 cache 映射方式价格更贵
B 如果使用中的 2 个或多个块映射到 cache 同一行, 命中率则下降
C 它的存取时间大于其它 cache 映射方式
D cache 中的块数随着主存容量增大而线性增加
14 虚拟存储器中段页式存储管理方案的特性为()。
A 空间浪费大,存储共享不易,存储保护容易,不能动态连接
B 空间浪费小,存储共享容易,存储保护不易,不能动态连接
C 空间浪费大,存储共享不易,存储保护容易,能动态连接
D 空间浪费小,存储共享容易,存储保护容易,能动态连接
15 安腾处理机的指令格式中,操作数寻址采用()。
A R-R-S型 B R-R-R型 C R-S-S型 D S-S-S型
二、填空题(每小题 2 分,共 12 分)
1 IEEE6754 标准规定的 64 位浮点数格式中,符号位为 1 位,阶码为 11 位, 尾数为 52 位。则它所能表示的最大规格化正数为()。
2 直接使用西文键盘输入汉字,进行处理,并显示打印汉字,要解决汉字的()、()和()三种不同用途的编码。
3 数的真值变成机器码时有四种表示方法,即()表示法,()表示法,()表示法。
4 主存储器的技术指标有(),(),(),()。
5 cache 和主存构成了(),全由()来实现。
6 安腾处理机采用 VLIW 技术,编译器经过优化,将多条能并行执行的指令合并成一个具有()的超长指令字,控制多个独立的()同时工作。
三、简答题(每小题 8 分,共 16 分)

- 1 总线的集中式仲裁有哪几种方式?各有什么优缺点?
- 2 画出 SRAM 和 DRAM 的存储元结构图,它们的存储机理有什么不同?后者的创新意义何在?

四、计算题(10分)


若浮点数 x 的 IEEE754 标准存储格式为(41260000)₁₆, 求其浮点数的十进制数值。

五、计算题(10分)

CPU 执行一段程序时, cache 完成存取的次数为 2000 次, 主存完成存取的次数为 100 次, 已知 cache 存取周期为 50ns, 主存存取周期 200ns, 求 cache/ 主存系统的效率和平均访问时间。

六、设计题(12分)

图 1 表示运算器数据通路图,单线表示控制信号,x 和 y 是三选一多路开关,按互斥方式工作。假定微指令字长判别测试字段占 2 位,下址字段占 6 位,请设计微指令格式,用直接控制微命令控制此数据通路。画出微指令结构。



七、设计题(10分)

假设有磁盘、磁带、打印机三个设备同时工作,磁盘以 $30\,\mu$ s 的间隔向多路型 DMA 控制器发出 DMA 请求。磁带以 $45\,\mu$ s 的间隔发出 DMA 请求,打印机以 $150\,\mu$ s 的间隔发 DMA 请求。根据传输速率,优先级次序安排为磁盘、磁带、打印机。假设多路 DMA 控制器每完成一次 DMA 传送所需时间是 $5\,\mu$ s。请画出 DMA 控制器服务三个设备的工作时空图。