Práctica 5



Diseño Automático de Sistemas Fiables



GUILLERMO LÓPEZ LÓPEZ

NICOLAS HURTADO CARDONA

Objetivo

Diseñar un sumador de 8 bits en VHDL usando componentes halfAdder y fullAdder, generando el circuito completo con generate y verificar su funcionamiento con simulaciones

Implementación del diseño

```
    ✓ ■ Design Sources (1)
    ✓ ● ♣ genbyteAdder(Behavioural) (generate
    ● GEN_ADD[0].HA_GEN.HA0 : halfAdde
    ✓ ● GEN_ADD[1].FA_GEN.FA_inst : fullAd
    ● HALFADDER1 : halfAdder(Behav
    ● HALFADDER2 : halfAdder(Behav
```

Half Adder

Suma un bit sin acarreo de entrada: S = A xor B, C = A and B

Full Adder

Usa dos half Adder y una OR para incluir el acarreo de entrada.

```
: out sta_logic;
                  C_out : out std_logic
              );
      end component;
      HALFADDER1 : halfAdder port map(
             Α
                  => A,
                    => B,
                    => S_halfAdder1,
              C_out => C_halfAdder1
      );
      HALFADDER2 : halfAdder port map(
              A => C in,
                    => S_halfAdder1,
                    => S,
              C out => C halfAdder2
      );
\supset
      C out <= C halfAdder1 or C halfAdder2;
  end Behavioural;
```

GenbyteAdder

Sumador de 8 bits implementado de forma modular

Primero instancia un half Adder para el bit 0 y para el resto (bits 1 al 7) un fullAdder La salida **C_out** es el último acarreo generado (C(7)), indicando si ha habido un desbordamiento

```
begin
          GEN ADD: for I in 0 to 7 generate
          HA GEN: if I = 0 generate
9
              HA0: halfAdder
              port map (
                   A
                       => A(0),
                         => B(0),
                   В
                        => S(0),
                   C \text{ out } \Rightarrow C(0)
Ė
              );
          end generate;
          FA GEN: if I > 0 generate
9
              FA_inst: fullAdder
              port map (
                   Α
                         => A(I),
                        => B(I),
                   C in \Rightarrow C(I-1),
                       => S(I),
                   C_out => C(I)
                                                               Simulación
Ė
              );
          end generate;
     end generate GEN ADD:
```

El test bench adjuntado tb_genbyteadder valida el funcionamiento del sumador genbyteAdder de una manera escalable.

Se ha tomado como referencia el tb_byteAdder en el uso de check(...), que recibe A y B, junto con el valor esperado de la suma y el acarreo.


Además, se utiliza una función auxiliar to_int para convertir los vectores std_logic_vector a enteros.

```
function to_int(v : std_logic_vector) return integer is
  begin
  return to_integer(unsigned(v));
  end function;
```

En cada prueba, se comparan la salida del sumador (S) y el bit de acarreo (C_out) con los valores esperados. Si hay errores, se muestra por pantalla el fallo, mostrando los valores de entrada, el resultado obtenido y el esperado. Pero no detiene la ejecucion del código (se cambia los severity error por severity notes)

Si todo es correcto, también se imprime una línea confirmando la validez de la operación.

```
# run 1000ns
Note: Correcto: A=0 B=0 -> Suma=0 Carry='0'
Time: 10 ns Iteration: 0 Process: /tb genbyteAdder/stimulus File: C:/Users/Guill/Desktop/Universite/2425/fiables/pr5/byteAdder/b
Note: Correcto: A=1 B=0 -> Suma=1 Carrv='0'
Time: 20 ns Iteration: 0 Process: /tb genbyteAdder/stimulus File: C:/Users/Guill/Desktop/Universite/2425/fiables/pr5/byteAdder/b
Note: Correcto: A=255 B=100 -> Suma=99 Carry='1'
Time: 30 ns Iteration: 0 Process: /tb_genbyteAdder/stimulus File: C:/Users/Guill/Desktop/Universite/2425/fiables/pr5/byteAdder/b
Note: Correcto: A=128 B=128 -> Suma=0 Carry='1'
Time: 40 ns Iteration: 0 Process: /tb_genbyteAdder/stimulus File: C:/Users/Guill/Desktop/Universite/2425/fiables/pr5/byteAdder/b
Note: Correcto: A=200 B=55 -> Suma=255 Carry='0'
Time: 50 ns Iteration: 0 Process: /tb genbyteAdder/stimulus File: C:/Users/Guill/Desktop/Universite/2425/fiables/pr5/byteAdder/b
Note: Correcto: A=200 B=56 -> Suma=0 Carrv='1'
Time: 60 ns Iteration: 0 Process: /tb_genbyteAdder/stimulus File: C:/Users/Guill/Desktop/Universite/2425/fiables/pr5/byteAdder/b
Note: Testbench finalizado correctamente.
Time: 60 ns Iteration: 0 Process: /tb genbyteAdder/stimulus File: C:/Users/Guill/Desktop/Universite/2425/fiables/pr5/byteAdder/b
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_genbyteAdder_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
```



Suma sin desbordamiento (por ejemplo, 1 + 0)

Suma con desbordamiento (por ejemplo, 255 + 100 → 99 con acarreo)

Casos límite (como 128 + 128 = 0 con acarreo)

Transición entre límite inferior y superior (200 + 55 sin acarreo frente a 200 + 56 con acarreo)