
### PREVI 1:


Un CRT ("Cathode Ray Tube"), inventat el 1897 per Carl Ferdinand no va ser utilitzat fins a la creació de la televisió, és un tipus de tecnologia que ens permet veure imatges gràcies a un feix de llum de rajos catòdics dirigits per camps elèctrics.

Els feixos es dirigeixen cap a una pantalla de vidre recoberta de fòsfor i plom fent ús de camps elèctrics; el fòsfor emet visualitzar la imatge, mentre que el plom impedeix que la radicació creada pels feixos arribi a les persones que fan ús de la pantalla. Un dels efectes que té i que hem jugat amb ell quan érem petits, és l'electricitat estàtica generada al fer ús d'aquest tipus de pantalles amb la tecnologia CRT.



Un CRT ideal hauria de ser tancat per ambdós costats amb bobines Helmholtz per a poder aplicar un camp magnètic variable i poder dirigir el feix cap a on ens interessi en aquell moment; en cas de no tenir aquest tipus de bobines, un imant de neodimi suficientment fort, ens serviria, ja que ens permetria modificar la direcció del feix.

La imatge de la pantalla, depenent dels electrons que toquin el fòsfor en la part posterior, i això el que farà serà que emetin diferents colors de llum. Però hi ha vegades que els electrons es veuen obligats a anar a un lloc equivocat per un mal estat d'algun dels components explicats anteriorment, causarà una distorsió de la imatge i els famosos colors psicodèlics.



# PREVI 2:

R	G	В	Colors
0	0	0	Negre
0	0	1	Blau
0	1	0	Verd
0	1	1	Turquesa
1	0	0	Vermell
1	0	1	Lila
1	1	0	Groc
1	1	1	Blanc

# PREVI 3:

$$V_{H} = \frac{75 \Omega}{75 + 270 \Omega} \cdot V_{FPGA} \Rightarrow \frac{V_{H} \cdot (75 + 270)}{75} = U_{FPGA}$$

$$\frac{O'7 \cdot (75 + 270)}{75} = 3'22 \approx 3'3V$$

# PREVI 4:

$$VGA = RED \implies 270 \Omega \implies UH = \frac{75 \Omega}{75\Omega + 270\Omega} \cdot UFPGA$$

$$VH = \frac{75 \Omega}{75\Omega + 270\Omega} \cdot 3'3U = 0'7U$$

$$VGA = GREEN \implies 270 \Omega \implies VH = 0'7U$$


$$VGA = BLUE \implies 270 \Omega \implies VH = 0'7V$$

$$VGA = HSYNC \implies 82'5 \Omega \implies UH = \frac{75 \Omega}{75\Omega + 82'5\Omega} \cdot 3'3U = 1'57U$$

$$VGA = USYNC \implies 82'5 \Omega \implies UH = 1'57U$$

# PREVI 5:

Amb un divisor de freqüència.



# PREVI 6:

```
library IEEE;
use IEEE.std_logic_1164.all;
entity HVcounter is
Port ( clk : in STD_LOGIC ;
H: out STD_LOGIC_VECTOR (9 downto 0);
V : out STD_LOGIC_VECTOR (9 downto 0));
end HVcounter;
architecture arch of HVcounter is
signal h: unsigned(9 downto 0) := "0000000000"
signal v: unsigned(9 downto 9) := "0000000000"
begin
process(clk) is
begin
if rising_edge(clk) then
if h="799" then
if v="524" then
H<=h;
V<=v;
else
h<='0';
v<=v+1;
else
h<=h+1;
end if;
end if;
end process;
end arch;
```

```
PREVI 7:
```

end arch;

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_1164.all;
entity H_sync_gen is
Port (
H: in STD_LOGIC_VECTOR (9 downto 0);
H_sync : out STD_LOGIC);
end H_sync_gen;
architecture arch of H_sync_gen is
begin
process(H)is
begin
if H<"97" then
H_sync<='L'
elsif H>"96" then
H_sync<='H'
end if;
end process;
```

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_1164.all;
entity V_sync_gen is
Port (
V: in STD_LOGIC_VECTOR (9 downto 0);
V_sync : out STD_LOGIC);
end V_sync_gen;
architecture arch of H_sync_gen is
begin
process(V)is
begin
if V<"3" then
V_sync<='L'
elsif V>"2" then
V_sync<='H'
end if;
end process;
end arch;
```

```
PREVI 8:
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_1164.all;
entity RGBgenerator is
Port (
H: in STD_LOGIC_VECTOR (9 downto 0);
V: in STD_LOGIC_VECTOR (9 downto 0);
R: out STD_LOGIC;
G: out STD_LOGIC;
B: out STD_LOGIC);
end RGBgenerator;
architecture arch of RGBgenerator is
begin
process(H,V) is
begin
if V<"3" then
R<='0';
G<='0';
B<='0';
elsif V>"1" then
if V<"11" and V>"1" then
if H>"95":
R<='0';
G<='0';
B<='0';
end if;
elsif V>"11" then
if H>"95" and H<"112":
```

```
R<='0';
G<='0';

B<='0';
elsif H>"111" and H<"752" then
R<='1';
G<='0';
B<='0';
elsif H>"751" then
R<='0';
G<='0';
end if;
end if;
end process;
```

end arch;