

1) Принстонская архитектура - признаками архитектуры являются: наличие общего доступа к ПЗУ и ОЗУ (одно адресное пространство), регистры имеют заранее определенное назначение.

Прерывание - это аппаратная реализация отклика синхронной системы на асинхронное событие.

3 способа реагирования: 1) игнорировать запрос 2) быстро среагировать на запрос 3) быстро среагировать и обработать запрос полностью.

Командный цикл - МК состоит из нескольких тактов синхронизации, которые необходимы для выполнения команд. Некоторые команды могут требовать нескольких командных циклов, свойственно CISC.

Архитектура - общая конфигурация основных компонентов микропроцессора, их главные возможности и характеристики.

Интерфейс - совокупность шин, сигналов, электр. схем и алгоритмов предназначенных для управления передачей информации между устройствами.

Микропроцессор - программно-управляемое устройство, осуществляющее процесс обработки цифровой информации и управления им, построенное на одной или нескольких интегральных схемах.

2) Найти, найти min элемент массива.

8051 min	max	AVR min	max
<pre> anl PSW, #255-168 mov R0, #30h mov R7, #30h mov R6, #0 L-loop: mov A, @R0 cnc subb A, R6 inc L-next mov 06h, @R0 L-next: inc R0 djnz R7, L-loop </pre>	<pre> anl PSW, #255-168 mov R0, #30 mov R7, #30 mov R6, #0 L-loop: mov A, @R0 ch subb A, R6 jc L-next mov 06h, @R0 L-next: inc R0 djnz R7, L-loop brb → max </pre>	<pre> ldi R26, \$60 ldi R27, 0 ldi R18, \$60+30 ldi R16, X+ L-loop: ed R17, X+ cp R17, R16 brbc 4, L-next mov R16, R17 L-next: cpc R26, R18 jmp L-loop br R16 → min 4 Гум SREG - знак знак. brbc - переход на метку, если bit = 0 </pre>	<pre> ldi R26, \$60 ldi R27, 0 ldi R18, \$60+30 ldi R16, X+ L-loop: ed R17, X+ cp R17, R16 brbs 4, L-next mov R16, R18 L-next: cpc R26, R18 jmp L-loop br R16 → max 4 Гум SREG - знак рез-та brbs - переход на метку, если bit = 1 cpc - пометка свер. кода, если если рез = 0 </pre>

1) массив размером 30 байт расположен по адресу \$30

2) R0 указ на текущ. элемент 3) R6 хранит max/min зч. макс.


Процедуры и функции с несколькими вх. перем.

8051	AVR
<pre> jmp start org 0030h start: mov dpl, #50 // начало сегм. (откуда) mov dph, #100 // куда копир. push dpl push dph mov dpl, #10 // сколько копир push dpl call copy copy: pop 00h // помещать pop 01h // знак. R0, R1, R2. pop 02h metka: mov a, @R2 // откуда mov @R1, a // куда помещ. айт inc R2 inc R1 djnz R0, metka // копир. 10р. reti </pre> <p> $R0 = 10$ $R1 = 100$ $R2 = 50$ метка. </p>	<pre> jmp main main ldi R20, \$60+30 // ностр out SPL, R20 // стек и а ldi R26, \$60 // метка и а ldi R28, \$80 // куда ldi R17, \$0A // гнуща push R26 push R28 push R17 call copy copy: pop R17 pop R28 pop R26 push R1 metka: ld R1, X+ // заар. гнуща по а st y+, R1 // \$006 \$60+30 dec R17 // заар. в метку по brbc 1, metka // адр. \$80 и \$80+20 pop R1 reti </pre> <p> } сохр. парам. в стек </p>

1) Ядро - базовое устройство внутр. вычисл. системы.
Ядро определяет систему команд, типичный интерфейс,
архитектуру памяти, т.е. главные отличия вычисл.
систем друг от друга. Ядро МК либо одинаковым, а изгото-
вители разные.

2) Сравнение таймеров 16-разряд.

(8051)



TLn и THn 16-бит. 8-разр. счетчики и регистры и представ. младш. и стар. разряды таймера; n - до таймера P-ш: - реализ. меток реал. вр. - измер. числа событий за опред. промежуток вр. - измерение длительности импульсов; - измер. частоты сигнала; - реализ. ШИМ сигнала.

4 режима работы таймера:

Рег 0 - таймер конфигурируется как 8-разр. счетчик
Рег 1 - как 16-разрядный счетчик
Режим 2 - применяется для задания скорости посмер. порта.
Режим 3 - TLn и THn работают как два независ. 8-разрядных счетчика (только таймером 0).

Для управ. таймерами /смет. предусмотр. 2 регистра: TMOD (089h) и TCON (088h).

7 6 5 4 3 2 1 0
Gate C/T M1 M0 Gate C/T M1 M0
тайм/смет. тайм/смет. 0


Gate - управ. блоком. = 0 - разр, если TCON.TRN=установ.
C/T - управ. типом. = 1 - таймер, если M1=1
= 0 - работ. внутр. генератора с делителем 12
= 1 - от сигнала на внеш. вх. THn

M1, M0 - выбор режима работ.
00 - рег. 0 10 - рег. 2
01 - рег. 1 11 - рег. 3

(AVR)

с точки зрения прог. упр.:
- регистры управ. (TCCR1A, TCCR1B)
- флаги переполнения и маски прерыв. (TIFR, TOV1, TIMSK, TOIE1)
- регистр вх. захвата (ICR1)
- флаги захвата и его маски прерыв.
- регистр сравнения (OCR1A)
- флаги сравнения и его маски прерывания (TIFR, OCF1A, TIMSK, OCIE1A)
Возможности 1 шире 0.
Взаимодействие с периферией встроено.
Регистры сравн. и компаратора можно использовать как делитель частоты. Также встроены генераторы деления широко-импульс. модуль (8, 9, 100кГц).
Возм. измер. длительности внешнего прерыв.

3) Использование AVR



7 6 5 4 3 2 1 0
TCON: TF1 TR1 TF0 TR0 IE1 IF1 IE0 IF0 TIFR - флаги переполн. счетчика
TRn - сигнал разр. работ. счетчика.

1) Гарвардская архитектура - признаками данной архитектуры является разделение шин доступа в ПЗУ и ОЗУ, регистры ориентированы по назначению (универсальности).

2) Чтение и запись данных и программы.

(8051)

mov x <пр>, <источник>
пересылка в/из внешнего памяти
1) mov x a, @Ri
2) mov x a, @dptr
3) mov c <пр>, <ист>
пересылка в/из памяти прог.
movc a, @a+dptr
movc a, @a+pc

(AVR)


LDS Rd, addr, загрузка
данных из ОЗУ в регистр
STS addr, Rd, загрузка
данных в ОЗУ из регистра
LD Rd, index, загрузка Rd данными
из памяти с адресом хранения
из x, y и z

x sep
s1 ds1
csep
jmp start
org 0040h
start:
mov dptr, #s1
mov x a, @dptr
call proc
N1: db 7
proc:
mov dptr, #N1
clr a
movc a, @a+dptr

Пример:

LDS r2, \$FF00, загрузка в r2
копировать SRAM на прог.
STS \$FF00, r2; загрузка данных из
регист. в ОЗУ по
адресу.
LPM; загрузка
данных из прог.
oper. r0
clr z31; очистка стар. данных
LDS r30, \$F0; установка
адреса
lpm; загрузка данных из ПП

3) АЦП к АБР




1) CISC — процессоры с полным набором инструкций. Состав и назначение их регистров существенно неупорядочено (кол-во рег. велико). Команды создаются для удобства, а не эффективности исполнения. Это усложняет генерирование программ команд и как результат возвращает число тактов сигнала, необход. для выполн. команды, длины команд различны.

2) Процедура обработки команд-индексных, хран. в пам. прог.

8051 dseg at 30h
 mass ds 5
 cseg
 sjmp start
 org 0030h
 movb 4,3,2,1,0
 start
 mov R0, #mass
 mov dptr, #M
 mov R1, #5
 clr a
 ms: movc a, @a+dptr
 mov @R0, a
 inc R0
 inc dptr
 djnc R1, ms
 память прог-м-4кб-ПЗУ
 память данных-88байт-ОЗУ

AVR dseg
 Ndb 5
 var: byte 5
 cseg
 ldi R26, low(var)
 ldi R27, high(var)
 ldi R31, high(data.2)
 ldi R30, low(data.2)
 ldi R17, N
 ПЗУ-2кб ОЗУ-128байт
 loop: lpm
 st x+, R0
 inc z
 dec R17
 bnb c, loop
 rjmp exit
 data: db 1,2,3,4,5
 exit: end.

3) Подкл. и сигнализ. семисег. дисп. к AVR



1) Сторожевой таймер - это алгоритмическая схема, позволяющая контролировать МК или процессора ситуацию его зависания, блокировки и т.п. Устройство вызывает сброс системы, если через фиксированный момент времени содержимое определенного регистра не будет обновлено.

2) Различия в целях переходов между AVR и 8051, case.

8051

- jz, jnz - переход если $=1/\neq 1$
- jc, jnc - переход если перенос
- jb, jnb - переход если бит $=1, =0$
- $jbc \text{ bit}, \text{rel}$ - переход если бит установлен с пос. рег. сброса ч. бита
- $cjne A, \text{ad}, \text{rel}$ - сравнение A, ad , rel операция ind
-// - A, ad, rel переход если не равно
- $Ljmp \text{ ad } 16$ - длинный переход
- $ajmp$ - абсолютный переход
- $sjmp \text{ rel}$ - короткий переход в пределах 256 байт
- jmp - косвенный откосит. $2A + dpt2$ переход

case a of

- 1.
- 2.
- 3.

AVR

- $brc \text{ bit}, \text{Label}$ - переход на метку label, $SREG \text{ bit} = 0$
- $bzbs \text{ bit}, \text{label}$ - // - bit - 1
 $SREG$ - регистр состояния
I (111) - флаг разрешения прерыв.
T (110) - пользовательский флаг
H (101) - флаг переноса
S (100) - флаг знака 1 - " -"
V (011) - переполнение значения
N (010) - флаг отрицательности
Z (001) - флаг 0
C (000) - флаг переноса


команды пропуска.

- $sbic \text{ REGIO}, \text{bit}$ - пропустить если $REGIO.\text{bit} = 0$ спец. команды
- $sbrs \text{ REGIO}, \text{bit}$ - // - bit - 1
- $srbc \text{ RG}, \text{bit}$ - пропустить спец. команду если $RG.\text{bit} = 0$
- $sbrs \text{ RG}, \text{bit}$ - // - RG bit = 1
- $cpsc \text{ Rd}, \text{RS}$ - // - $(Rd - RS) = 0$

case 2 of

- 22
- 23
- 24

3) Подключение ОЗУ к AVR $m = 12$.



1) RISC - процессоры с сокращенной системой команд.


Эти процессоры обычно имеют большой набор однородных регистров универсального назначения (РОН), их сис. команд отличается простотой. В результате аппаратная реализация такой архитектуры позволяет выполнять инструкции за один такт синхронизации, а длины самих команд унифицированы, кроме того, в арифметических операциях операндами могут быть только регистры.

2) Сравнить внеш. прерывания (инициализация и подсчет пр.)

2- по переносу 8051 5 прерыв.
2- от источника 1- UART
Регистры IE, IP IE:
7 6 5 4 3 2 1 0
EA - - ES ET₁ EX₁ ET₀ EX₀
EX₀, EX₁ - биты разреш. внеш. прерыв. INT₀ и INT₁
ET₀, ET₁ - биты разреш. прерыв. от таймера
ES - биты разреш. UART
EA - всех прерыв. 1- раз 0- запр.
IP: 7 6 5 4 3 2 1 0
- - - PS PT₁ PX PT₀ PX₀
PS, PT₁, PT₀, TX₁, PX - биты управ. приорит. 0- низ 1- выс.
INT₀ - 0003h // разреш.
INT₁ - 0013h // вектора
jmp start
org 0003h // переход к адр. INT₀
inc R0
ret i
org 0030h // на сегмент данных
start: call init // инициализация
ms: sjmp ms
init: mov R0, #0
ORL 0A8h, #10000001h
ret.

(AVR)
10 прерываний, каждому свой вектор, расположен в нач. памяти программы.
0001 2 внеш. запрос INT₀
0002 3 внеш. запрос INT₁
ВВ сигнал IR₀ фиксир. триг.
GIFR. "1" - наличие прерыв.
GIFR 7 6
INTF₁ INTF₀
Регистр маски внеш. прер. GIMSK
Если прерыв. разрешено битами GIMSK и флажком LISR_{IF}, то запрос по вх. INT и б. выполнен, при этом соответ. биты GIFR автоматически сброс. при выпол. обратчиком прерывания.
jmp start
nop
jmp count
nop } 8 разр.
nop
start: LD_r R16, \$0
LD_r R17, \$FF
LD_r R18, \$80
out 7
mi: jmp mi
count: inc R16
out GIFR, R17
reti

3) Порты UART и AVR. (8 разр.)



1) CISC - процессоры с полным набором инструкций. Состав и назначение их регистров существенно неоднородны (кол-во регистров невелико). Команды создаются для удобства, а не для эффективности исполнения. Это усложняет декодирование команд и как результат возрастает число тактов синхрониз. необходимых для выполнения команды, длины команд различны.

2) Сравнение битовых операций

8051

and - лог. умножение
orl - лог. сложение
xorl - лог. исключая. сумм.
clr - очистка, сброс бита
setb - установка бита
cpl - инверсия
rl - сдвиг влево циклич.
rr - сдвиг вправо циклич.
rlc - сдвиг. влево, сдвиг бит
вперед переноса

rrc - и - вправо
R1 = 00100110 m=5, n=3

Поменять шестами биты

m=5, n=3
Xsep
n: ds 1 // n
m: ds 1 // m
S: ds 1 // число

csep
proc: mov dptr, #S
mov a, dptr
mov c, acc.m
jc m1
mov c, acc.n
jc exit


m1: mov c, acc.n
jc exit
setb acc.n
clr acc.m
jmp exit

m2: setb acc.m
clr acc.n
exit
ret


AVR

and - лог. умножение
andi Rd, const → Rd & const
cbi - Rd, const → Rd & (not const)
ori - лог. сложение
eor - исключ. сумм.
clr Rd } сброс битов Rd [b0
setb Rd } [b1
bclr bit - сброс бита в SREG
bset - установка - и -
LSL - сдвиг влево/вправо на 1 разряд
LSR - сдвиг. бит-флага переноса
ROL, ROR - циклич. сдвиг
вправо/влево с учетом флага
переноса
ASR Rd - асинхрон. сдвиг Rd
вправо на 1 разряд

3) ПЗУ и АЗУ 128000/16





3) ПЗУ с 11-бит. интер. к AVR



2) Сравнение UART

UART - универсальный асинхронный последовательный интерфейс (AVR)



UART-передачу/прием - посыл.
UART-прием. биты в регистр
UART-передачу. биты в регистр
UART-регистр прием.
UART-регистр передачу.
UART-регистр прием.
UART-регистр передачу.
UART-регистр прием.
UART-регистр передачу.

- 0 R₁ - флаг прерыв. прием.
- 1 T₁ - флаг прерыв. передачи
- 2 RB8 - прием 8-бита, регистр 2, 3
- 3 TB8 - передача 8-бита, регистр 2, 3
- 4 REN - разреш./запрет прием.
- 5 SM2 - флаг запр. приема, в котором
- 6 SM1 - 8-бит имеет знач. 0
- 7 SMO - режим работы UART

- 00 - режим 0 - синхр. обмен
- 01 - режим 1 - асинхр. 8-бит, изм. скорость передачи
- 10 - режим 2 - 8-бит, фиксиров. скорость
- 11 - режим 3 - 9-бит, изм. скорость передачи

MOV SCON, 01000000h - инициализация UART.
асинхр. режим порт 0
проб. ошиб. каппа

Обеспечивает полный дуплекс при послав. обмене данными
Возможности: - данные 8 или 9 бит
- встроенная фиксация шумов
- обнаружение перегрузки
- обнаружение ошибки каппа
- обнаружение ошибки стар. бита
Функционирование начинается после записи в регистр передачи UDR данных, подлежащих передаче. Далее эти данные передаются в сдвиговый регистр.
UART обслуживается 4-регистрами:
UDR - рег. данных устройства
USR - статусный рег. уст-ва
UCR - рег. управ. уст-ва
UBRR - рег. управ. частотой приема-передачи.

Инициализация:
Ldi R16, low
out UBRR_L, R16
Ldi R16, high
out UBRR_H, R16

mov SCON, #01010000h - режим 1 асинхр. 8-бит
and TMOD, #00001111h
orl TMOD, #00100000h
mov TH0, #fdh
mov TLO, #ddh
setb TR1
jnb RI, \$ - ∞ циклов приема

флаг прерыв. T₁
8-бит прием. R₈
9-бит прием. T₈
разреш. раб. прием.