Lab 02 Arquitectura de Computadores Sección 2

Joaquín Ramírez

Mayo 04, 2020

Nota: Todos los time scales de los test benches son $\frac{1ns}{1ns}$. Además, en cada test bench se genera un archivo .vcd, el cual será ejecutado en GTKWave.

1. Será implementado en el ejercicio 2.a

2. MUX

(a) Implementación de un 2-to-1 MUX de 16-bits. La implementación es igual que un MUX 2x1 de 1 bit. En el .v, el output está en función del select. Si éste último es 0, entonces se le asignará a y el valor de a. En el otro caso, cuando s=1, y=b.


```
module mux16_2x1(a, b, s, y);
    input [15:0] a;
    input [15:0] b;
    input s;
    output [15:0]y;
    assign y = s? b : a|;
endmodule
```

El $test\ bench$ analiza dies tiempos diferentes. El select varía cada dos tiempos, para que dentro de ese intervalo se pueda observar cómo en cada tiempo el output cambia entre a y b. Los valores iniciales son: a=1111000011110000 y b=0000111100001111. Cada tiempo, a disminuye en 1, y cada dos tiempos b se incrementa en 1.


```
"ttmescale ins/ins
nudule muxio_zxi_tb;
    reg s;
    reg [15:0] a,b;
    wtre [15:0]y;
    muxio_zxi g (a,b,s,y);
    intial hours
    sdtspley ("time\t\ta\t\t\t\t\t\s\t\t\y");
        a = 16'biii1000011110000;
        b = 16'b0000111100001111;
        s = 16'b00;
        #10 $finish;
    snd
    intial begin
        seoulte ("%2d:\t*b\t*b\t*b\t*b\t*b", siles,a,b,s,y);
    int
    slwoys #1 a = a - 1;
    slwoys #1 s = 1s;
    always #2 b = b + 1;
    intial begin
        somprile ("muxio_2xi.vcd");
    sidespver;
    and
andnodule
```

La tabla de verdad obedece el comportamiento planteado.

A través de los waveforms queda más claro el cambio de valores de y, entre a y b.



(b) Implementación de un 8-to-1 MUX de 16-bits. Se crearon *small modules* que fueron integrados en un *top*. Para la construcción del sistema se partió del siguiente sistema.



El módulo NOT se encarga de negar a cada select, para que se puedan formar todas las combinaciones. El módulo niega un input de 1 bit.

Ya que hay 3 selects, entonces habrán $2^3=8$ posibles combinaciones. Es así que hay una compuerta AND para cada una, la cual se activará únicamente con un determinado input de selects. El módulo AND valida que la combinación de selects sea "high". De ser el caso, el wireoutput será igual al valor del bus de 16 bits. Si no, será un cero lógico de 16 bits.

```
anodule mux16_8x1_and(a, b, c, d, e);
    output [15:0]a;
    input [15:0]b;
    input c,d,e;
    wire validacion;
    assign validacion = (c & d & e);
assign a = validacion? b: 16'b00;
andmodule
```


Todos los $wire\ outputs$ previos se juntan en un único or de 8inputs. El output final tomará el valor del $wire\ cuya$ combinación de selects se "activó".

```
module mux16_8x1_or(l, m, n, o, p, q, r, s, t);
    output [15:0]l;
    input [15:0]m, n, o, p, q, r, s, t;
assign l = m | n | o | p | q | r | s | t;
endmodule
```


Se juntan los módulos previos en el .v, el cual está basado en el diagrama de MUX 8x1 anterior.

En el $test\ bench$ se asignan valores diferentes a cada uno de los 8 16-bitinputs. Dentro de un intervalo de 8 tiempos se permutan los selects, para ver que el output es igual a un diferente input en cada ocasión.

La tabla de verdad confirma lo descrito, cada tiempo el *output* corresponde a un único *input*.



Los waveforms permiten ver con mayor claridad la asignación al output de un diferente input en cada tiempo.



(c) Implementación de un 16-to-1 MUX de 16-bits. La elaboración de este sistema sigue la misma idea del diagrama del MUX 8x1, pero varían ciertas cosas.

El módulo NOT continúa devolviendo la negación de 1 bit.

Ya que ahora hay 4 selects, entonces existirán $2^4 = 16$ posibles combinaciones. De esta manera, el AND tiene que validar 4 selects de 1 bit cada uno. Si la combinación es "high", entonces el wire output será igual que el input, si no, un 0 de 16 bits.

```
nodule mux16_16x1_and(a, b, c, d, e, w);
    output [15:0]a;
    input [15:0]b;
    input c,d,e,w;
    wire validacion;
    assign validacion = (c&d&e&w);
assign a = validacion? b : 16'b00;
endmodule
```

En este caso, el OR tiene 16 wire outputs anteriores, de los cuales dejará pasar a aquel cuya combinación de selects fue "high".

Se juntan los módulos previos en el .v (top), que sigue la misma idea que el desarrollado para el MUX 8x1, solo que aumentando un select.

```
| Marke | Mux16_16x1(D0, D1, D2, D3, D4, D5, D6, D7, D8, D9, D10, D11, D12, D13, D14, D15, S0, S1, S2,S3,out);
| Output | [15:0] Dob, D1, D2, D3, D4, D5, D6, D7, D8, D9, D10, D11, D12, D13, D14, D15;
| Input | S0,S1,S2,S3;
| Input | S0,S1,S2,S3;
| Input | S0,S1, S2,S3;
| Input | S0,S1,S2,S3;
```

En el test bench se asignan valores únicos para cada input, y durante 16 tiempos, se generan todas las combinaciones de selects.

```
"timescale Ins/Ins
build mux16_16x1_tb;
wire[15:8]out;
    reg [15:0]D0, D1, D2, D3, D4, D5, D6, D7,D8, D9, D10, D11, D12, D13, D14, D15;
reg S0, S1, S2, S3;
mux16_16x1 g (D0, D1, D2, D3, D4, D5, D6, D7,D8, D9, D10, D11, D12, D13, D14, D15,S0, S1, S2,
S3,out);
    D0 = 16'b0000;
    D1 = 16'b0001;
    D2 = 16'b0101;
    D3 = 16'b0101;
    D6 = 16'b0101;
    D7 = 16'b0110;
    D7 = 16'b0110;
    D1 = 16'b1001;
    D11 = 16'b1010;
    D11 = 16'b1101;
    D12 = 16'b1101;
    D13 = 16'b1101;
    D14 = 16'b1101;
    D15 = 16'b1111;
    S0 = 0;
    S1 = 0;
    S2 = 0;
    S2 = 0;
    S3 = 0;
    S1 = 0;
    S2 = 0;
    S3 = 0;
    S3 = 0;
    S4 = 0;
    S5 = 0;
    S5 = 0;
    S6 = 0;
    S7 = 0;
    S7 = 0;
    S8 = 0;
    S8 = 0;
    S8 = 0;
    S9 = 0;
    S9 = 0;
    S9 = 0;
    S9 = 0;
    S1 = 0;
    S1 = 0;
    S2 = 0;
    S3 = 0;
    S1 = 0;
    S2 = 0;
    S3 = 0;
    S1 = 0;
    S2 = 0;
    S3 = 0;
    S3 = 0;
    S4 = 0;
    S5 = 0;
    S6 = 0;
    S7 = 0;
    S8 = 0;
    S9 =
```


La tabla de verdad corrobora lo planteado: el $output\ Y$ varía en valores conforme cambian los selects.

D5	D6	D7	D8	D9
0000000000000101	000000000000110	0000000000000111	999999999991999	000000000001001
0000000000000101	0000000000000110	0000000000000111	000000000001000	0000000000001001
0000000000000101	0000000000000110	0000000000000111	000000000001000	0000000000001001
999999999999191	0000000000000110	0000000000000111	999999999991999	0000000000001001
0000000000000101	999999999999119	0000000000000111	999999999991999	000000000001001
999999999999191	999999999999119	0000000000000111	999999999991999	000000000001001
999999999999191	999999999999119	0000000000000111	999999999991999	000000000001001
999999999999191	999999999999119	0000000000000111	999999999991999	0000000000001001
0000000000000101	0000000000000110	0000000000000111	000000000001000	0000000000001001
0000000000000101	999999999999119	999999999999111	999999999991999	000000000001001
0000000000000101	999999999999119	999999999999111	999999999991999	000000000001001
0000000000000101	999999999999119	0000000000000111	999999999991999	000000000001001
0000000000000101	999999999999119	0000000000000111	999999999991999	000000000001001
999999999999191	999999999999119	0000000000000111	999999999991999	000000000001001
0000000000000101	0000000000000110	0000000000000111	000000000001000	000000000001001
999999999999191	999999999999119	0000000000000111	000000000001000	000000000001001
0000000000000101	000000000000110	999999999999111	909999999991999	000000000001001

0000000000001010	0000000000001011	0000000000001100	0000000000001101	999999999991119
0000000000001010	0000000000001011	000000000001100	000000000001101	0000000000001110
0000000000001010	0000000000001011	000000000001100	000000000001101	0000000000001110
0000000000001010	0000000000001011	000000000001100	000000000001101	0000000000001110
999999999991919	0000000000001011	000000000001100	000000000001101	0000000000001110
999999999991919	0000000000001011	000000000001100	000000000001101	0000000000001110
0000000000001010	0000000000001011	000000000001100	000000000001101	0000000000001110
999999999991919	0000000000001011	0000000000001100	0000000000001101	0000000000001110
999999999991919	999999999991911	999999999991199	999999999991191	000000000001110
999999999991919	999999999991911	999999999991199	999999999991191	0000000000001110
999999999991919	0000000000001011	000000000001100	999999999991191	0000000000001110
999999999991919	0000000000001011	000000000001100	999999999991191	0000000000001110
0000000000001010	0000000000001011	000000000001100	000000000001101	999999999991119
0000000000001010	0000000000001011	000000000001100	000000000001101	0000000000001110
999999999991919	0000000000001011	0000000000001100	000000000001101	0000000000001110
999999999991919	999999999991911	999999999991199	999999999991191	000000000001110
0000000000001010	999999999991911	000000000001100	999999999991191	0000000000001110

		0000000000000000
		000000000000000000000000000000000000000
		999999999999919
		999999999999911
		999999999999199
		999999999999191
		999999999999119
		0000000000000111
		999999999991999
		999999999991991
		999999999991919
		999999999991911
		999999999991199
		999999999991191
		0000000000001110
		000000000001111
		99999999999999

Los waveforms ilustran mejor la variación del $output\ Y.$



3. DEMUX

(a) Implementación del DEMUX 1-to-2 de 16-bits. Se elaboró todo en el .v, pues no tenía mucha complejidad. A cada output se le asigna el valor del input si y solo si un determinado select está presente. A y0 se le asigna D0 si s=0, y a y1 se le asigna D0 si s=1. Cuando el select no le corresponde al output, se le asigna un 0 de 16 bits.

En el $test\ bench$ se asignan ún valor inicial D0=16'b01. Cada tiempo, por 6 tiempos, D0 aumentará en 1, y el select se negará, para ver que los outputs toman distintos valores dependiendo del valor del select.

```
timescale ins/ins
module demux16_1x2_tv;
    reg $;
    reg [15:0]D0;
    wire [15:0]y0,y1;
    demux16_1x2 g(D0,s,y0,y1);
    initial basin
    $display("time\t\tD0\t\ts\t\ty0\t\t\ty1");
        D0 = 16'b01;
        s = 0;
        #6 $finish;


end
initial basin
        Soonitor("%2d:\t%b\t%b\t%b\t%b",$fine,D0,s,y0,y1);
end
always #1 s = !s;
    pleays #1 D0 = D0 + 1;

initial basin
        Sourprile("demux16_1x2.vcd");
        6dumpvare;
end
andModule
```

La tabla de verdad confirma lo planteado.

```
у1
VCD info: dumpfile demux16_1x2.vcd opened for output.
       00000000000000001
                                      000000000000000001
                                                              00000000000000000
       00000000000000000
                                                              00000000000000010
       0000000000000011
                                      0000000000000011
                                                              00000000000000000
       0000000000000100
                                      0000000000000000
                                                              0000000000000100
       0000000000000101
                                      0000000000000101
                                                              00000000000000000
       0000000000000110
                                      00000000000000000
                                                              0000000000000110
       0000000000000111
                                      0000000000000111
```

A través de los waveforms se puede ver cómo el valor de D0 se le asigna a un determinado output según el valor de s.




(b) Implementación del DEMUX 1-to-8 de 16-bits. De acuerdo a la misma idea anterior, si una determinada combinación de selects se presenta para determinado output, entonces a éste se le asigna el valor de D0. De lo contrario, se le asigna un 0 de 16 bits. En este caso, el select es un bus de 3 bits, con el que se pueden generar 2³ = 8 posibles combinaciones.

```
| location | location
```

En el $test\ bench$ se asignan ún valor inicial D0=16'b01. Se analizan 8 tiempos, dentro de los cuales cada se generarán todas las combinaciones de 3 bits del select. Esto permitirá ver que en cada tiempo, solo un output tendrá el valor de D0.

La tabla de verdad corrobora lo elaborado.

Con los waveforms se puede observar que en cada tiempo solo un output toma el valor de D0.





(c) Implementación del DEMUX 1-to-16 de 16-bits. Conforme a la misma idea de los dos ejercicios anteriores, si una determinada combinación de *selects* se presenta para determinado output, entonces a éste se le asigna el valor de D0. De lo contrario, se le asigna un 0 de 16 bits. En este caso, el *select* es un bus de 4 bits, con el que se pueden generar 2⁴ = 16 posibles combinaciones.


```
demux16_1x16(D0, s, y0, y1, y2, y3, y4, y5, y6, y7,y8,y9,y10,y11,y12,y13,y14,y15);
input [15:0] D0;
input [3:0]s;
output [15:0] y0, y1, y2, y3, y4, y5, y6, y7,y8,y9,y10,y11,y12,y13,y14,y15;
satism y0 = (s == 4'b0000) ? D0 : 16'b0;
satism y1 = (s == 4'b001) ? D0 : 16'b0;
satism y2 = (s == 4'b001) ? D0 : 16'b0;
satism y3 = (s == 4'b001) ? D0 : 16'b0;
satism y4 = (s == 4'b010) ? D0 : 16'b0;
satism y5 = (s == 4'b0110) ? D0 : 16'b0;
satism y5 = (s == 4'b0110) ? D0 : 16'b0;
satism y6 = (s == 4'b0111) ? D0 : 16'b0;
satism y7 = (s == 4'b0111) ? D0 : 16'b0;
satism y9 = (s == 4'b1000) ? D0 : 16'b0;
satism y9 = (s == 4'b1000) ? D0 : 16'b0;
satism y1 = (s == 4'b1000) ? D0 : 16'b0;
satism y1 = (s == 4'b1000) ? D0 : 16'b0;
satism y13 = (s == 4'b1011) ? D0 : 16'b0;
satism y14 = (s == 4'b1110) ? D0 : 16'b0;
satism y14 = (s == 4'b1110) ? D0 : 16'b0;
satism y14 = (s == 4'b1111) ? D0 : 16'b0;
satism y14 = (s == 4'b1111) ? D0 : 16'b0;
```


En el $test\ bench$ se asignan ún valor inicial D0=16'b01. Se analizan 16 tiempos, dentro de los cuales cada se generarán todas las combinaciones de 4 bits del select. Esto permitirá ver que en cada tiempo, solo un output tendrá el valor de D0.

La tabla de verdad confirma el planteamiento anterior.










Los waveforms permiten ver el cambio en determinados outputs de una manera más eficiente.



4. Implementación de un decoder 3-to-8 (m - 2^m). Se tiene un input n de 3 bits, cuyos 8 posibles valores indican qué posición del output de 8 bits será 1. Si se presenta una combinación de particular de n, entonces una posición (7:0) del output será 1, y las demás 0. Se tiene un enable que verifica antes de todo la "autorización" del sistema. Cuando ena = 1, entonces proceden las validaciones de n. No obstante, en el caso de que n = 0, no es necesario ver el valor de n (se toman como don't care), pues automáticamente todas las posiciones del output serán 0.

```
module decoder3x8(n,ena,d);
    input [2:0] n;
    input ena;
    output [7:0]d;

essign d[0] = (ena==1) ?((n ==3'b000) ? 1: 0):0;
    assign d[1] = (ena==1) ?((n ==3'b001) ? 1: 0):0;
    assign d[2] = (ena==1) ?((n ==3'b010) ? 1: 0):0;
    assign d[3] = (ena==1) ?((n ==3'b010) ? 1: 0):0;
    assign d[4] = (ena==1) ?((n ==3'b100) ? 1: 0):0;
    assign d[5] = (ena==1) ?((n ==3'b101) ? 1: 0):0;
    assign d[6] = (ena==1) ?((n ==3'b110) ? 1: 0):0;
    assign d[7] = (ena==1) ?((n ==3'b111) ? 1: 0):0;
    assign d[7] = (ena==1) ?((n ==3'b111) ? 1: 0):0;
```

En el $test\ bench$, el valor inicial de n es 000. Se generarán todas las combinaciones de éste durante 8 tiempos. Esto permitirá analizar que en cada tiempo una posición diferente del output se vuelve 1.

En la tabla de verdad se puede ver que en cada tiempo un bit diferente de d es 1, y los demás son 0. Asimismo, en el último tiempo analizado, el enable = 0, por lo que n está lleno de don't cares, y todos los bits de d son 0.

time	e ena	n[2]	n[1]	n[0]	d[7]	d[6]	d[5]	d[4]	d[3]	d[2]	d[1]	d[0]
VCD	info: du	mpfile ded	coder3x8	.vcd ope	ned for d	output.						
0:	1	Θ	0	0	0	0	0	0	0	0	0	1
1:	1	0	0	1	0	0	0	0	0	0	1	0
2:	1	0	1	0	0	0	0	0	0	1	0	0
3:	1	0	1	1	0	0	0		1	0	0	0
4:	1	1	0	0	0	0	0	1	0	0	0	0
5:	1	1	0	1	0	0	1		0	0	0	0
6:	1	1	1	0	0	1	0	0	0	0	0	0
7:	1	1	1	1	1	0	0		0	0	0	0
8:	0	Х	Х	Х	0	0	0	0	0	0	0	0

Los waveforms enclarecen el cambio de 0 a 1 de un determinado bit de d en cada tiempo.



5. Implementación de un priority encoder 8-to-3. La implementación de este sistema se hizo con casex. Éste es un tipo particular de case statement, que permite comparar bits "sin importar" ciertas posiciones. En este caso, compara el input d de 8 bits con 8 diferentes posibilidades, cada posición igual a 1, y las otras igual a 0. El casex analiza d (de izquierda a derecha) hasta encontrar un 1. El valor de los bits después del 1 no son de relevancia. Como el priority encoder es la operación inversa del ejercicio anterior (decoder), entonces no es necesario analizar lo que viene después del 1 en d, pues ya se sabe que no habrá otro 1. De igual manera como antes, se asigna 000 a n cuando ena = 0; de lo contrario, se analizan los bits.

```
module encoder8x3 (d,ena,n);
    input [7:0]d;
    input ena;
    output [2:0]n;
    reg [2:0]n;
    slways @(d,ena) begin
    if (ena==1)begin
        casex(d)
    8'b1??????? : n = 3'b111;
    8'b01?????? : n = 3'b101;
    8'b001????? : n = 3'b101;
    8'b00001??? : n = 3'b101;
    8'b000001?? : n = 3'b101;
    8'b0000001? : n = 3'b001;
    8'b0000001? : n = 3'b000;
    default: n = 3'b000;
    endcase
    end
    else begin n = 3'b000;end
```

En el test bench se asigna como valor inicial d=8'b00 y ena=1. Durante 8 tiempos se cambia el valor de d, para observar el cambio en n. En el noveno tiempo se asigna ena=0.


La tabla de verdad verifica el comportamiento planteado del sistema.

time	ena	d[7]	d[6]	d[5]	d[4]	d[3]	d[2]	d[1]	d[0]	n[2]	n[1]	n[0]
VCD i	nfo: dum	pfile enc	coder8x3.	.vcd oper	ned for d	output.						
0:	1	0	0	0	0	0	0	0	0	0	0	0
1:	1	0	0	0	0	0	0	0	1	0	0	0
2:	1	0	0	0	0	0	0	1	Х	0	0	1
3:	1	0	0	0	0	0	1	Х	Х	0	1	0
4:	1	0	0	0	0	1	Х	Х	Х	0	1	1
5:	1	0	0	0	1	Х	Х	Х	Х	1	0	0
6:	1	0	0	1	Х	Х	Х	Х	Х	1	0	1
7:	1	0	1	Х	Χ	Χ	Χ	Х	Х	1	1	0
8:	1	1	Х	Х	Х	Х	Х	Х	Х	1	1	1
9:	0	X	Х	Х	Х	Х	Х	Х	Х	0	0	0

Los waveforms ayudan a la visualización del cambio en los valores de cada bit de d, entre 0, 1 y don't care. Para cada valor de d, hay un valor de n diferente.



6. Implementación del barrel shifter de 32-bits. Ésta operación tiene que ser capaz de mover un input d de 32 bits hacia la derecha o izquierda, llenando los espacios vaciós con ceros o con el valor de d[31]. Se partió del siguiente diagrama:



Primero se construye un wire e, a través del módulo ANDE. Cuando arith=1, entonces e toma el valor de d[31], concatenado 16 veces. En el caso contrario, e=16'b00.

```
nodele ANDE(d,arith,e);
    input d;
    input arith;
    output [15:0]e;
    wire [15:0]temp;
    assign temp = {16{d}};
    assign e = arith? temp: 16'b00;
enumonated
```

Después se genera el módulo mux32 2x1, que se utilizará 10 veces a lo largo del *shifter*. Si el *select s* es 0, entonces el *wire y* tomará el valor de a. De lo contrario, tomará el valor de b.

```
nodule mux32_2x1(a, b, s, y);
    input [31:0] a;
    input [31:0] b;
    input s;
    output [31:0]y;
    assign y = s? b : a;
endmodule
```

En el .v se "llaman" a los módulos previamente indicados siguiendo el "camino" del diagrama anterior. El input sa de 5 bits contiene los selects que se usarán a lo largo del shifter. Después de que los 10 MUX se "ejecuten", el valor final de la operación es asignado a sh.

```
input [31:0]d;
    input [31:0]d;
    input [4:0]sa;
    input [31:0]sh;
    wire [31:0]sh;
    wire [31:0]sh;
    wire [31:0]s4,s3,s2,s1;
    wire [15:0]e,z;

assian z = 16'b00;
    ANDE ande(d[31],arith,e);

mux32_2x1 firstgreenmux({d[15:0],z},{e,d[31:16]},right,green0);
    mux32_2x1 firstbluemux(d,green0,sa[4],s4);
    mux32_2x1 secondgreenmux(s4s[23:0],z[7:0],{e[7:0],s4[31:8]},right,green1);
    mux32_2x1 secondgreenmux(s4,green1,sa[3],s3);
    mux32_2x1 thirdgreenmux(s3,green2,sa[2],s2);
    mux32_2x1 thirddbluemux(s3,green2,sa[2],s2);
    mux32_2x1 fourthbluemux(s2,green3,sa[1],s1);
    mux32_2x1 fourthbluemux(s2,green3,sa[1],s1);
    mux32_2x1 fifthgreenmux({s1[30:0],z[0]},{e[0],s1[31:1]},right,green4);
    mux32_2x1 fifthbluemux(s1,green4,sa[0],sh);

and a single first firs
```

A través de la tabla de verdad se pueden observar cómo se dan los movimientos. En el tiempo 1, hay un right logicalic shift, porque se mueve a la derecha y se rellenan los espacios vacíos con ceros. En el tiempo 2, hay un right arithmetic shift, ya que se mueve a la derecha y se replica d[31] en las posiciones vacías. Finalmente, en el tiempo 3 hay un left logical shift, pues se mueve a la izquierda y se llenan los espacios vacíos con ceros.

A través de los waveforms se puede apreciar cómo cambian de valor ciertos bits de sh. Se ven con claridad los shifts.

