Lab 02 Arquitectura de Computadores Sección 2

Joaquín Ramírez

Mayo 04, 2020

- 1. Será implementado en el ejercicio 2.a
- 2. (a) Implementación de un 2-to-1 MUX de 16-bits.La implementación es igual que un MUX 2x1 de 1 bi. La complejidad no requirió separar los módulos en small y top. Se probaron 10 tiempos, en los que cada un segundo a disminuye en 1, mientras que b aumenta en 1 cada dos segundos. Se observa que cuando el select s está "low", el valor de y es el de b, y cuando está "high", y toma el valor de a. El diagrama en GTKWave comprueba la tabla de verdad.

```
module mux16_2x1(a, b, s, y);
    input [15:0] a;
    input [15:0] b;
    input s;

    output [15:0]y;

    assign y = s? a : b;
endmodule
```

time	e a	Ь	S	у
VCD	info: dumpfile mux16_2x1	.vcd opened for output.		
0:	1111000011110000	0000111100001111	0	0000111100001111
1:	1111000011101111	0000111100001111	1	1111000011101111
2:	1111000011101110	0000111100010000	0	0000111100010000
3:	1111000011101101	0000111100010000	1	1111000011101101
4:	1111000011101100	0000111100010001	0	0000111100010001
5:	1111000011101011	0000111100010001	1	1111000011101011
6:	1111000011101010	0000111100010010	0	0000111100010010
7:	1111000011101001	0000111100010010	1	1111000011101001
8:	1111000011101000	0000111100010011	0	0000111100010011
9:	1111000011100111	0000111100010011	1	1111000011100111
10:	1111000011100110	0000111100010100	0	000011110 <u>0</u> 010100



(b) Implementación de un 8-to-1 MUX de 16-bits. Se crearon por separado módulos de OR, AND y NOT gate (small), y se llamaron en el top. En el test bench se puede apreciar que para cada combinación entre selects, el output es un input único. La tabla de verdad coincide con la representación en GTKWave.

```
nadule mux16_8x1_or(l, m, n, o, p, q, r, s, t);
        output [15:0]l;
        input [15:0]m, n, o, p, q, r, s, t;
ussign l = m | n | o | p | q | r | s | t;
undwodule
```

(c) Implementación de un 16-to-1 MUX de 16-bits. El mismo concepto previo, pero ahora hay que aumentar 8 inputs, por lo que

```
module mux16_8x1_and(a, b, c, d, e);
    output [15:0]a;
    input [15:0]b;
    input c,d,e;
    wire validacion;
    assign validacion = (c & d & e);
essign a = validacion? b: 16'b00;
endmodule
```

time	D0	D1	D2	D3	D4
/CD i	.nfo: dumpfile mux16_8x1	.vcd opened for output.			
	0000000000000000	0000000000000001	0000000000000010	0000000000000011	0000000000000100
1:	0000000000000000	0000000000000001	0000000000000010	0000000000000011	0000000000000100
2:	0000000000000000	0000000000000001	0000000000000010	0000000000000011	0000000000000100
	0000000000000000	0000000000000001	0000000000000010	0000000000000011	0000000000000100
4:	0000000000000000	0000000000000001	0000000000000010	0000000000000011	0000000000000100
5:	0000000000000000	0000000000000001	0000000000000010	0000000000000011	0000000000000100
6:	0000000000000000	0000000000000001	0000000000000010	0000000000000011	0000000000000100
7:	0000000000000000	0000000000000001	0000000000000010	0000000000000011	0000000000000100
8:	0000000000000000	0000000000000001	0000000000000010	0000000000000011	0000000000000100

D5	D6	D7	S2	S1	S0	Υ
0000000000000101	0000000000000110	0000000000000111				00000000000000000
0000000000000101	000000000000110	0000000000000111				00000000000000001
0000000000000101	000000000000110	0000000000000111				00000000000000010
0000000000000101	000000000000110	0000000000000111				0000000000000011
0000000000000101	000000000000110	0000000000000111				0000000000000100
0000000000000101	000000000000110	000000000000111				0000000000000101
0000000000000101	000000000000110	0000000000000111				0000000000000110
0000000000000101	000000000000110	0000000000000111				0000000000000111
0000000000000101	000000000000110	000000000000111				00000000000000000
	000000000000000000000000000000000000000	0000000000000111				333333333333333



un select más es necesario,

```
module mux16_16x1_or(l, m, n, o, p, q, r, s, t, a, b, c, d, e, f, g, h);
    output [15:0]l;
    input [15:0]m, n, o, p, q, r, s, t, a, b, c, d, e, f, g, h;
    input [15:0]m, n, o, p, q, r, s, t, a, b, c, d, e, f, g, h;
    individuals
```

- 3.
- 4. .
- 5. .
- 6. .

```
module mux16_16x1_and(a, b, c, d, e, w);
    output [15:0]a;
    input [15:0]b;
    input c,d,e,w;
    wtre validacion;
    assign validacion = (c&d&e&w);
assign a = validacion? b : 16'b00;
endmodule
```

```
COUNTY MUX16_16x1(D0, D1, D2, D3, D4, D5, D6, D7, D8, D9, D10, D11, D12, D13, D14, D15, S0, S1, S2,S3,out);
output [15:0] D0,D1,D2,D3,D4,D5,D6,D7,D8,D9,D10,D11,D12,D13,D14,D15;
input [5:0] D0,D1,D2,D3,D4,D5,D6,D7,D8,D9,D10,D11,D12,D13,D14,D15;
input S0,S1,S2,S3;
input NS0, NS1, NS2,NS3;
wire [15:0]T1, T2, T3, T4, T5, T6, T7, T8,T9,T10,T11,T12,T13,T14,T15,T16;

mux16_16x1_not a1(NS0, S0);
mux16_16x1_not a2(NS1, S1);
mux16_16x1_not a3(NS2, S2);
mux16_16x1_not a4(NS3, S3);

mux16_16x1_and u1(T1, D0, NS0, NS1, NS2, NS3);
mux16_16x1_and u2(T2, D1, S0, NS1, NS2, NS3);
mux16_16x1_and u3(T3, D2, NS0, S1, NS2, NS3);
mux16_16x1_and u4(T4, D3, S0, S1, NS2, NS3);
mux16_16x1_and u5(T5, D4, NS0, NS1, S2, NS3);
mux16_16x1_and u5(T5, D4, NS0, NS1, S2, NS3);
mux16_16x1_and u7(T7, D6, NS0, S1, S2, NS3);
mux16_16x1_and u8(T8, D7, S0, S1, S2, NS3);
mux16_16x1_and u8(T8, D7, S0, S1, NS2, S3);
mux16_16x1_and u1(T11, D10, NS0, S1, NS2, S3);
mux16_16x1_and u1(T11, D10, NS0, S1, NS2, S3);
mux16_16x1_and u1(T11, D10, NS0, S1, NS2, S3);
mux16_16x1_and u1(T11, D11, S0, S1, NS2, S3);
mux16_16x1_and u1(T11, D11, S0, S1, NS2, S3);
mux16_16x1_and u1(T14, D13, S0, NS1, S2, S3);
mux16_16x1_and u1(T14, D13, S0, NS1, S2, S3);
mux16_16x1_and u1(T14, D13, S0, NS1, S2, S3);
mux16_16x1_and u1(T14, D14, NS0, S1, S2, S3);
mux16_16x1_and u1(T14, D15, S0, N1, S2, S3);
mux16_16x1_and u1(T14, D15, T1, T2, T3, T4, T5, T6, T7, T8,T9,T10,T11,T12,T13,T14,T15,T16);

**Max16u14**
```

ine	D9	D1	02	D3	D4
	nfo: dumpfile mux16_16x	1.vcd opened for output.			
	000000000000000	00000000000000001	00000000000000010	0000000000000011	0000000000000100
	0000000000000000	00000000000000001	00000000000000010	0000000000000011	0000000000000100
	0000000000000000	0000000000000001	0000000000000010	0000000000000011	00000000000000100
	0000000000000000	0000000000000001	0000000000000010	0000000000000011	00000000000000100
	0000000000000000	0000000000000001	0000000000000010	999999999999911	00000000000000100
	0000000000000000	999999999999991	0000000000000010	999999999999911	00000000000000100
	0000000000000000	999999999999991	0000000000000010	999999999999911	999999999999199
	000000000000000	999999999999991	0000000000000010	999999999999911	000000000000000100
8:	000000000000000	99999999999991	0000000000000010	999999999999911	000000000000000000000000000000000000000
	0000000000000000	0000000000000001	0000000000000010	0000000000000011	000000000000000000000000000000000000000
	0000000000000000	0000000000000001	0000000000000010	000000000000011	000000000000000000000000000000000000000
	0000000000000000	0000000000000001	0000000000000010	0000000000000011	9999999999999199
	0000000000000000	0000000000000001	0000000000000010	999999999999911	9999999999999199
	0000000000000000	999999999999991	0000000000000010	999999999999911	9999999999999199
	000000000000000	0000000000000001	0000000000000010	999999999999911	9999999999999199
	0000000000000000	0000000000000001	0000000000000010	000000000000011	9999999999999199
	0000000000000000	00000000000000001	00000000000000010	0000000000000011	0000000000000100

0000000000000101	0000000000000110	0000000000000111	000000000001000	000000000000100
0000000000000101	000000000000110	0000000000000111	000000000001000	999999999999199
0000000000000101	000000000000110	0000000000000111	000000000001000	999999999999199
0000000000000101	000000000000110	0000000000000111	000000000001000	0000000000000100
0000000000000101	000000000000110	0000000000000111	000000000001000	0000000000000100
0000000000000101	000000000000110	0000000000000111	000000000001000	999999999999199
0000000000000101	000000000000110	0000000000000111	000000000001000	999999999999199
0000000000000101	000000000000110	0000000000000111	000000000001000	999999999999199
999999999999191	000000000000110	0000000000000111	000000000001000	999999999999199
999999999999191	000000000000110	0000000000000111	000000000001000	99999999999199
0000000000000101	000000000000110	0000000000000111	000000000001000	0000000000000100
0000000000000101	000000000000110	0000000000000111	000000000001000	0000000000000100
0000000000000101	000000000000110	0000000000000111	000000000001000	999999999999199
0000000000000101	000000000000110	0000000000000111	000000000001000	999999999999199
999999999999191	000000000000110	0000000000000111	000000000001000	999999999999199
0000000000000101	0000000000000110	0000000000000111	000000000001000	999999999999199
0000000000000101	000000000000110	000000000000111	000000000001000	000000000000100

D10	D11	D12	D13	D14
9090909090901010	0000000000001011	000000000001100	0000000000001101	0000000000001110
9999999999991919	0000000000001011	000000000001100	000000000001101	0000000000001110
90000999999991010	0000000000001011	000000000001100	000000000001101	0000000000001110
9000000000001010	0000000000001011	000000000001100	000000000001101	0000000000001116
9099999999991010	0000000000001011	000000000001100	000000000001101	0000000000001110
9000000000001010	0000000000001011	000000000001100	000000000001101	0000000000001110
9999999999991919	0000000000001011	999999999991199	000000000001101	0000000000001110
9000000000001010	0000000000001011	999999999991199	000000000001101	0000000000001110
9000000000001010	0000000000001011	000000000001100	000000000001101	9999999999991116
9999999999991919	0000000000001011	000000000001100	000000000001101	999999999991116
9999999999991919	0000000000001011	999999999991199	000000000001101	0000000000001110
9999999999991010	999999999991911	999999999991199	000000000001101	0000000000001110
9999999999991010	0000000000001011	999999999991199	000000000001101	0000000000001110
9999999999991010	0000000000001011	999999999991199	000000000001101	0000000000001110
9000000000001010	0000000000001011	000000000001100	000000000001101	9999999999991116
9999999999991919	000000000001011	000000000001100	000000000001101	9999999999991110
999999999991919	000000000001011	000000000001100	000000000001101	0000000000001110



