Санкт-Петербургский политехнический университет Петра Великого Институт электроники и телекоммуникаций

Высшая школа электроники и микросистемной техники

КУРСОВАЯ РАБОТА

Перестраиваемый фильтр (дифференцирование, интегрирование)

по дисциплине «Автоматизированная разработка цифровых интегральных схем»

Выполнил студент 4941104/20701	подпись студента	А. Каврук
Дата сдачи пояснительной записки: «_	_8»декабря	2023 г.
Преподаватель: доцент, к. т. н.	подпись	М. С. Енученко
Дата защиты: « » декабря 2023 г. Оценка:		
Члены комиссии:		
доцент, ВШЭиМТ		М. С. Енученко
доцент, ВШЭиМТ		И. М. Пятак
доцент, ВШЭиМТ		М. М. Пилипко

САНКТ-ПЕТЕРБУРГСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ПЕТРА ВЕЛИКОГО

Институт электроники и телекоммуникаций Высшая школа электроники и микросистемной техники

ЗАЛАНИЕ

на выполнение курсовой работы по дисциплине

Автоматизированная разработка цифровых интегральных схем

студенту Кавруку Александру

группа: 4941104/20701

семестр: 3

1. Тема работы:

Перестраиваемый фильтр (дифференцирование, интегрирование)

- 2. Срок сдачи студентом законченной работы: 08.12.2023
- 3. Исходные данные по работе:

Требования и результаты, полученные в ходе выполнения практической работы предыдущего семестра по курсу «Цифровые устройства обработки сигналов», в том числе математическая модель устройства в MATLAB/Simulink.

4. Содержание работы (перечень подлежащих разработке вопросов):

Выполнить разработку цифровой интегральной схемы (ASIC), выполняющую функцию блока, разработанного в предыдущем семестре, с использование пакета программ Cadence. В частности: 1. Разработать описание блока цифровой обработки сигналов на языке Verilog HDL (синтезируемое подмножество конструкций языка) согласно выданной теме работы, а также создать все файлы, требуемые для успешного выполнения последующих этапов курсовой работы; 2. Провести компьютерное моделирование (Cadence Incisive), логический синтез (Cadence RTL Compiler), генерацию топологии (Cadence Encounter) устройства и выполнить импорт устройства в среду разработки аналоговых ИС (Cadence Virtuoso) с последующей верификацией (Cadence Assura/PVS).

Перечень обязательного сопроводительного материала:

- 1. Исходный код блока на языке Verilog, в том числе модуля для тестирования (моделирования);
- 2. Файлы описания временных ограничений (.sdc);
- Сценарии (ТСL файлы) для проведения синтеза и генерации топологии;
- 4. Результаты компьютерного моделирования на всех этапах проектирования (как для исходного RTL кода, так и для списка межсоединений ячеек библиотеки), подтверждающие соответствие устройства своей исходной математической модели;
- 5. Отчёты статического временного анализа (STA) для этапов логического синтеза и всех этапов построения топологии, отчёты прохождения проверок DRC и LVS.

Все файлы с исходными кодами (Verilog, SDC, TCL и т. п.) должны сопровождаться комментариями.

Структура пояснительной записки:

- Ввеление:
- Основная часть:
- Заключение:
- Список использованных источников.

Требования к разработке:

- 1. Разработку проекта вести с помощью системы контроля версий Git, в качестве удаленного хранилиша (репозитория) использовать https://github.com. Ссылка на открытый репозиторий с выполненным проектом должна быть указана в работе;
- 2. Критический путь устройства должен быть определён и не должен превышать по длине критический путь исходной математической модели;
- 3. Тактовая частота устройства должна быть не менее 20 МГ и, неопределённость тактового

Описание на языке Verilog должно содержать в явном виде понижение/повышение частоты
дискретизации, если это предусмотрено назначением и/или функциональными особенностями
устройства. Допустимо предполагать, что внешние тактовые сигналы синхронные.
 Перемент графитерация

5. Перечень графического материала (с указанием обязательных рисунков):

Дата выдачи задания: 14.09.2023

7. Форма отчётности: пояснительная записка о курсовой работе

(данное задание прилагается к пояснительной записке)

М. С. Енученко Margatho (nognica) Преподаватель (инициалы, фамилия) А. Каврук Студент (инициалы, фамилия)

Реферат

Отчёт 48 с., 15 рис., 1 табл., 3 источника, 8 прилож.

ЦИФРОВЫЕ УСТРОЙСТВА, ФИЛЬТРЫ, ИНТЕГРАЛЬНЫЕ СХЕМЫ, СИНТЕЗ, ВЕРИФИКАЦИЯ

Объектом исследования является автоматизация процесса проектирования цифрового устройства.

Цель работы – разработка цифровой интегральной схемы (ASIC).

В ходе работы на поведенческом уровне на языке System Verilog был описан фильтр и средствами САПР Cadence была разработана его топология. Устройство удовлетворяет критерию работоспособности на частоте 20 МГц, и полностью соответствует ранее разработанной математической модели. Также было проанализировано максимальное быстродействие схемы, данная реализация способна работать при тактовой частоте 40 МГц.

Содержание

1	Вве	дение	6
2	Осн	новная часть	7
	2.1	Опорная модель	7
	2.2	Поведенческий уровень	7
	2.3	Синтез	11
	2.4	Топология	13
	2.5	Верификация	15
3	Прі	иложение	20
	3.1	HDL-код упакованных параметров	20
	3.2	HDL-код схемы	20
	3.3	Файл с тестовыми воздействиями	29
	3.4	Сценарий MATLAB для тестирования	32
	3.5	Файл с ограничениями	39
	3.6	Сценарий логического синтеза	40
	3.7	Файл МММС	41
	3.8	Сценарий создания топологии фильтра	43
3	аключ	ение	48
4	Спі	исок использованных источников	. 49

1 Введение

В связи с развитием кремниевой технологии и математического аппарата анализа дискретных систем цифровые устройства все больше замещают аналоговую обработку. Преимущества цифровых устройств — высокая помехоустойчивость, возможность реализации достаточно сложных алгоритмов обработки сигнала (БПФ). В свою очередь для реализация сложных алгоритмов и окружающей периферии требуется создание достаточно больших интегральных схем (БИС и СБИС), которые человек не сможет собрать вручную и тем более создать топологию на кристалле. Эта задача отведена алгоритмам САПР, инженеру остается описать устройство на языках описания аппаратуры (HDL).

В данной работе предлагается пройти маршрут создания перестраиваемого фильтра (дифференцирование, интегрирование) ASIC, математическая модель которого была разработана ранее. Стадии создания маршрута проектирования велись в системе контроля версий GitHub, URL: https://github.com/loris19905/projects/tree/main/adaptive_filter

2 Основная часть

2.1 Опорная модель

Ранее была разработана математическая модель фильтра с полосой 0,75 от частоты дискретизации, которая в зависимости от управляющего сигнала могла работать как в режиме дифференцирования, так и в режиме интегрирования. За основу был взят интегратор Тика [1] и дифференциатор в виде КИХ-фильтра 9-го порядка. Интегратор Тика взят был с тем расчетом, что он имеет в заданной полосе наименьшую среднеквадратичную ошибку в сравнении с идеальным интегратором. Коэффициенты КИХ-фильтра дифференциатора были получены при помощи fdatool в среде МАТLАВ, применяемый метод – метод Паркса-МакКлеллана.

Архитектурным решением для такой реализации является переключение коэффициентов импульсной характеристики при помощи мультиплексора по управляющему сигналу. При этом на вход части триггеров, которые находятся в сдвиговом регистре, необходимо подать нули) при работе в режиме интегратора. При работе в режиме дифференциатора данные в петле обратной связи подменяются нулями, что эквивалентно отсутствию обратной связи; при работе в режиме интегратора на последний сумматор подаются уже данные с триггеров. Схема фильтра в среде Simulink представлена на рисунке 1.




Рисунок 1 – Схема фильтра в среде Simulink

Фильтр был разработан с тем расчетом, что разрядность вычислительных блоков минимальна и в точности соответствует математической модели расширенной разрядности (64-бита с плавающей точкой) в соответствии с первоначальным ограничением по ширине данных (14 бит). Порог чувствительность фильтра в режиме интегратора варьируется от 1 МЗР (младший значащий разряд) на низких частотах до 2 МЗР на высоких частотах, в режиме дифференциатора – от 3 МЗР до 1 МЗР. Теперь математическую модель необходимо представить в виде кода на HDL.

2.2 Поведенческий уровень

На данном этапе производится описание фильтра на уровне регистров на одном из языков описания аппаратуры (HDL – hardware description language). Данный этап можно было реализовать при помощи встроенной утилиты HDL Coder в среде MATLAB или же самостоятельно. Ввиду отсутствия данного пакета код писался вручную. Структура кода состоит из описательной части (RTL) на языке System Verilog и файлапакета с объявлением вспомогательных параметров таких как ширина дробной части и всего слова на выходе вычислительных блоков, количество коэффициентов импульсной характеристик КИХ-фильтра, количество «уникальных» коэффициентов интегратора. Для вычислительных блоков таких как вычитание, суммирование и умножение реализовано округление к ближайшему, точно так же как в самой модели. Файл-пакет с параметрами можно найти в репозитории и в приложении 3.1, файл с описанием фильтра представлен в приложении.

В исходном коде фильтра имеется как синтезируемая, так и несинтезируемая части, которая используется для проверки работы операции умножения и вычитания. Несинтезируемая часть генерируется только, если включен параметр SIM_EN, во время синтеза данный параметр принимает значение 0 по умолчанию. К описанию фильтра также добавлен файл для верификации с набором тестовых воздействий (testbench), в котором происходит считывание данных модели и проверяется побитовое соответствие с выходом написанного модуля; в консоль выводится результат проверки каждого отсчета. Дополнительно для проверки в MATLAB записывается файл с выходными данными. В приложении 3.3 вынесен testbench. Дополнительно через параметр INCLUDE_SDF вынесена возможность запуска симуляции с учетом паразитных параметров, которые хранятся в файле .sdf.

Также был написан сценарий в MATLAB, в котором можно задать параметры входного сигнала и режим работы фильтра, далее автоматически будет запущена математическая модель, и будет записан файл с входным воздействием и откликом.

Таким образом, на рисунке 2 изображен результат разработки (elaboration) в САПР Vivado, на рисунке 3 показан выходной сигнал в симуляторе Questa Advanced Simulator. Из диаграммы видна подача входных данных на порт s_tdata, правильно считанные данные подчеркиваются сигналов s_tvalid; аналогично мы видим данные на выходе фильтра по сигналу m_tdata, правильные данные подчеркиваются сигналом m_tvalid; в testbench также производится чтение файла, в котором записан выходной сигнал математической модель, и сбор этих данных в память, по которой в дальнейшем будут вытаскиваться значения по счетчику. Каждый раз при поступлении m_tvalid счетчик инкрементируется.

Если выходная данная фильтра, подчеркнутая сигналом m_tvalid, совпала с заданным значением математической модели, то сигналу output_is_valid_to_model присваивается значение 1. По окончании приема всех данных с выхода фильтра поднимается сигнал finish_data_transfer, по этому сигналу симуляция останавливается. Дополнительно в консоли можно увидеть отладочные сообщения с указанием номера данных и результатом проверки.




Рисунок 2 – Сгенерированная схема из Vivado




Рисунок 3 – Результат моделирования в Questa Advanced Simulator

Также можно проверить написанный модуль в MATLAB: задав все необходимые параметры, необходимо запустить сценарий; далее в консоли MATLAB появится сообщение «Запустите симуляцию»; после запуска в Questa Advanced Simulator и его завершения, нажав на произвольную кнопку, запустится проверка с выходов вычитания, перемножения и самого модуля. Код сценария представлен в приложении 3.4. На рисунке 4 – результат проверки в среде MATLAB.

Данные с выхода блоков вычитания совпали Данные с выхода умножителей совпали Simulink-модель совпала с RTL




Рисунок 4 – Результат проверки в среде MATLAB

Аналогичный процесс моделирования можно сделать, воспользовавшись САПР Cadence Incisive. Загрузив исходные файлы проекта и testbench, проведем моделирование. Результаты представлены на рисунке 5. Для наглядности выведены аналогичные сигналы, по которым видно, что RTL соответствует математической модели.




Рисунок 5 – Результат моделирования в Incisive до логического синтеза

2.3 Синтез

Закончив с разработкой RTL, можем перейти уже к физической реализации схемы. На первом шаге необходимо создать файл временных ограничений (.sdc). В качестве команд использовались [2]:

- create_clock: объявление тактовой частоты, по заданию тактовая частота равна 20 МГц, но ,чтобы определить максимальное быстродействие, мы ее определим равной 40 МГц; сама команда в качестве аргумента принимает период дискретизации, поэтому запишем 25 нс.
- set_input_delay: установление времени прибытия данных относительно возрастающего фронта тактового сигнала. В рамках задания выбрали величину равной 0,5 от периода тактового сигнала.
- set_output_delay: установление времени прибытия данных к данному выходному порту относительно возрастающего фронта тактового сигнала. В рамках задания выбрали величину равной 0,5 от периода тактового сигнала.
- set_clock_uncertainty: команда позволяет задать колебание тактового сигнала или задержку между тактовыми сигналами. Величина неоднозначности была задана равной 0,25 нс, считая, что нестабильность периода в 1% вероятна.
- set_load: при помощи данной команды можно задать выходную емкостную нагрузку устройства; величину нагрузки приняли равной 0,5 пФ.

После того как мы создали файл ограничений и RTL можно перейти к этапу логического синтеза. В результате синтеза мы должны получить список соединений (netlist), в котором производится замена «абстрактных» умножителей, сумматоров, триггеров на их реализации при помощи элементарных IP-ячеек библиотеки; и отчет о STA и оценке занимаемой площади. Если этот запас отрицательный, то в таком случае вероятность появления метастабильности [3] в ходе работы схемы велика. Если такое

происходит, то необходимо внести архитектурные изменения, которые бы уменьшили критический путь, либо, если это возможно, произвести конвейеризацию. Существует еще третий вариант — ослабление накладываемых ограничений, пересмотр путей данных (объявление т.н. false path, через которые данные в ходе работы идти не будут) или уменьшение тактовой частоты, что может противоречить изначальному техническому заданию.

Целью синтеза является получение netlist с положительным запасом по времени для наихудшего случая (corner): p- и n-транзисторы «медленные», температура 175 градусов, рабочее напряжение 1,62 В при номинальном 1,8 В. Также добавляются файлы, которые содержат информацию о блоках библиотеки (имя, геометрия, информация о портах, их направление и т.д.) (.lef), информацию о паразитных RC-элементах для расчета задержки (.captbl).

По заданию использовалась библиотека D_CELL_HD по технологии компании X-FAB. Файл ограничений представлен в приложении 3.5, сценарий запуска логического синтеза – в приложении 3.6. Отчет по STA показан на рисунке 6, оценка занимаемой площади – на рисунке 7.

```
Encounter(R) RTL Compiler RC14.27 - v14.20-s064 1
 Generated by:
 Generated on:
                       Nov 25 2022 02:38:13 pm
 Module:
                       adaptive filter
 Technology library:
Operating conditions:
                       D CELLS HD LP5MOS slow 1 62V 175C 4.0.0
                       slow 1 62V 175C
 Interconnect mode:
                       global
 Area mode:
                       physical library
._____
Cost Group : 'clk' (path_group 'clk')
Timing slack:
                 10ps
Start-point : mult coeff 1 reg[2]/C
End-point : m_tdata_reg[13]/D
```

Рисунок 6 – Результат STA после синтеза

Generated by: Encounter(R) RTL Compiler RC14.27 - v14.20-s064_1 Generated on: Nov 25 2022 02:38:13 pm Module: adaptive_filter Technology library: D_CELLS_HD_LP5MOS_slow_1_62V_175C 4.0.0 Operating conditions: slow_1_62V_175C Interconnect mode: global Area mode: physical library				
Instance	Cells	Cell Area	Net Area	Total Area
adaptive_filter	1511	40582	20056	60639
mul_186_52	188	4714	2116	6830
mul_190_52	167	4461	1790	6250
csa_tree_add_208_53_grou	pi 99	4335	1186	5521
mul_184_52	121	3841	1360	5201
mul_198_52	74	1701	789	2490
mul_194_52	73	1651	738	2389
sub_180_59_I2	68	953	532	1486
sub_178_56_I1	65	941	507	1448
sub_180_59_I4	58	1061	376	1437
sub_180_59_I5	58	1064	368	1432
sub_180_59_I3	54	1041	335	1376
inc_ADD_UNS_OP_2	19	517	133	650

Рисунок 7 – Оценка занимаемой площади

Из результатов, представленных на рисунке 6, можно обнаружить, что критический путь в результате логического синтеза получился короче предполагаемого. На рисунке 8 черным цветом выделен предполагаемый путь, красным – путь в результате синтеза.




Рисунок 8 – Сравнение предполагаемого и полученного в результате синтеза критических путей

2.4 Топология

Следующий шаг — размещение на кристалле и построение топологии. Для выполнения данного шага необходимо проделать серию операций: объявление портов и их расположение, шин земли и питания, размещение блоков, построение тактового дерева, соединение элементов путем наложения слоев металлизации, конечная проверка STA, DRC, геометрии и соединений. Данные операции реализуются автоматически при помощи сценария.

Порты объявляются в отдельном файле и импортируются в Encounter. Помимо портов, на начальных этапах обозначают аспектное соотношение (отношение длины к ширине), плотность размещения, которую лучше не ставить слишком большой (не больше 0,7) для упрощения задачи синтезатору, и размер силовых шин (шин земли и шин питания).

После этого осуществляется первичное размещение блоков, после – детальное размещение с анализом возможных конфликтов при наложении металлизации и с оценкой по setup.

После размещения блоков производится построение тактового дерева. Глобальные задачи при построении дерева – минимизировать задержку относительно тактового источника (clock latency), минимизировать разность времени прихода тактового сигнала на триггеры (clock skew), минимизировать наводки, устранить возможные нарушения STA. Минимизация задержек решается путем построения регулярных структур, выравнивание по времени прихода – за счет буфферов; снижение влияния наводок – увеличение расстояния между проводниками.

Следующий шаг – наложение слоев металлизации. Аналогично этапу размещения блоков производится глобальное соединение элементов и детальное. Главная цель – произвести соединение элементов в соответствии с DRC, а уже потом – так реализовать трассировку, чтобы удовлетворить STA.

На финальном шаге – проверка STA, проверка по DRC и по соединениям, извлечение паразитных компонент (signoff). Файл с подключением библиотек для построения топологии по принципу многорежимного анализа с множеством технологических углов (MMMC – multy-mode multy-corner) представлен в приложении 3.7, сценарий запуска процесса создания фильтра на кристалле – в приложении 3.8.

В результате получили файл с топологией (.def), netlist логического и физического уровней, файл с паразитными компонентами (.sdf), который в дальнейшем может быть применен, если не выполнены условия по STA и приходится заново проходить весь маршрут проектирования. На рисунке 9 изображена топология в Cadence Encounter. Размер кристалла составил 307,7 на 303,0 мкм, площадь кристалл – 0,09 мм².




Рисунок 9 – Топология фильтра

В таблице 1 представлено изменение таймингов в ходе каждого из этапов создания топологии. Запас по времени оказался положительным, таким образом, максимальная частота работы фильтра без дополнительной конвейеризации составила 40 МГц при целевых 20 МГц.

Таблица 1 – Тайминги при синтезе схемы с тактовой частотой 40 МГц

Этап имплементации	Запас по setup, нс	Запас по hold, нс
Размещение модулей	4,300	
Первичный синтез тактового	1,709	0,049
дерева		
Финальный синтез тактового	0,164	0,065
дерева		
Трассировка	0,213	0,033
Финальная проверка	0,025	0,033

2.5 Верификация

После этапа синтеза необходимо загрузить полученный «физический» netlist в Cadence Virtuoso и запустить проверки DRC и LVS. Чтобы пройти LVS необходимо

предварительно проставить наименования портов фильтра. Результат DRC представлен на рисунке 10. На рисунке 11 показан результат прохождения LVS.



Рисунок 10 – Результат прохождения DRC




Рисунок 11 – Результат прохождения LVS

Следующий этап верификации — проверка сходимости данных при симуляции netlist после логического синтеза и после получения топологии с математической моделью фильтра. Для проверки логического netlist логического синтеза необходимо подключить к симуляции примитивы библиотеки. Результаты симуляции представлен на рисунке 12 и 13 в режиме дифференциатора и в режиме интегратора соответственно. Для моделирования в режиме дифференциатора параметру FILTER_MODE необходимо присвоить 0, в режиме интегратора — 1. Как видим, результаты симуляции полностью совпадает с результатами модели.




Рисунок 12 – Результат симуляции netlist после логического синтеза в режиме




Рисунок 13 – Результат симуляции netlist после логического синтеза в режиме интегратора

На рисунках 14 и 15 представлены результаты моделирования netlist после получения топологии. В тестовом окружении необходимо присвоить параметру INCLUDE_SDF значение 1. Как можно заметить из сообщений симулятора, в ходе компиляции возникает ошибка, связанная с тем, что модуль создан без параметра SIM_EN, поэтому данный параметр надо убрать из тестового окружения до компиляции. Результаты симуляции полностью совпали с моделью.




Рисунок 14 – Результат симуляции netlist после получения топологии в режиме




Рисунок 15 – Результат симуляции netlist после получения топологии в режиме интегратора

3 Приложение

3.1 HDL-код упакованных параметров

```
//Project name: "Adaptive filter"
//Author:
                 Kavruk A.
//File description: Package for RTL parameters
package adaptive filter pkg;
     localparam WORDLENGTH
     localparam FRACTIONAL LENGTH = 6;
     localparam FIR DIFF ORDER
                                 = 9;
     localparam FIR DIFF COEFF NUM = (FIR DIFF ORDER + 1) >> 1;
     parameter int DIFF COEFF WL [FIR DIFF COEFF NUM-1:0] = '{7, 6, 9,
     parameter int DIFF COEFF FL [FIR DIFF COEFF NUM-1:0] = '{5, 4, 7,
7, 6};
     localparam INTEGR COEFF NUM = 2;
     parameter int INTEGR COEFF WL [INTEGR COEFF NUM-1:0] = '{6, 7};
     parameter int INTEGR_COEFF FL [INTEGR COEFF NUM-1:0] = '{5, 6};
     parameter int MULTYPLYERS WL [FIR DIFF COEFF NUM-1:0] = '{14, 14,
20, 19, 18};
     parameter int MULTYPLYERS FL [FIR DIFF COEFF NUM-1:0] = '{6 , 6 ,
12, 11, 12};
     localparam OP SUMM WL = 20;
     localparam OP SUMM FL = 12;
     localparam OP DIFF WL = 15;
     localparam OP DIFF FL = 6;
endpackage : adaptive filter pkg
```

3.2 HDL-код схемы

```
timescale 1ns / 1ns
//Project name: "Adaptive filter"
//Author: Kavruk A.
//File description: RTL
module adaptive filter
   import adaptive_filter_pkg::*;
    \#(SIM EN = 0)
   ) (
   input logic
                     clk,
   input logic
                      srst,
   input logic
                     ctrl,
   input logic [13:0] s tdata,
   input logic
                      s tvalid,
   output logic [13:0] m tdata,
   output logic
                  m tvalid
```

```
);
        localparam REG ZERO START ADDR = 6;
        localparam DELAY FEEDBACK LOOP = 2;
        //Коэффициенты импульсной характеристики дифференциатора
        logic [DIFF COEFF WL[0]-1:0] fir diff coeff a0;
        logic [DIFF COEFF WL[1]-1:0] fir diff coeff a1;
        logic [DIFF_COEFF_WL[2]-1:0] fir diff_coeff_a2;
        logic [DIFF COEFF WL[3]-1:0] fir diff coeff a3;
        logic [DIFF COEFF WL[4]-1:0] fir diff coeff a4;
        assign fir diff coeff a0 = 8'hFF;
        assign fir diff coeff a1 = 9'h019;
        assign fir diff coeff a2 = 9'h1CD;
        assign fir diff coeff a3 = 6'h07;
        assign fir diff coeff a4 = 7'h13;
        //Коэффициенты импульсной характеристики интегратора
        logic [INTEGR COEFF WL[0]-1:0] fir integr coeff a0;
        logic [INTEGR COEFF WL[1]-1:0] fir integr coeff al;
        assign fir_integr_coeff a0 = 7'h17;
        assign fir integr coeff a1 = 6'h29;
        //Объявление регистровых переменных
        logic [FIR DIFF_ORDER-1:0 ] [WORDLENGTH-1:0] s_tdata_d;
        logic [DELAY FEEDBACK LOOP-1:0] [OP SUMM WL-1:0] loop tdata;
        logic
                                                         s tvalid d;
        logic [WORDLENGTH-1:0]
                                                         s tdata reg;
        logic
                                                         s tvalid reg;
        logic
                                                         ctrl reg;
        logic [FIR DIFF COEFF NUM-1:0][OP SUMM WL-1:0] summ res;
        //Защелкивание входных данных
        always ff @(posedge clk) begin
            if (srst) begin
                s_tdata reg <= '0;
                s tvalid reg <= '0;
                             <= '0;
                ctrl reg
            end else begin
                s tdata reg <= s tdata;
                s_tvalid_reg <= s_tvalid;</pre>
                ctrl reg <= ctrl;
            end
        end
        //Сдвиговый регистр. Начиная с регистра REG ZERO START ADDR на
вход подаются нули при работе в режиме интегратора
        always ff @(posedge clk) begin
            if (srst) begin
                s_tdata_d
                            <= '0;
            end else begin
                for (int i = 0; i < FIR DIFF ORDER; i++) begin</pre>
                    if (i == 0) begin
```

```
s tdata d[i] <= (s tvalid_reg) ? s_tdata_reg :
s tdata d[i];
                    end else begin
                        if (ctrl reg) begin
                            if (s tvalid reg) begin
                                                            (i
                                                  <=
                                 s tdata d[i]
                                                                      >=
REG ZERO START ADDR) ? '0 : s tdata d[i-1];
                            end else begin
                                 s_tdata_d[i] <= s_tdata_d[i];</pre>
                             end
                        end else begin
                                                                        ?
                            s_tdata_d[i]
                                            <=
                                                   (s_tvalid_reg)
s tdata d[i-1] : s tdata d[i];
                        end
                    end
                end
            end
        end
        //Защелкивание выходного потока
                                               данных в
одновременным приведением поступающих данных к ширине выходных данных +
округление
        //В этом же блоке осуществляется передача данных по петле
обратной связи
        always ff @(posedge clk) begin
            if (srst) begin
                loop_tdata
                             <= '0;
                m tdata
                             <= '0;
                             <= '0;
                s tvalid d
                             <= '0;
                m tvalid
            end else begin
                if (s tvalid reg) begin
                    loop tdata[0] <= summ res[FIR DIFF COEFF NUM-1];</pre>
                    m tdata
                                           <= (summ res[4][OP SUMM FL-</pre>
                                      summ res[4][WORDLENGTH+OP SUMM FL-
FRACTIONAL LENGTH-1])
FRACTIONAL LENGTH-1:OP SUMM FL-FRACTIONAL LENGTH] + 1 :
summ res[4][WORDLENGTH+OP SUMM FL-FRACTIONAL LENGTH-1:OP SUMM FL-
FRACTIONAL LENGTH];
                end else begin
                    loop_tdata[0] <= loop_tdata[0];</pre>
                                 <= m tdata;
                    m tdata
                end
                if (s tvalid d) begin
                    loop tdata[DELAY FEEDBACK LOOP-1] <= loop tdata[0];</pre>
                end else begin
                    loop tdata[DELAY FEEDBACK LOOP-1]
                                                                       <=
loop tdata[DELAY FEEDBACK LOOP-1];
                end
                m tvalid
                           <= s tvalid reg;
                s tvalid d <= s tvalid reg;
            end
        end
```

```
По приходящему сигналу ctrl происходит переключение между
коэффициентами интегратора и дифференциатора
            Блок умножения имеет фиксированный размер для поступающих
операндов, поэтому ширина mult coeff і определяется
            наибольшей шириной двух коэффициентов, которые могут прийти
на і-ый блок умножения
            В данном случае ширина коэффициентов интегратора окалазь
меньше, чем ширина коэффициентов дифференциатора.
            Добавив справа "0", сами коэффициенты не поменяются, и при
этом буддут удовлетворять заявленной ширине операнда умножителя.
            Дополнительный "0" слева - знаковый бит
        logic [DIFF COEFF WL[0]-1:0]
                                                         mult coeff 0;
        logic [DIFF COEFF WL[1]-1:0]
                                                         mult coeff 1;
        logic [DIFF COEFF WL[2]-1:0]
                                                         mult coeff 2;
        logic [DIFF COEFF WL[3]-1:0]
                                                         mult coeff 3;
        logic [DIFF COEFF WL[4]-1:0]
                                                         mult coeff 4;
        logic
                               [DIFF COEFF FL[1]-INTEGR COEFF FL[1]-1:0]
zeros coeff mult 1;
                               [DIFF COEFF FL[2]-INTEGR COEFF FL[0]-1:0]
        logic
zeros_coeff mult 2;
        assign zeros coeff mult 1 = 0;
        assign zeros coeff mult 2 = '0;
        always ff @(posedge clk) begin
            if (ctrl) begin
                    mult coeff 0 <= {'0, fir integr coeff a0};</pre>
                                     <= { '0, fir integr coeff a1,
                    mult coeff 1
zeros coeff mult 1};
                    mult coeff 2 <= {'0, fir_integr_coeff_a0,</pre>
zeros coeff mult 2};
                    mult_coeff 3 <= '0;</pre>
                    mult coeff 4 <= '0;
            end else begin
                    mult coeff 0 <= fir diff coeff a0;</pre>
                    mult coeff 1 <= fir diff coeff al;</pre>
                    mult_coeff_2 <= fir_diff_coeff_a2;</pre>
                    mult coeff_3 <= fir diff_coeff_a3;</pre>
                    mult coeff 4 <= fir diff coeff a4;</pre>
            end
        end
        //Вычисление результатов блоков вычитания, умножения и сложения
                [FIR DIFF COEFF NUM-1:0][OP DIFF WL-OP DIFF FL-1:-
OP DIFF FL] diff res;
                                                  [MULTYPLYERS WL[0]-1:0]
        logic
mult res 0;
        logic
                                                  [MULTYPLYERS WL[1]-1:0]
mult res 1;
        logic
                                                  [MULTYPLYERS WL[2]-1:0]
mult res 2;
        logic
                                                  [MULTYPLYERS WL[3]-1:0]
mult res 3;
```

```
[MULTYPLYERS WL[4]-1:0]
        logic
mult res 4;
        logic
                                      [OP_DIFF_WL+DIFF_COEFF_WL[1]-1:0]
mult res tmp 1;
        logic
                                      [OP DIFF WL+DIFF COEFF WL[2]-1:0]
mult res tmp 2;
        logic
                                      [OP DIFF WL+DIFF COEFF WL[3]-1:0]
mult_res_tmp_3;
                                      [OP DIFF WL+DIFF COEFF WL[4]-1:0]
        logic
mult res tmp 4;
                              [MULTYPLYERS FL[0]-MULTYPLYERS FL[1]-1:0]
        logic
zeros summ res 0;
                                     [OP SUMM FL-MULTYPLYERS FL[3]-1:0]
        logic
zeros summ res 2;
                                     [OP SUMM FL-MULTYPLYERS FL[4]-1:0]
        logic
zeros summ res 3;
                                                        [OP SUMM WL-1:0]
        logic
feedback operand;
        assign zeros summ res 0 = '0;
        assign zeros summ res 2 = '0;
        assign zeros_summ_res_3 = '0;
        /*
            При описании блока использовались встроенные функции Verilog
$signed(), который учитывает при вычислении смену знака.
            При вычислении использовалось округление к ближайшему.
            УМНОЖЕНИЕ:
            Промежуточный результат рассчитывался с полной разрядностью
(например, первый операнд имеет ширину W1,
            второй W2, тогда выходной результат - W1+W2). Конечный
результат - результат округления промежуточного результата к заявленной
ширине. Ход округления:
            -- расчет в полной разрядности,
            -- определяем диапазон бит, который необходимо взять из
выходного результата, ориентируясь на то, что все-таки число дробное
                определение величины бита
                                                  (результата полной
разрядности), который располагается относительно фиксированной точки в
позиции (-FRACTIONAL LENGTH-1)
            -- если \overline{}бит = "1", прибавляем к усеченному результату "1",
если нет - выходной результат вычислительного блока равен усеченному
результату полной разрядности
            СУММИРОВАНИЕ:
            При суммировании также необходимо помнить, что первоначально
числа дробные, т.е. целую часть необходимо складывать с целой, дробную -
с дробной. Соответственно,
            если дробные части не сходятся, то операнд с наименьшей
дробной частью необходимо справа дополнить нулями
        always comb begin
            if (srst) begin
                mult res 0
                                = '0;
                mult res 1
                                = '0;
```

```
= '0;
                mult res 2
                                 = '0;
                mult res 3
                                 = '0;
                mult res 4
                                 = '0;
                summ res
                mult res tmp 1
                                 = '0;
                               = '0;
                mult res tmp 2
                mult res tmp 3
                               = '0;
                mult res tmp 4
                feedback operand = '0;
            end else begin
                for (int i = 0; i < FIR DIFF COEFF NUM; i++) begin
                    if (i == 0) begin
                        diff res[i]
                                             $signed(s tdata reg)
$signed(s_tdata d[FIR DIFF ORDER-1]);
                    end else begin
                        diff res[i] =
                                           $signed(s tdata d[i-1])
$signed(s tdata d[FIR DIFF ORDER-i-1]);
                end
                                              $signed(mult coeff 0)
                mult res 0
$signed(diff res[0]);
                mult res tmp 1 =
                                          $signed(mult coeff 1)
$signed(diff res[1]);
                mult res 1
(mult_res_tmp_1[DIFF_COEFF_FL[1]+OP_DIFF_FL-MULTYPLYERS_FL[1]-1])
mult res tmp 1[MULTYPLYERS WL[1]+DIFF COEFF FL[1]+OP DIFF FL-
MULTYPLYERS FL[1]-1:DIFF COEFF FL[1]+OP DIFF FL-MULTYPLYERS FL[1]] + 1:
mult res tmp 1[MULTYPLYERS WL[1]+DIFF COEFF FL[1]+OP DIFF FL-
MULTYPLYERS FL[1]-1:DIFF COEFF FL[1]+OP DIFF FL-MULTYPLYERS FL[1]];
                mult res tmp 2
                                           $signed(mult coeff 2)
$signed(diff res[2]);
                mult_res_2
(mult res tmp 2[DIFF COEFF FL[2]+OP DIFF FL-MULTYPLYERS FL[2]-1])
mult res tmp 2[MULTYPLYERS WL[2]+DIFF COEFF FL[2]+OP DIFF FL-
MULTYPLYERS FL[2]-1:DIFF COEFF FL[2]+OP DIFF FL-MULTYPLYERS FL[2]] + 1:
mult res tmp 2[MULTYPLYERS WL[2]+DIFF COEFF FL[2]+OP DIFF FL-
MULTYPLYERS FL[2]-1:DIFF COEFF FL[2]+OP DIFF FL-MULTYPLYERS FL[2]];
                                           $signed(mult coeff 3)
                mult res tmp 3
$signed(diff res[3]);
                mult res 3
(mult res tmp 3[DIFF COEFF FL[3]+OP DIFF FL-MULTYPLYERS FL[3]-1])
mult res tmp 3[MULTYPLYERS WL[3]+DIFF COEFF FL[3]+OP DIFF FL-
MULTYPLYERS FL[3]-1:DIFF COEFF FL[3]+OP DIFF FL-MULTYPLYERS FL[3]] + 1:
mult res tmp 3[MULTYPLYERS WL[3]+DIFF COEFF FL[3]+OP DIFF FL-
MULTYPLYERS FL[3]-1:DIFF COEFF FL[3]+OP DIFF FL-MULTYPLYERS FL[3]];
                                    = $signed(mult coeff 4)
                mult_res_tmp_4
$signed(diff res[4]);
                mult res 4
(mult res tmp 4[DIFF COEFF FL[4]+OP DIFF FL-MULTYPLYERS FL[4]-1])
```

```
mult res tmp 4[MULTYPLYERS WL[4]+DIFF COEFF FL[4]+OP DIFF FL-
MULTYPLYERS FL[4]-1:DIFF COEFF FL[4]+OP DIFF FL-MULTYPLYERS FL[4]] + 1:
mult res tmp 4[MULTYPLYERS WL[4]+DIFF COEFF FL[4]+OP DIFF FL-
MULTYPLYERS FL[4]-1:DIFF COEFF FL[4]+OP DIFF FL-MULTYPLYERS FL[4]];
                summ res[0]
                                       $signed(mult res 0
$signed({mult res 1, zeros summ res 0});
                summ res[1]
                                           $signed(summ res[0])
$signed(mult res 2);
                summ res[2]
                                           $signed(summ res[1])
$signed({mult res 3, zeros summ res 2});
                summ res[3]
                                           $signed(summ res[2])
$signed({mult res 4, zeros summ res 3});
                feedback operand
                                                   (ctrl reg)
loop_tdata[DELAY FEEDBACK LOOP-1] : '0;
                summ res[4]
                                               $signed(summ res[3])
$signed(feedback operand);
            end
        end
        /*
            Секция
                                       для
                                              проверки
                                                          промежуточных
                     предназначенная
результатов блоков умножения и вычитания.
            В модуле объявляется память под каждый вычислительный блок.
По окончании принятия данных происходит запись
            файл.
            Данный блок относится к несинтезируемым структурам. При
симуляции параметр SIM EN можно положить равными 1, в
            таком случае сгенерируется несинтезуемая часть.
            По умолчанию SIM EN = 0 => на этапе синтеза данная часть не
будет сгенерирована.
        */
        generate
            if (SIM EN) begin
                localparam DATA LENGTH = 128;
                localparam
                                 DATA DIR
"C:\\MyFolder\\RemoteFolder\\projects\\adaptive filter\\Source\\tbn\\da
ta\\";
                logic [$clog2(DATA LENGTH)-1:0] cnt data;
                                                finish data transfer;
                logic
                logic
                           [MULTYPLYERS WL[0]-1:0]
                                                        mult res 0 mem
[DATA LENGTH-1:0];
                           [MULTYPLYERS WL[1]-1:0]
                logic
                                                        mult res 1 mem
[DATA LENGTH-1:0];
                           [MULTYPLYERS WL[2]-1:0]
                logic
                                                        mult res 2 mem
[DATA LENGTH-1:0];
                           [MULTYPLYERS WL[3]-1:0]
                                                        mult res 3 mem
                logic
[DATA LENGTH-1:0];
                logic
                           [MULTYPLYERS WL[4]-1:0]
                                                        mult res 4 mem
[DATA LENGTH-1:0];
```

```
[OP DIFF WL-OP DIFF FL-1:-OP DIFF FL]
                 logic
diff res mem [DATA LENGTH-1:0][FIR DIFF COEFF NUM-1:0];
                 always_ff @(posedge clk) begin
                      if (srst) begin
                          cnt data <= '0;</pre>
                          foreach (mult res 0 mem[element]) begin
                              mult_res_0 mem[element] <= '0;</pre>
                          end
                          foreach (mult_res_1_mem[element]) begin
                              mult res 1 mem[element] <= '0;</pre>
                          end
                          foreach (mult res 2 mem[element]) begin
                              mult_res_2 mem[element] <= '0;</pre>
                          end
                          foreach (mult res 3 mem[element]) begin
                              mult res 3 mem[element] <= '0;</pre>
                          end
                          foreach (mult res 4 mem[element]) begin
                              mult_res_4_mem[element] <= '0;</pre>
                          end
                          for (int i = 0; i < DATA LENGTH; i++) begin
                              for (int j = 0; j < FIR DIFF COEFF NUM; j++)</pre>
begin
                                  diff res mem[i][j] <= '0;</pre>
                              end
                          end
                      end else begin
                          if (s tvalid reg) begin
                                                         <= cnt data + 1;
                              cnt data
                              mult res 0 mem[cnt data] <= mult res 0;</pre>
                              mult res 1 mem[cnt data] <= mult res 1;</pre>
                              mult_res_2_mem[cnt_data] <= mult_res_2;</pre>
                              mult_res_3_mem[cnt_data] <= mult_res_3;</pre>
                              mult res 4 mem[cnt data] <= mult res 4;</pre>
                              for (int i = 0; i < FIR DIFF COEFF NUM; i++)</pre>
begin
                                  diff res mem[cnt data][i]
                                                                           <=
diff res[i];
                              end
                              finish data transfer <= (cnt data ==
(DATA LENGTH - 1)) ? 1'b1 : 1'b0;
                          end else begin
                              cnt data
                                                    <= cnt data;
                              mult_res_0_mem
                                                    <= mult res 0 mem;
                              mult res 1 mem
                                                    <= mult res 1 mem;
                              mult res 2 mem
                                                    <= mult res 2 mem;
                              mult res 3 mem
                                                    <= mult res 3 mem;
                              mult res_4_mem
                                                    <= mult res 4 mem;
```

```
diff res mem
                                                   <= diff res mem;
                             {\tt finish\_data\_transfer}
                                                                         <=
finish data transfer;
                         end
                     end
                 end
                 always @(*) begin
                     if (finish_data_transfer) begin
                                                            "mult_0.txt"},
                         $writememb({DATA DIR,
mult res 0 mem);
                                                            "mult_1.txt"},
                         $writememb({DATA DIR,
mult res 1 mem);
                         $writememb({DATA DIR,
                                                            "mult 2.txt"},
mult res 2 mem);
                         $writememb({DATA DIR,
                                                            "mult 3.txt"},
mult res 3 mem);
                         $writememb({DATA DIR,
                                                            "mult 4.txt"},
mult res 4 mem);
                         $writememb({DATA DIR, "diff.txt"
                                                                         },
diff_res_mem );
                     end
                 end
             end
        endgenerate
endmodule
```

3.3 Файл с тестовыми воздействиями

```
`timescale 1ns / 1ns
    //Project name: "Adaptive filter"
   //Author:
                   Kavruk A.
   //File description: Testbench
   module adaptive filter tb (
   );
                                           = 0; // если 0 -
       localparam FILTER MODE
дифференцирование, 1 - интегрирование
       localparam INCLUDE SDF = 0;
       localparam SIM EN
                                    = 1;
       localparam WORDLEGTH
                                = 14;
       localparam FRACTIONAL LENGTH = 6;
       localparam DATA NUM
                                  = 128;
       localparam DATA DIR
"C:\\MyFolder\\RemoteFolder\\projects\\adaptive filter\\Source\\t
bn\\data\\";
       localparam INPUT FILE NAME = "data in.txt";
       localparam OUTPUT FILE NAME = "data out.txt";
                           MODEL FILE NAME
       localparam
"model data differentiator.txt";
       logic clk;
       logic srst;
       logic [WORDLEGTH-1:0] s tdata;
       logic
                             s tvalid;
       logic [WORDLEGTH-1:0] s_tdata_mem [DATA_NUM-1:0];
       logic [WORDLEGTH-1:0] m tdata;
       logic [WORDLEGTH-1:0] m tdata mem [DATA NUM-1:0];
       logic
                             m tvalid;
       logic [WORDLEGTH-1:0] model valid tdata [DATA NUM-1:0];
       logic
                             start display;
       logic
                             output is valid to model;
                             finish data transfer;
       logic
       always begin
            #2 clk = \simclk;
       end
       initial begin
           if (INCLUDE SDF) begin
```

```
$sdf annotate("../Outputs/Place and route/adaptive filter.sdf",
dut);
            end
            clk = 1;
            srst = 1;
            #10;
            srst = 0;
            $readmemb({DATA DIR, INPUT FILE NAME}, s tdata mem);
                                                 MODEL FILE NAME },
         $readmemb({DATA DIR,
model valid tdata);
        end
        adaptive filter #(
            .SIM EN
                    (SIM EN
                                  )
            ) dut (
                                   ),
            .clk
                      (clk
            .srst
                      (srst
            .ctrl
                      (FILTER MODE),
            .s tdata (s tdata
            .s tvalid (s tvalid
                                   ),
            .m tdata (m tdata
            .m tvalid (m tvalid
        );
        logic [$clog2(DATA NUM)-1:0] cnt output data;
        logic [$clog2(DATA NUM)-1:0] cnt input data;
        always ff @(posedge clk) begin
            if (srst) begin
                foreach (m tdata mem[element]) begin
                    m tdata mem[element] <= '0;</pre>
                end
                                          <= '0;
                s tdata
                                         <= '0;
                cnt output data
                                         <= '0;
                cnt input data
                finish data transfer
                                         <= '0;
                s tvalid
                                         <= 1'b0;
            end else begin
                                              <= 1'b1;
                s tvalid
                s tdata
                                                                 <=
s tdata mem[cnt input data];
                cnt input data
                                               <= cnt input data +
1;
                m_tdata_mem[cnt output data] <= m tdata;</pre>
                                                   <= (m tvalid) ?
                cnt output data
cnt output data + 1 : cnt output data;
                finish data transfer
                                               <= (cnt output data
== (DATA NUM - 1)) ? 1'b1 : finish data transfer;;
```

```
end
        end
        assign
                           output is valid to model
model valid tdata[cnt output data] == m tdata;
        assign start display
                                       = m tvalid;
       always_ff @(posedge clk) begin
            if (start display && !finish_data_transfer) begin
                if (output is valid to model) begin
                    $display("Sample %d: PASS",cnt output data);
                end else begin
                    $display("Sample %d: FAIL",cnt output data);
                end
            end
            if ((cnt output data == 0) && finish data transfer)
begin
                $writememb({DATA DIR, OUTPUT FILE NAME},
m tdata mem);
                $finish();
            end
        end
endmodule : adaptive filter tb
```

3.4 Сценарий MATLAB для тестирования

```
응응
   estimate resolution;
   clearvars -except coeff integrator coeff;
   clc;
   close all;
   %% Параметры
                = 'differentiator'; % 'integrator',
   FILTER MODE
'differentiator'
   GET INPUT DATA = 'generate'; % 'generate', 'read'
   START_RTL = 1;
                = 1;
   DEBUG
   SIGNAL TYPE = "sine"; % "sine", "noise"
   N = 128;
   FS = 1;
   AMP = 63.992;
   %% Начальные данные
                         = 16;
   INT16 SIZE
   DATA WIDTH
                        = 14;
   DATA PATH = '..\data\';
   INPUT DATA FILE NAME = 'data in.txt';
   OUTPUT DATA FILE NAME = 'data out.txt';
   MODEL DATA FILE NAME = ['model data', '', FILTER MODE,
'.txt'];
   FILTER ORDER = 9;
   MULT_NUM = (FILTER_ORDER + 1) / 2;
DIFF NUM = MULT NUM;
   Time = N/FS;
   WORDLENGTH = 14;
   FRACTIONAL LENGTH = 6;
   OP DIFF WL = 15;
   OP DIFF FL = 6;
   WORDLENGTH MULT = [18, 19, 20, 14, 14];
   FRACLENGTH MULT = [12, 11, 12, 6, 6];
   DATA TYPE = 'int16';
   %% Генерирование входных данных
   if strcmp(GET INPUT DATA, 'generate')
      f = FS/8;
       t = 0:1/FS:(N-1)/FS;
       if (strcmp(SIGNAL_TYPE, "sine"))
```

```
signal = AMP * sin(2*pi*f*t);
        elseif (strcmp(SIGNAL TYPE, "noise"))
            signal = AMP * rand([1, N]);
        end
        file id = fopen([DATA PATH, INPUT DATA FILE NAME], 'w');
        signal fix = round(signal * 2^FRACTIONAL LENGTH);
        for i = 1:N
            bin repr = dec2bin(signal fix(i));
            if length(bin repr) < DATA WIDTH
                zero num = DATA WIDTH - length(bin repr);
                for j = 1:zero num
                    if (signal fix(i) < 0)
                        bin repr = ['1', bin_repr];
                    else
                        bin repr = ['0', bin repr];
                    end
                end
            elseif length(bin repr) > DATA_WIDTH
                delete bits num = length(bin repr) - WORDLENGTH; %
во время представления
                                                     отрицательных
чисел в двоичном
                                                 формате в виде
текста Matlab
                                                         добавляет
некоторое количество
                                                 единиц в конце
строки
                bin repr(1:delete bits num) = [];
            end
            fprintf(file id, '%s\n', bin repr);
        end
        fclose(file id);
    elseif strcmp(GET INPUT DATA, 'read')
                      = fopen([DATA PATH, INPUT DATA FILE NAME],
        file id
'r');
        signal char = fscanf(file id, '%s\n');
        fclose(file id);
        file id = fopen([DATA PATH, MODEL DATA FILE NAME],
'rb');
       model dec = fread(file id, N, 'double');
        fclose(file id);
        signal dec = zeros(1, N);
        for i = 1:N
            a = fi(0,1,WORDLENGTH, FRACTIONAL LENGTH);
            a.bin = signal char((i-1)*WORDLENGTH+1:i*WORDLENGTH);
            signal dec(i) = double(a);
        end
```

```
else
       error("Неправильно выбран способ получения входного
сигнала")
    end
    if (isequal(FILTER MODE, 'differentiator'))
        ctrl = zeros(1, length(t));
    elseif isequal(FILTER MODE, 'integrator')
        ctrl = ones(1, length(t));
    end
    ctrl = [t', ctrl'];
    test signal = [t', signal'];
    %% Запуск модели в Simulink
    ts = 1/FS;
   model dec = start simulink(signal, t, DEBUG, DATA PATH);
    file id = fopen([DATA PATH, MODEL DATA FILE NAME], 'w');
    for i = 1:N
       model str
                                dec2bin(round(model dec(i)
2^FRACTIONAL LENGTH));
        if (length(model str) < WORDLENGTH)</pre>
            if (model dec(i) >= 0)
                for j = 1: WORDLENGTH - length (model str)
                    model str = ['0', model str];
                end
            elseif (model dec(i) < 0)
                for j = 1 : WORDLENGTH - length(model str)
                    model str = ['1', model str];
                end
            end
        elseif (length(model str) > WORDLENGTH)
            model str(1:length(model str)-WORDLENGTH) = [];
        fprintf(file id, '%s\n', model str);
    end
    fclose(file id);
    %% Ожидание запуска симуляции
    if (START RTL)
       disp("Запустите симуляцию")
       pause();
    end
    %% Обработка данных симуляции
    if (DEBUG)
        filter output
                       = read data from sim([DATA PATH,
OUTPUT DATA FILE NAME], N, ...
                                           WORDLENGTH,
FRACTIONAL LENGTH);
        mult rtl = zeros(N, MULT NUM);
```

```
mult model = zeros(N, MULT NUM);
        diff rtl = zeros(1, MULT NUM*N);
        diff model = zeros(N, MULT NUM);
        for i = 1:(FILTER ORDER+1)/2
            mult rtl(:, i) = read data from sim([DATA PATH,
'mult ', num2str(i-1), '.txt'], ...
                                                Ν,
WORDLENGTH MULT(i), FRACLENGTH MULT(i));
                          = fopen([DATA PATH, 'mult ', num2str(i-
            file id
1)], 'rb');
            mult model(:,i) = fread(file id, N, 'double');
            fclose(file id);
            file id
                          = fopen([DATA PATH, 'diff ', num2str(i-
1)], 'rb');
            diff model(:,i) = fread(file id, N, 'double');
            fclose(file id);
        end
        diff rtl = read data from sim([DATA PATH, 'diff', '.txt'],
                                      N*MULT NUM,
                                                     OP DIFF WL,
OP DIFF FL);
        diff rtl = reshape(diff rtl, DIFF NUM, N);
        diff rtl = diff rtl';
       plot(filter output)
       hold on
       plot(model dec)
        legend("Выходной сигнал модуля", "Выходной сигнал модели")
       hold off
        if (isequal(diff model, diff rtl))
            disp ("Данные с выхода блоков вычитания совпали")
        else
            disp("ОШИБКА!! Данные с выхода блоков вычитания не
совпали")
        end
        if (isequal(mult model, mult rtl))
            disp("Данные с выхода умножителей совпали")
        else
            disp("ОШИБКА!! Данные с выхода
                                                умножителей
                                                                не
совпали")
        end
        if (isequal(filter output, model dec(1:N)'))
            disp("Simulink-модель совпала с RTL")
```

```
else
            disp("ОШИБКА!! RTL не соответствует Simulink-модели")
        end
   end
   %% Функции
    function output data = start simulink(signal, t,
                                                            debug,
file path)
        if nargin < 3
            debug = 0;
        end
        if ((nargin < 4) \&\& debug)
            file path = '.\';
        end
       test signal = [t', signal'];
        sim("models diff integr.slx");
       output data = ans.fp out signal.data;
       mult 0 data = ans.mult 0.data;
       mult 1 data = ans.mult 1.data;
       mult 2 data = ans.mult 2.data;
       mult 3 data = ans.mult 3.data;
       mult 4 data = ans.mult 4.data;
        diff 0 data = ans.diff 0.data;
        diff 1 data = ans.diff 1.data;
        diff 2 data = ans.diff 2.data;
        diff 3 data = ans.diff 3.data;
        diff 4 data = ans.diff 4.data;
        if (debug)
            file_id = fopen([file_path, 'mult_0'], 'wb');
            fwrite(file id, mult 0 data, 'double');
            fclose(file id);
            file_id = fopen([file_path, 'mult_1'], 'wb');
            fwrite(file id, mult 1 data, 'double');
            fclose(file id);
            file id = fopen([file path, 'mult 2'], 'wb');
            fwrite(file id, mult 2 data, 'double');
            fclose(file id);
            file_id = fopen([file_path, 'mult_3'], 'wb');
            fwrite(file_id, mult_3_data, 'double');
```

```
fclose(file id);
            file id = fopen([file path, 'mult 4'], 'wb');
            fwrite(file id, mult 4 data, 'double');
            fclose(file_id);
            file_id = fopen([file_path, 'diff_0'], 'wb');
            fwrite(file id, diff 0 data, 'double');
            fclose(file id);
            file_id = fopen([file_path, 'diff_1'], 'wb');
fwrite(file_id, diff_1_data, 'double');
            fclose(file id);
            file id = fopen([file path, 'diff 2'], 'wb');
            fwrite(file_id, diff_2_data, 'double');
            fclose(file id);
            file_id = fopen([file_path, 'diff_3'], 'wb');
            fwrite(file id, diff 3 data, 'double');
            fclose(file id);
            file_id = fopen([file_path, 'diff_4'], 'wb');
            fwrite(file id, diff 4 data, 'double');
            fclose(file id);
        end
    end
    function data decimal = read data from sim(file path,
data length, wl, fl)
        file_id = fopen(file_path, 'r');
        data char = fscanf(file id, '%s');
        fclose(file id);
        check length = 32;
                     = zeros(1, check length);
        for i = 1:round(length(data char)/check length)
                       = isstrprop(data char(1:check length),
            alpha pos
'alpha');
            if(isequal(alpha pos, mask))
                break;
            else
                data char(1) = [];
                j = 2;
                while (alpha pos(j))
                    data char(1) = [];
                     j = j + 1;
                end
            end
        end
```

3.5 Файл с ограничениями

3.6 Сценарий логического синтеза

```
###Project name: "Adaptive filter"
    ###Author:
                          Kavruk A.
                    X-FAB 180nm CMOS, XT018
    ###Technology:
   ###Library:
                    "D CELLS HD, 1.8V"
    ###Tools:
                   "RTL Compiler"
    ###Stage: Synthesis
    ###FIle description: TCL script for Synthesis with slow corner
    ###Work Directory: /adaptive filter/Scripts/
    # Setup path for liberty CPF directory
    set attribute
                                                  lib search path
/Cadence/Libs/X FAB/XKIT/xt018/diglibs/D CELLS HD/v4 0/liberty LP
5MOS/v4 0 0/PVT 1 80V range
    # Setup PVT corner .lib file
    set attribute library D CELLS HD LP5MOS slow 1 62V 175C.lib
    # Setup LEF files
    set attribute
                                                       lef library
{/Cadence/Libs/X FAB/XKIT/xt018/cadence/v7 0/techLEF/v7 0 1 1/xt0
18 xx43 MET4 METMID METTHK.lef \
    /Cadence/Libs/X FAB/XKIT/xt018/diglibs/D CELLS HD/v4 0/LEF/v4
0 0/xt018 D CELLS HD.lef \
    /Cadence/Libs/X FAB/XKIT/xt018/diglibs/D CELLS HD/v4 0/LEF/v4
0 0/xt018 xx43 MET4 METMID METTHK D CELLS HD mprobe.lef
    # Setup Capacitance Table file
    set attribute
                                                   cap table file
/Cadence/Libs/X FAB/XKIT/xt018/cadence/v7 0/capTbl/v7 0 1/xt018 x
x43 MET4 METMID METTHK max.capTbl
    # Setup error on blackbox
set attribute hdl error on blackbox true
```

3.7 Файл МММС

```
###Project name: "Adaptive filter"
                      Kavruk A.
    ###Author:
    ###Technology:
                      X-FAB 180nm CMOS, XT018
    ###Library:
                     "D CELLS HD, 1.8V"
                      "Cadence Encounter 14.28"
    ###Tools:
    ###Stage: Place and Route
    ###FIle description: TCL script for Place and Route in multy-mode
multy-corner
    ###Work Directory: /adaptive filter/Scripts/
                     файла-констрэйнов сгенерированного на этапе
         Подключение
логического синтеза
                                                            -sdc files
    create constraint mode
                               -name CONSTRAINTS
{../Source/rtl/Top syn out.sdc}
    ## Создание набора библиотек
    create library set -name SLOWlib \
    -timing
{/Cadence/Libs/X FAB/XKIT/xt018/diglibs/D CELLS HD/v4 0/liberty LP5MOS/
v4 0 0/PVT 1 80V range/D CELLS HD LP5MOS slow 1 62V 175C.lib
    create_library_set -name TYPlib \
    -timing
{/Cadence/Libs/X FAB/XKIT/xt018/diglibs/D CELLS HD/v4 0/liberty LP5MOS/
v4 0 0/PVT 1 80V range/D CELLS HD LP5MOS typ 1 80V 25C.lib
    create library set -name FASTlib \
    -timing
{/Cadence/Libs/X FAB/XKIT/xt018/diglibs/D CELLS HD/v4 0/liberty LP5MOS/
v4 0 0/PVT 1 80V range/D CELLS HD LP5MOS fast 1 98V m40C.lib
    ##create op cond -name PVT slow 3 00V 175C \
    ##-library file {<Path-to-cells-library>/liberty/.../<PVT corner
name>/<Library
    ##name> <Slow corner name>.lib} \
    ##-P \{1\} -V \{3\} -T \{175\}
    ## Создание RC-угла из captable
    create rc corner -name RCcornerMIN \
    -cap table
/Cadence/Libs/X FAB/XKIT/xt018/cadence/v7 0/capTbl/v7 0 1/xt018 xx43 ME
T4 METMID METTHK min.capTbl \
    -ax tech file
/Cadence/Libs/X FAB/XKIT/xt018/cadence/v7 0/QRC pvs/v7 0 3/XT018 1243/Q
RC-Min/qrcTechFile
    create rc corner -name RCcornerTYP \
    -cap table
/Cadence/Libs/X FAB/XKIT/xt018/cadence/v7 0/capTbl/v7 0 1/xt018 xx43 ME
T4 METMID METTHK typ.capTbl \
    -qx tech file
/Cadence/Libs/X FAB/XKIT/xt018/cadence/v7 0/QRC pvs/v7 0 3/XT018 1243/Q
RC-Typ/qrcTechFile
```

```
create rc corner -name RCcornerMAX \
    -cap table
/Cadence/Libs/X FAB/XKIT/xt018/cadence/v7 0/capTbl/v7 0 1/xt018 xx43 ME
T4 METMID METTHK max.capTbl \
    -qx tech file
/Cadence/Libs/X FAB/XKIT/xt018/cadence/v7 0/QRC pvs/v7 0 3/XT018 1243/Q
RC-Max/qrcTechFile
    ## Создание корнера задержки
    create_delay_corner -name DELAYcornerSLOW \
    -library_set SLOWlib \
    -rc corner RCcornerMAX
    create delay corner -name DELAYcornerTYP \
    -library set TYPlib \
    -rc corner RCcornerTYP
    create_delay_corner -name DELAYcornerFAST \
    -library set FASTlib \
    -rc corner RCcornerMIN
    ## Создание типов анализа
    create analysis view -name MAXview \
    -delay corner {DELAYcornerSLOW} \
    -constraint mode {CONSTRAINTS}
    create analysis view -name TYPview \
    -delay corner {DELAYcornerTYP} \
    -constraint mode {CONSTRAINTS}
    create analysis view -name MINview \
    -delay corner {DELAYcornerFAST} \
    -constraint mode {CONSTRAINTS}
    ## Выбор наихудшего корнера по setup и по hold
set analysis view -setup {MAXview} -hold {MINview}
```

3.8 Сценарий создания топологии фильтра

```
###Project name: "Adaptive filter"
    ###Author:
                          Kavruk A.
    ###Technology:
                     X-FAB 180nm CMOS, XT018
    ###Library:
                    "D CELLS HD, 1.8V"
                    "Cadence Encounter 14.28"
    ###Tools:
    ###Stage: Place and Route
    ###FIle description: TCL script for Place and Route
    ###Work Directory: /adaptive filter/Scripts/
    ###Run command: Encounter ../Scripts/adaptive filter PaR.tcl
   #Import design
   set global enable mmmc by default flow $CTE::mmmc default
   suppressMessage ENCEXT-2799
   set global enable mmmc by default flow $CTE::mmmc default
   suppressMessage ENCEXT-2799
   win
   set ::TimeLib::tsqMarkCellLatchConstructFlag 1
   set defHierChar /
   set distributed client message echo 1
   set gpsPrivate::dpgNewAddBufsDBUpdate 1
   set gpsPrivate::lsqEnableNewDbApiInRestruct 1
   set init design settop 0
   set init gnd net VSS
   set init io file ../Outputs/Place and Route/Module pins
                                                    init lef file
{/Cadence/Libs/X FAB/XKIT/xt018/cadence/v7 0/techLEF/v7 0 1 1/xt0
18 xx43 MET4 METMID METTHK.lef
    /Cadence/Libs/X FAB/XKIT/xt018/diglibs/D CELLS HD/v4 0/LEF/v4
0 0/xt018 D CELLS HD.lef}
   set init mmmc file ../Scripts/MMMC.tcl
    set init oa search lib {}
   set init pwr net VDD
   set init verilog ../Outputs/Synthesis/synth hdl.v
   set lsqOCPGainMult 1.000000
   set pegDefaultResScaleFactor 1.000000
   set pegDetailResScaleFactor 1.000000
   set timing library float precision tol 0.000010
   set timing library load pin cap indices {}
          tso post client restore_command {update_timing
write eco opt db ;}
   init design
    #Floorplanning: chip geometry
   getIoFlowFlag
   setIoFlowFlag 0
    floorPlan -fplanOrigin center -site core hd -r 1 0.5 10 10 10
10
   uiSetTool select
   getIoFlowFlag
   globalNetConnect VDD -type pgpin -pin vdd -inst *
```

```
globalNetConnect VSS -type pgpin -pin gnd -inst *
    globalNetConnect VDD -type tiehi -inst * -module {}
    globalNetConnect VSS -type tielo -inst * -module {}
   #Floorplanning: power rails
   set sprCreateIeRingNets {}
   set sprCreateIeRingLayers {}
   set sprCreateIeRingWidth 1.0
   set sprCreateIeRingSpacing 1.0
   set sprCreateIeRingOffset 1.0
   set sprCreateIeRingThreshold 1.0
    set sprCreateIeRingJogDistance 1.0
    addRing -skip via on wire shape Noshape -skip via on pin
Standardcell -stacked via top layer METTPL -type core rings -
jog distance 3.15 -threshold 3.15 -nets {VSS VDD} -follow core -
stacked via bottom layer MET1 -layer {bottom MET1 top MET1 right
MET2 left MET2} -width 3 -spacing 2.5 -offset 3.15
    addRing -skip via on wire shape Noshape -skip via on pin
Standardcell -stacked_via_top_layer METTPL -type core_rings -
jog distance 3.15 -threshold 3.15 -nets {VSS VDD} -follow core -
stacked via bottom layer MET1 -layer {bottom MET1 top MET1 right
MET2 left MET2} -width 3 -spacing {bottom 0.23 top 0.23 right 0.28
left 0.28} -offset 3.15
   set sprCreateIeStripeNets {}
   set sprCreateIeStripeLayers {}
   set sprCreateIeStripeWidth 10.0
   set sprCreateIeStripeSpacing 2.0
   set sprCreateIeStripeThreshold 1.0
   win
                   -skip_via_on_wire shape
   addStripe
                                                Noshape
block ring top layer limit MET3 -max same layer jog length 6
padcore ring bottom layer limit MET1 -set to set distance 25
skip via on pin Standardcell -stacked via top layer METTPL
padcore ring top layer limit MET3 -spacing 2.5 -xleft offset 30 -
xright_offset 30 -merge stripes value 3.15 -layer
block ring bottom layer limit MET1 -width 3 -nets {VDD VSS}
stacked via bottom layer MET1
    sroute
           -connect
                      {
                           blockPin
                                     padPin
                                               padRing
floatingStripe } -layerChangeRange { MET1 METTPL } -blockPinTarget
{ nearestTarget } -padPinPortConnect { allPort oneGeom }
padPinTarget { nearestTarget } -corePinTarget { firstAfterRowEnd }
-floatingStripeTarget { blockring padring ring stripe ringpin
blockpin followpin } -allowJogging 1 -crossoverViaLayerRange { MET1
METTPL } -nets { VSS VDD } -allowLayerChange 1 -blockPin useLef -
targetViaLayerRange { MET1 METTPL }
   editPowerVia -skip via on pin Standardcell -bottom layer MET1
-add vias 1 -top layer METTPL
   set sprEpvLayers {}
   redirect
             -quiet
                       {set
                             honorDomain [getAnalysisMode
honorClockDomains]} > /dev/null
    #Placement
```

```
timeDesign -prePlace -idealClock -pathReports -drvReports -
slackReports -numPaths 50 -prefix adaptive filter prePlace -outDir
../Reports/Place and Route
   redirect
              -quiet
                              honorDomain [getAnalysisMode
                      {set
honorClockDomains]} > /dev/null
   timeDesign -prePlace -idealClock -pathReports -drvReports -
slackReports -numPaths 50 -prefix adaptive filter prePlace -outDir
../Reports/Place and Route
   setPlaceMode -fp false
   placeDesign -inPlaceOpt
   redirect -quiet {set
                             honorDomain [getAnalysisMode
honorClockDomains|} > /dev/null
   timeDesign -preCTS -idealClock -pathReports -drvReports
slackReports -numPaths 50 -prefix adaptive filter preCTS -outDir
../Reports/Place and Route
                       {set honorDomain [getAnalysisMode
   redirect -quiet
honorClockDomains]} > /dev/null
                         -hold -idealClock -pathReports
   timeDesign -preCTS
slackReports -numPaths 50 -prefix adaptive filter preCTS -outDir
../Reports/Place and Route
   setOptMode -fixCap true -fixTran true -fixFanoutLoad true
   optDesign -preCTS
   createClockTreeSpec -bufferList {BUHDX0 BUHDX1 BUHDX12 BUHDX2
BUHDX3 BUHDX4 BUHDX6 BUHDX8 DLY1HDX0 DLY1HDX1 DLY2HDX0 DLY2HDX1
DLY4HDX0 DLY4HDX1 DLY8HDX0 DLY8HDX1 INHDX0 INHDX1 INHDX2 INHDX12
INHDX3 INHDX4 INHDX6 INHDX8 STEHDX0 STEHDX1 STEHDX2 STEHDX4} -file
Clock.ctstch
   clockDesign -specFile Clock.ctstch -outDir clock report
fixedInstBeforeCTS
   setCTSMode -engine ck
   clockDesign -specFile Clock.ctstch -outDir clock report -
fixedInstBeforeCTS
   redirect
             -quiet {set honorDomain [getAnalysisMode
honorClockDomains]} > /dev/null
   timeDesign -postCTS -pathReports -drvReports -slackReports -
                  -prefix adaptive filter postCTS
numPaths
            50
../Reports/Place and Route
             -quiet
                       {set
                             honorDomain [getAnalysisMode
    redirect
honorClockDomains|} > /dev/null
                         -hold -idealClock -pathReports
   timeDesign
              -preCTS
slackReports -numPaths 50 -prefix adaptive filter preCTS -outDir
../Reports/Place and Route
   setOptMode -fixCap false -fixTran false -fixFanoutLoad false
   optDesign -postCTS -incr
   optDesign -postCTS -hold -incr
   #Routing
   setNanoRouteMode -quiet -timingEngine {}
   setNanoRouteMode -quiet -routeWithSiPostRouteFix 0
   setNanoRouteMode -quiet -drouteStartIteration default
   setNanoRouteMode -quiet -routeTopRoutingLayer default
```

```
setNanoRouteMode -quiet -routeBottomRoutingLayer default
   setNanoRouteMode -quiet -drouteEndIteration default
   setNanoRouteMode -quiet -routeWithTimingDriven false
   setNanoRouteMode -quiet -routeWithSiDriven false
   routeDesign -globalDetail
   setAnalysisMode -analysisType onChipVariation -skew true -
clockPropagation sdcControl
   redirect
              -quiet
                       {set
                             honorDomain [getAnalysisMode
honorClockDomains]} > /dev/null
   timeDesign -postRoute -pathReports -drvReports -slackReports -
                 -prefix adaptive filter postRoute
../Reports/Place and Route
                       {set honorDomain [getAnalysisMode]
   redirect -quiet
honorClockDomains]} > /dev/null
   timeDesign -postRoute -hold -pathReports -slackReports
numPaths
           50
                 -prefix
                           adaptive filter postRoute
../Reports/Place and Route
   setOptMode -fixCap true -fixTran true -fixFanoutLoad true
   optDesign -postRoute
   optDesign -postRoute -hold
   getFillerMode -quiet
   addFiller -cell FEED7HD FEED5HD FEED3HD FEED2HD FEED25HD
FEED1HD FEED15HD FEED10HD -prefix FILLER
   #Verification and parasitic extraction
   setVerifyGeometryMode -area { 0 0 0 0 } -minWidth true -
minSpacing true -minArea true -sameNet true -short true -overlap
true -offRGrid false -offMGrid true -mergedMGridCheck true -minHole
     -implantCheck true -minimumCut true
                                              -minStep
viaEnclosure true -antenna false -insuffMetalOverlap true
pinInBlkq false
                 -diffCellViol true -sameCellViol false
padFillerCellsOverlap true -routingBlkgPinOverlap
routingCellBlkgOverlap true
                                  -regRoutingOnly
                                                     false
stackedViasOnRegNet false -wireExt true -useNonDefaultSpacing
false -maxWidth true -maxNonPrefLength -1 -error 1000
   verifyGeometry
   setVerifyGeometryMode -area { 0 0 0 0 }
   verify drc -report adaptive filter.drc.rpt -limit 1000
   verifyConnectivity -type all -error 1000 -warning 50
   setExtractRCMode -engine postRoute -effortLevel signoff
   extractRC
                             honorDomain [getAnalysisMode
   redirect
              -quiet
                       {set
honorClockDomains]} > /dev/null
   timeDesign -signoff -pathReports -drvReports -slackReports -
                              adaptive filter signOff
          50
                  -prefix
../Reports/Place and Route
             -quiet
    redirect
                       {set
                             honorDomain [getAnalysisMode
honorClockDomains]} > /dev/null
   timeDesign -signoff -hold -pathReports -slackReports -numPaths
          -prefix
                         adaptive filter signOff
../Reports/Place and Route
   all hold analysis views
   all setup analysis views
```

```
#SDF, DEF, logic and physical netlist
write_sdf -view MAXview ../Outputs/adaptive_filter.sdf
saveNetlist ../Outputs/adaptive_filter_logic
saveNetlist ../Outputs/asic_filter.v
global dbgLefDefOutVersion
set dbgLefDefOutVersion 5.8
defOut -floorplan -netlist -routing
../Outputs/adaptive_filter.def
set dbgLefDefOutVersion 5.8
```

Заключение

Таким образом, в ходе работы был спроектирован перестраиваемый цифровой фильтр с максимальной тактовой частотой 40 МГц при минимальной требуемой 20 МГц, средствами автоматического проектирования была создана его топология на кристалле.

4 Список использованных источников

- 1. Lyons R.G. Understanding Digital Signal Processing / R.G. Lyons. 3rd ed. Boston: Prentice Hall, 2011. pp. 787.
- 2. Intel® Quartus® Prime Pro Edition Help version 22.1. URL: https://www.intel.com/content/www/us/en/programmable/quartushelp/22.1/index.htm#tafs/tafs.htm
- 3. Харрис, Д. М. Цифровая схемотехника и архитектура компьютера [Электронный ресурс] / Дэвид М. Харрис и Сара Л. Харрис. Нью-Йорк : Elsevier. inc : Изд-во Morgan Kaufman, 2013. on-line. ISBN = 978-0-12-394424-5