作品名称：猫叫情境识别与智能照料系统

团队编号：40713　　团队名称：声栖

摘要

本项目设计了一套基于 FPGA 的猫叫情境识别与智能照料系统。系统以 PYNQ-Z1 开发板（Xilinx Zynq-7020）为核心，猫叫音频经 I2S 接口以 16kHz 采样进入 Zynq（演示音源为 40 段真实猫叫录音，麦克风实时采集作为扩展方向预留），在 FPGA 可编程逻辑中经 HLS 综合实现的硬件加速模块实时提取声学特征，再由 ARM 处理器上的神经网络完成情境分类，识别梳理放松、等待喂食、环境焦虑三种猫咪情境（演示界面分别以亲昵、饥饿、焦虑标识），并根据识别结果触发相应动作：识别为等待喂食时输出舵机 PWM 控制信号（连续两段确认后触发，板载指示灯同步指示），识别为环境焦虑时经 I2S 发送模块输出安抚音频，识别为梳理放松时保持静默。识别状态每秒写入 status.json 并实时显示在演示界面上。算法方面，系统基于米兰大学 CatMeows 公开数据集（440 段真实猫叫），提取 40 维 MFCC 及其一阶、二阶差分、谱质心、能量、过零率等共 295 维声学特征，训练多层感知机分类器，以两个互补特征模型的概率平均实现集成推理，五折交叉验证准确率达 71.4%。针对自动投喂的误触发风险，设计了“连续两段确认”机制，将误出粮概率降至 1.3%以下。硬件实现方面，特征提取 IP 经 Vitis HLS 综合，消耗 BRAM 200 块（71%）、DSP 111 个（50%），单次识别耗时约 1.1 秒，工作频率 113MHz。系统在 40 段金标准音频上完成板级对拍验证，识别结果与 PC 端参考实现 100%一致，最大概率偏差 0.0004，验证了从算法到硬件的完整链路一致性。系统还设计了榫卯插槽结构的激光切割亚克力外壳图纸，集成储粮料仓、出粮机构与屏幕窗口，作为整机结构方案。

第一部分　作品概述

1.1 **1.1** 功能与特性

本系统具备以下核心功能：（1）猫叫情境识别：猫叫音频在 FPGA 硬件加速下提取 295 维整窗与 885 维分段声学特征，利用集成神经网络识别梳理放松（亲昵）、等待喂食（饥饿）、环境焦虑（焦虑）三类情境，并输出各情境置信概率。（2）智能投喂：识别为等待喂食（饥饿）且连续两段音频确认后，系统输出舵机 PWM 控制信号并点亮板载指示灯；该信号可直接驱动 SG90 舵机完成出粮动作，两段确认机制避免误触发。（3）情绪安抚：识别为环境焦虑时，系统经 I2S 发送模块输出预置安抚音频，可供功放与扬声器播放。（4）状态可视化：识别状态每秒写入 status.json，演示界面实时显示情境、置信概率、执行动作与 FPGA 计算耗时。（5）静音过滤：对无叫声的静音时段自动跳过推理，降低无效功耗。（6）演示模式：支持循环播放预录猫叫音频的实时演示，便于现场展示。

1.2 **1.2** 应用领域

本系统面向宠物智能照护领域，具有广阔的应用前景：（1）宠物家庭照护：主人外出时自动监测猫咪情绪，饥饿时投喂、焦虑时安抚，实现无人值守的宠物照护。（2）宠物健康监测：长期记录猫咪叫声的情绪分布，为兽医诊断和宠物健康管理提供数据支撑。（3）多猫家庭与

猫舍管理：识别不同猫咪的叫声特征，实现多猫分别照护。（4）动物行为学研究：为猫科动物发声行为研究提供自动化的情绪标注工具。（5）智能宠物硬件：作为宠物喂食器、宠物机器人等产品的智能感知模块。

1.3 **1.3 主要技术特点**

（1）FPGA 硬件加速特征提取：加窗滤波、Mel 带通滤波器组、滑动窗口特征计算等前端预处理与 MFCC、谱质心、过零率等声学特征的全部计算流程，均由 Vitis HLS 综合生成的 Verilog RTL 硬件 IP 在 PL 端完成，单次识别仅需约 1.1 秒，显著优于纯软件实现，也大幅降低了 ARM 处理器负载。（2）多特征集成学习：融合整段统计特征与分段特征两个 MLP 模型的输出概率，交叉验证准确率 71.4%，优于任一单一模型。（3）分级触发策略：饥饿触发采用“概率阈值+连续两段确认”双重机制，在保证检出率的同时将误触发概率降至 1.3%以下。（4）金标准板级验证方法：以 40 段真实猫叫建立金标准数据库，板级特征与参考特征逐段对拍，识别结果 100%一致，最大概率偏差 0.0004，为算法到硬件的全链路一致性提供了可量化证明。（5）免操作系统依赖的底层部署：比特流加载与寄存器读写直接基于 Linux 内核设备接口实现，不依赖任何第三方运行时库，增强了系统可移植性。

400 字内；

1.4 **1.4 主要性能指标**

主要性能指标如下表所示：

指标	数值	说明
情境分类准确率	71.4%	五折交叉验证（梳理放松/等待喂食/环境焦虑三类）
板级对拍一致性	40/40（100%）	板级识别结果与 PC 参考完全一致
最大概率偏差	0.0004	板级集成概率与参考概率之差
单次识别耗时	1.1 s	FPGA 特征提取（24000 点/1.5 秒音频）
FPGA 资源占用	BRAM 200/280, DSP 111/220	Xilinx Zynq-7020
工作频率	113 MHz	时序零违例

1.5 **1.5 主要创新点**


（1）面向投喂安全的“连续两段确认”防误触发机制，将误出粮概率降至 1.3%以下；（2）金标准对拍验证方法：以 40 段真实猫叫建立标准答案，硬件识别结果与参考结果逐段比对，为 FPGA 算法部署提供可量化的验收标准；（3）全寄存器数据通道设计：针对自构建 Linux 镜像下 DMA 接口的兼容性问题，将音频数据打包为 s_axilite 寄存器传输，在保证实时性的同时完全绕开 DMA 依赖；（4）参数化外壳设计：采用参数化脚本建模（OpenSCAD/Python）与榫卯插槽激光切割工艺，实现快速迭代的结构设计与低成本制造。

1.6 **1.6 设计流程**

整体设计流程为：数据收集与预处理（CatMeows 数据集 440 段猫叫）→ 特征方案选型（对比 wav2vec2 预训练特征与手工声学特征的板端可行性，受嵌入式端算力与实时性约束，最终选用计算量小、可完全硬件化的手工声学特征方案）→ 特征工程（295 维声学特征设计）→ 模型训练与交叉验证（MLP 集成，71.4%）→HLS 实现与 C 仿真对拍 →Vivado 综合与时序收敛 → 板级金标准验证（40/40 通过）→ 外壳结构设计与激光切割制造 → 系统集成与演示。

第二部分　系统组成及功能说明

2.1 2.1 整体介绍




系统由音频输入、FPGA 硬件加速、软件推理、执行控制和显示五部分组成，整体框图如下。猫叫音频以 16kHz 采样进入 Zynq-7020：可编程逻辑（PL）中的特征提取 IP 以硬件流水线方式计算 295 维整窗与 885 维分段特征；ARM 处理器（PS）读取特征并运行集成推理，依据分类结果和触发策略生成舵机 PWM 控制信号或输出安抚音频，动作由板载指示灯指示；识别状态写入 status.json，供演示界面实时显示。

2.2 2.2 硬件系统介绍

2.2.1 硬件整体介绍


系统硬件以 PYNQ-Z1 开发板为核心，搭载 Xilinx Zynq-7020 SoC（双核 Cortex-A9 + Artix-7 可编程逻辑）。音频输入经 I2S 接口以 16kHz 采样（预留 INMP441 数字麦克风接口）；语音输出采用 MAX98357A I2S 功放驱动 8Ω3W 扬声器；投喂执行采用 SG90 舵机驱动出粮机构；人机交互通过 status.json 状态文件与演示界面实现，预留 7 寸屏 HDMI 显示接口。其中特征提取 IP、舵机 PWM 信号输出、I2S 音频发送、板载指示灯均已实现并验证；麦克风实时采集与出粮机械机构为预留接口。

2.2.2 机械设计介绍



外壳采用 3mm 白色亚克力激光切割与榫卯插槽结构设计，无需螺钉即可拼装。整体为 210×220×190mm 箱体：前面板集成屏幕窗口（158×114mm）、扬声器孔阵与麦克风孔；顶部搭载储粮料仓（120×80×60mm），料仓前脸开设 30×25mm 出粮口，由舵机驱动的出粮拨片控制投粮；背板开设 Φ14 电源孔与散热格栅；顶部配可拆卸猫耳装饰件。全部 23 个零件采用参数化脚本设计（OpenSCAD/Python），关键配合尺寸（榫宽 10mm/槽宽 10.3mm、18°斜槽与斜板等）均经程序化验证。整体尺寸设计图如下。

2.2.3 电路各模块介绍




电路连接关系如图：INMP441 的 SCK/WS/SD 三线连接开发板 Pmod 接口（WS=16kHz、SCK=1.024MHz 由 PL 分频产生）；MAX98357A 的 BCLK/LRC/DIN 三线连接 Pmod JA 的 2/3/4 脚，VIN 接 5V；SG90 舵机信号线连接 Pmod JA 第 1 脚（FPGA 引脚 Y18），电源独立 5V 供电并与系统共地；显示屏经 HDMI 与开发板相连。FPGA 内部通过 AXI4-Lite 总线将特征 IP、PWM 模块、I2S 发送模块挂载于 ARM 的 GP0 端口，地址空间由 Vivado 自动分配。

2.3 2.3 软件系统介绍

2.3.1 软件整体介绍

软件分为 PC 端训练与板端运行两部分。PC 端（Python/sklearn）完成特征提取、模型训练、交叉验证、金标准数据库生成与 HLS 设计文件的编译综合。板端运行于 Linux（PYNQ 镜像）之上，包含：比特流加载模块、寄存器级驱动模块（/dev/mem 直访 AXI-Lite）、神经网络推理模块（NumPy 实现）、触发决策模块与状态发布模块（每秒写出 status.json 供屏幕 UI 读取）。

2.3.2 软件各模块介绍



板端主循环流程：读取 1.5 秒音频窗口 → 计算 RMS 进行静音判定（<0.005 跳过）→ 将 24000 个采样打包写入 12000 个 AXI-Lite 寄存器 → 启动特征 IP 并轮询完成标志 → 读取 1180 个特征寄存器 → 运行双 MLP 集成推理 → 依据“饥饿概率≥0.5 且连续两段”或“焦虑概率≥0.6”的触发策略执行动作 → 更新状态文件与屏幕显示。特征提取流水线（FPGA 硬件实现）如下：

第三部分 完成情况及性能参数

阐述最终实现的成果（图文结合，实物照片为主）


3.1 3.1 整体介绍

【待插入：系统整体实物照片（正面/斜 45°）。请将照片命名为 系统整体实物.jpg 放入 实物照片 文件夹后重新运行本脚本】

3.2 工程成果（分硬件实物、软件界面等设计结果）

3.2.1 机械成果

（当前为外壳设计图。实物照片请命名为 外壳实物.jpg 放入 实物照片 文件夹后重新运行本脚本）



3.2.2 电路成果

【待插入：电路接线实物照片。请将照片命名为 电路实物.jpg 放入 实物照片 文件夹后重新运行本脚本】

电路实物由 PYNQ-Z1 开发板、I2S 麦克风、I2S 功放与扬声器、SG90 舵机及投喂机构组成，

全部信号经 Pmod 与杜邦线连接，电源独立供电并共地。

3.2.3 软件成果

```
[17:23:11] 亲昵  亲昵 86% 饥饿 7% 焦虑 7%   -> 不动作
[17:23:14] 饥饿  亲昵 19% 饥饿 78% 焦虑 3%   -> 饥饿确认 1/2
[17:23:16] 饥饿  亲昵 22% 饥饿 68% 焦虑 10%   -> 出粮 [舵机投放]
[17:23:19] 焦虑  亲昵 6% 饥饿 18% 焦虑 76%   -> 播放安抚语音
[17:23:22] [静音] 跳过
[17:23:25] 亲昵  亲昵 92% 饥饿 3% 焦虑 5%   -> 不动作
```

【待插入：7 寸屏 UI 与终端输出截图。请将照片命名为 屏幕 UI.jpg 放入 实物照片 文件夹后重新运行本脚本】

软件成果包括：板端实时识别终端输出（情境、置信概率、触发动作的实时打印）与演示界面（情境大字显示、概率进度条、动作提示、FPGA 耗时显示）。板端状态文件 status.json 每秒刷新一次，是界面程序与屏幕 UI 的数据源。板端终端输出节选如下（系统连续运行 16 轮×40 段、无一次故障）：

3.3 **3.3** 特性成果

系统完成了从算法到硬件的全链路验证，关键量化成果如下：（1）模型交叉验证准确率 71.4%（梳理放松/等待喂食/环境焦虑三类）；（2）板级金标准对拍：40 段真实猫叫识别结果与 PC 参考 100%一致，最大概率偏差 0.0004；（3）FPGA 单次特征提取耗时约 1.1 秒，满足实时性要求；（4）FPGA 资源占用：BRAM 200/280 块、DSP 111/220 个、LUT 46.8K/53.2K，时序零违例（113MHz）；（5）连续两段确认机制将误出粮概率降至 1.3%以下；（6）整机连续运行 16 轮×40 段演示无故障，识别、两段确认、动作触发与状态发布全链路按预期工作。

第四部分　总结

4.1 **4.1** 可扩展之处

（1）情绪类别扩展：在现有三类情绪基础上，可扩展痛苦、发情等更多情绪类别，提升系统实用性；（2）实时麦克风采集：当前演示采用预录音频循环播放，后续接入 I2S 麦克风实时采集与 DMA 缓存，实现真正的实时在线识别；（3）多猫识别：结合声纹特征区分不同猫咪，实现多猫家庭的分别照护与数据记录；（4）量化部署：对神经网络进行 INT8 量化，进一步降低推理资源占用；（5）联网与远程监控：接入物联网平台，实现主人远程查看猫咪情绪与投喂记录。

300 字内；

4.2 **4.2** 心得体会

本项目的完整开发过程让我们深刻体会到，从算法到硬件的落地远比想象中复杂，也远比想象中更有收获。在算法阶段，我们最初以训练集自评的 90%准确率为目标沾沾自喜，直到引入严格的分组交叉验证后，真实的泛化准确率仅为 65.7%。这次教训让我们学会了敬畏数据划分协议：数据增强必须在划分之后进行，测试集必须与训练集在样本来源上完全隔离。通过引入分段特征与模型集成，我们将准确率提升至 71.4%，也明白了“可复现的数字比漂亮的数字更重要”。在硬件实现阶段，我们遇到了教科书之外的现实问题：自构建的 PYNQ 镜

像缺少 Python 运行库、DMA 接口在特定内核配置下异常、中文系统区域设置导致 Vivado 综合崩溃等。这些问题的排查过程让我们掌握了大量底层调试技能——通过串口登录系统、利用内核 FPGA 管理器加载比特流、通过/dev/mem 直访 AXI-Lite 寄存器——最终实现了完全不依赖第三方库的裸机式驱动方案，这也成为本项目最有价值的技术积累之一。我们建立的“金标准对拍”验证方法贯穿始终：C 仿真与 Python 参考实现逐层对拍、综合后资源与时序严格评估、上板后 40 段音频逐段比对，每一层验证都堵住了可能返工的漏洞。当板级对拍结果以 40/40 通过、最大概率偏差 0.0004 呈现时，我们确信硬件上的每一个乘加器都在正确工作。在工程协作上，本项目经历了算法设计、HLS 开发、结构设计、激光切割加工等多角色协作，我们学会了用可验证的数据和标准化的文档（特征规格书、对拍清单、组装说明）传递工作成果，大大减少了沟通成本。这次经历让我们真正理解了 FPGA 竞赛的意义：它不仅考验算法的精度，更考验工程化的严谨——而后者，恰恰是课堂上学不到的。

1000 字内，可包括研发和制作细节；

第五部分　参考文献

[1] Ntalampiras S, Ludovico L A, Presti G, et al. Automatic classification of cat vocalizations emitted in different contexts[J]. Animals, 2019, 9(8): 543.

[2] Ludovico L A, Ntalampiras S, Presti G, et al. CatMeows: A Publicly-Available Dataset of Cat Vocalizations[C]. MultiMedia Modeling (MMM 2021), LNCS 12573, Springer, 2021: 230-243.

[3] CatMeows: A Publicly-Available Dataset of Cat Vocalizations[DB/OL]. Zenodo, 2020. https://zenodo.org/records/4008297

[4] Xilinx. PYNQ: Python Productivity for Zynq[EB/OL]. https://www.pynq.io/

[5] Xilinx. Vitis High-Level Synthesis User Guide (UG1399)[EB/OL]. 2022.

[6] Xilinx. Introduction to FPGA Design with Vivado High-Level Synthesis (UG998)[EB/OL]. 2019.