TDs - Architecture des ordinateurs Semestre

7Février, 2024

Louis Thevenet

Table des matières

1. TD1		2
1.1. Mod	dule registre	2
1.2. Mod	dule UAL (Unité arithmétique et logique)	2
	instructions et le séquenceur	
	·	
3. TD3		2
3.1. Ent	rées / Sorties	2

1. TD1

Exemple:

%r2 %r3 38

39

```
resultat := variable1 + variable2;
```

```
%r4
    37
%r5
    12
    27
%r7
    39
1 set variable1 %r2
2 set variable2 %r2
3 set resultat %r3
5 load(%r2), %r5
6 load(%r3), %r6
  add %r5, %r6, %r7
```

```
8
     store %r7, [%r4]
1.1. Module registre
```

Définition 1.1.1:

```
1 module registre(rst, clk, areg[3..0], breg[3..0], dreg[3.0], dataIn[31..
    0] : a[31..0], b[31..0], ir[31..0])
areg numéro du registre qu'on souhaite lire sur la sortie a
breg numéro du registre qu'on souhaite lire sur la sortie b
dreg numéro du registre dans lequel on souhaite écrire l'entrée dataIn
IR servira pour accéder directement au code de l'instruction courante sans passer par a
    ou b
Exercise 1.1.1:
```

module registres(rst, clk, areg[3..0], breg[3..0], dreg[3..0], datain[31..

0] : a[31..0], b[31..0], pc[31..0], ir[31..0])

```
3 // constantes
      // où on va écrire
   8 decoder4to16(dreg[3..0] : dsel[15..0])
   10 // écriture
   reg32_D(rst, clk, dsel[2], datain[31..0] : r2[31..0])
   reg32_D(rst, clk, dsel[3], datain[31..0] : r3[31..0])
   13 reg32_D(rst, clk, dsel[4], datain[31..0] : r4[31..0])
   14 reg32_D(rst, clk, dsel[5], datain[31..0] : r5[31..0])
   15 reg32_D(rst, clk, dsel[6], datain[31..0] : r6[31..0])
      reg32_D(rst, clk, dsel[7], datain[31..0] : r7[31..0])
   17
   18 reg32_D(rst, clk, dsel[12], datain[31..0] : r12[31..0])
      reg32_D(rst, clk, dsel[13], datain[31..0] : r13[31..0])
      reg32_D(rst, clk, dsel[14], datain[31..0] : r14[31..0])
      reg32_D(rst, clk, dsel[15], datain[31..0] : r15[31..0])
   21
   22
   23
   24
      // qu'est-ce qu'on met dans a ?
   25 decoder4to16(areg[3..0] : asel[15..0])
   a[31..0] = r0[31..0] * asel[0]
                 + r1[31..0] * asel[1]
   27
   28
                 + r2[31..0] * asel[2]
                 + r3[31..0] * asel[3]
   29
                 + r4[31..0] * asel[4]
   30
                 + r5[31..0] * asel[5]
   31
                 + r6[31..0] * asel[6]
   32
   33
                 + r7[31..0] * asel[7]
   34
                 + r12[31..0] * asel[12]
                 + r13[31..0] * asel[13]
   37
                 + r14[31..0] * asel[14]
   38
                 + r15[31..0] * asel[15]
   39
   40 decoder4to16(breg[3..0] : bsel[15..0])
   41 b[31..0] = r0[31..0] * bsel[0]
                 + r1[31..0] * bsel[1]
   43
                 + r2[31..0] * bsel[2]
                 + r3[31..0] * bsel[3]
                 + r4[31..0] * bsel[4]
                 + r5[31..0] * bsel[5]
   46
                 + r6[31..0] * bsel[6]
   47
                 + r7[31..0] * bsel[7]
   48
   49
                 + r12[31..0] * bsel[12]
   51
                 + r13[31..0] * bsel[13]
   52
                 + r14[31..0] * bsel[14]
                 + r15[31..0] * bsel[15]
   53
   54
   55
   pc[31..0] = r14[31..0]
   ir[31..0] = r15[31..0]
      end module
1.2. Module UAL (Unité arithmétique et logique)
```

5 sext[23..0] = a[23..0]6 sext[31..24] = a[23] *"11111111"

module ual(a[31..0], b[31..0], cmd[3..0] : s[31..0], N, Z, V, C)

3 addsub32(a[31..0], b[31..0], cmd[0] : saddsub[31..0], V, C)

Exercise 1.2.1:

sigext 1100 (signe extension)

Opérations :

 $\mathbf{add} \ 0000$ $\mathbf{sub}\ 0001$

11 12

13 14

15

16

17

18

19

24

26 end module

22 B: .word 35

Exercise 2.2: • Fact $\leftarrow 1$

```
s[31..0] = saddsub[31..0] * /cmd[3] * /cmd[2] * /cmd[1]
                  + sext[31..0] * cmd[3] * cmd[2] * /cmd[1] * /cmd[0]
   9
   10
   11 Z = "tous les bits à 0"
   12 N = /s[31]
   13 end module
1.3. Les instructions et le séquenceur
   module sequenceur(rst, clk, ir[31..0], N, Z, V, C : fetch, decode, pcplus1,
   areg[3..0], breg[3..0], dreg[3..0], ualcmd[3..0], dbusin[1..0], write, setflags)
    areg[3..0] = fetch * "1110"
 2
                    + decode2pcplus1 * ir[23..20]
                    + pcplus1 * "1110" // l'adresse de PC
 3
 4
    breg[3..0] = fetch * "0000"
 6
                    + decode2pcplus1 * ir[19..16]
                    + pcplus1 * "0001" // l'adresse de 1
 8
   dreg[3..0] = fetch * "1111"
 9
                    + decode2pcplus1 * ir[27..24]
10
```

+ pcplus1 * "1110" // l'adresse de PC pour l'addition

+ decode2pcplus1 * ir[31..28]

+ pcplus1 * "0000"

+ decode2pcplus1 * "01"

```
20
   write = fetch * "0"
21
22
                + decode2pcplus1 * "0"
                + pcplus1 * "0"
23
```

+ pcplus1 * "01"

ualcmd[3..0] = fetch * "0000"

dbusin[1..0] = fetch * "10"

25 setflags = decode2pcplus1

```
2. TD2
  Exercise 2.1:
  • TQ A \neq B
     • Si A > B Alors
        • A \leftarrow A - B
     • Sinon
        \bullet \quad B \leftarrow B - A
     • FinSi
  • FinTQ
                   set A, %rl  # rl vaut l'adresse de A
    2
                   ld [%r1], %r1 # r1 vaut maintenant la valeur de A
                   set B, %r2
                   ld [%r2], %r2
    7 TantQue : cmp %r1 %r2
    8
                   beq FinTantQue
    9
   10
                   cmp %r1 %r2
                   blu AsupB
   11
   12
   13 AinfEqB : sub %r1, %r2, %r1
   14
                   ba TantQue
   15
   16 AsupB : sub %r2, %r1, %r2
   17
                  ba TantQue
   18
   19 FinTantQue : Stop
   20
   21 A : .word 21
```

```
• i \leftarrow N
• TQ i > 1
  • Fact \leftarrow Fact \times i
   • i \leftarrow i - 1
• FinTQ
 1 Debut : set 1, %rl # rl = Fact
2 set N, %r2 # r2 = i
 3
 4 TQ:
                 cmp %r2, 1
                    bleu finTQ
                  umulcc %r1, %r2, %r1
                    sub %r2, 1, %r2
                    ba TQ
 10
11 finTQ: set fact, %r3
12 st %r1, [%r3]
13 Stop: ba stop
14
15
 16 N : .word 5
 17 fact : .word 0
Exercise 2.3:
• somme \leftarrow 0
• pour i de 0 à N-1 faire
   • somme \leftarrow somme + tab[i]
• finpour
• somme \leftarrow 0
• i \leftarrow 0
• tq i < N faire
   • somme \leftarrow somme + tab[i]
   • i \leftarrow i + 1
• fintq
```

3

8 9

add %r3, 1, %r3 10 ba tq 11 12 fintq : set somme, %r4 st %r1, [%r4]

5 tq: cmp %r3, N

14 stop: ba stop

17 somme : .word $\mathbf{0}$

bgeu fintq

16 Tab : .word 1,5,3,6,5,8,10,2,8,5

ld [%r2 + %r3], %r4 # %r4 <- tab[i]
add %r1, %r4, %r1 # somme <- somme + tab[i]</pre>

```
3. TD3
3.1. Entrées / Sorties
  Exercise 3.1.1:
    1 LEDS = 0 \times B00000000
   3 Afficher_LEDS_7_0:
   4
        push %r1
          push %r20
         set LEDS, %r20
   9
          and %r1, 0xFF, %r1
   10
          st %r1, [%r20]
   11
   12
          pop %r20
   13
          pop %r1
          ret
    1 LEDS = 0 \times B00000000
    3 Afficher_LEDS_15_8:
        push %r1
    5
          push %r20
        set LEDS, %r20
    7
    8
   9
         and %r1, 0xFF, %r1
          sll %r1, 8, %r1 # décalage de 8 bits (shift left logical)
   10
          st %r1, [%r20]
   11
          pop %r20
         pop %rl
   13
   14
          ret
```