TDs - Architecture des ordinateurs Semestre

7 Février, 2024

Louis Thevenet

Table des matières

. TD1	
1.1. Module registre	
1.2. Module UAL (Unité arithmétique et logique)	
1.3. Les instructions et le séquenceur	

1. TD1

Exemple:

```
1 resultat := variable1 + variable2;
```

```
1  set variable1 %r2
2  set variable2 %r2
3  set resultat %r3
4
5  load(%r2), %r5
6  load(%r3), %r6
7  add %r5, %r6, %r7
8
9  store %r7, [%r4]
```

1.1. Module registre

```
Définition 1.1.1:

1 module registre(rst, clk, areg[3..0], breg[3..0], dreg[3.0], dataIn[31..0] : a[31..0], b[31..0], ir[31..0])

areg numéro du registre qu'on souhaite lire sur la sortie a breg numéro du registre qu'on souhaite lire sur la sortie b dreg numéro du registre dans lequel on souhaite écrire l'entrée dataIn

IR servira pour accéder directement au code de l'instruction courante sans passer par a ou b
```

```
Exercise 1.1.1:
    module registres(rst, clk, areg[3..0], breg[3..0], dreg[3..0], datain[31..
    0] : a[31..0], b[31..0], pc[31..0], ir[31..0])
 3 // constantes
   // où on va écrire
 8 decoder4to16(dreg[3..0] : dsel[15..0])
 9
 10 // écriture
 reg32_D(rst, clk, dsel[2], datain[31..0] : r2[31..0])
 12 reg32_D(rst, clk, dsel[3], datain[31..0] : r3[31..0])
 13 reg32_D(rst, clk, dsel[4], datain[31..0] : r4[31..0])
 14 reg32_D(rst, clk, dsel[5], datain[31..0] : r5[31..0])
 15 reg32_D(rst, clk, dsel[6], datain[31..0] : r6[31..0])
    reg32_D(rst, clk, dsel[7], datain[31..0] : r7[31..0])
 17
   reg32_D(rst, clk, dsel[12], datain[31..0] : r12[31..0])
    reg32_D(rst, clk, dsel[13], datain[31..0] : r13[31..0])
 19
    reg32_D(rst, clk, dsel[14], datain[31..0] : r14[31..0])
    reg32_D(rst, clk, dsel[15], datain[31..0] : r15[31..0])
 21
 22
 23
    // qu'est-ce qu'on met dans a ?
 24
 25 decoder4to16(areg[3..0] : asel[15..0])
 a[31..0] = r0[31..0] * asel[0]
27
               + r1[31..0] * asel[1]
               + r2[31..0] * asel[2]
28
               + r3[31..0] * asel[3]
29
               + r4[31..0] * asel[4]
30
               + r5[31..0] * asel[5]
31
               + r6[31..0] * asel[6]
32
               + r7[31..0] * asel[7]
               + r12[31..0] * asel[12]
               + r13[31..0] * asel[13]
 37
               + r14[31..0] * asel[14]
               + r15[31..0] * asel[15]
 38
 39
 40 decoder4to16(breg[3..0] : bsel[15..0])
41 b[31..0] = r0[31..0] * bsel[0]
               + r1[31..0] * bsel[1]
               + r2[31..0] * bsel[2]
               + r3[31..0] * bsel[3]
               + r4[31..0] * bsel[4]
45
               + r5[31..0] * bsel[5]
46
               + r6[31..0] * bsel[6]
47
               + r7[31..0] * bsel[7]
48
49
               + r12[31..0] * bsel[12]
 51
               + r13[31..0] * bsel[13]
 52
               + r14[31..0] * bsel[14]
53
               + r15[31..0] * bsel[15]
54
55
pc[31..0] = r14[31..0]
 ir[31..0] = r15[31..0]
   end module
```

Opérations:

Exercise 1.2.1:

1.2. Module UAL (Unité arithmétique et logique)

```
sigext 1100 (signe extension)
  \mathbf{add} \ 0000
  \mathbf{sub}\ 0001
      module ual(a[31..0], b[31..0], cmd[3..0] : s[31..0], N, Z, V, C)
    3 addsub32(a[31..0], b[31..0], cmd[0] : saddsub[31..0], V, C)
      sext[23..0] = a[23..0]
      sext[31..24] = a[23] *"11111111"
    s[31..0] = saddsub[31..0] * /cmd[3] * /cmd[2] * /cmd[1]
    9
                   + sext[31..0] * cmd[3] * cmd[2] * /cmd[1] * /cmd[0]
   10
   11 Z = "tous les bits à 0"
   12 N = /s[31]
      end module
1.3. Les instructions et le séquenceur
   module sequenceur(rst, clk, ir[31..0], N, Z, V, C : fetch, decode, pcplus1,
   areg[3..0], breg[3..0], dreg[3..0], ualcmd[3..0], dbusin[1..0], write, setflags)
```

1 areg[3..0] = fetch * "1110"

25

26 end module

setflags = decode2pcplus1

```
+ decode2pcplus1 * ir[23..20]
+ pcplus1 * "1110" // l'adresse de PC

breg[3..0] = fetch * "0000"
```

```
breg[3..0] = fetch * "0000"
                    + decode2pcplus1 * ir[19..16]
6
                    + pcplus1 * "0001" // l'adresse de 1
8
   dreg[3..0] = fetch * "1111"
9
10
                    + decode2pcplus1 * ir[27..24]
                    + pcplus1 * "1110" // l'adresse de PC pour l'addition
11
12
13
   ualcmd[3..0] = fetch * "0000"
14
                    + decode2pcplus1 * ir[31..28]
                    + pcplus1 * "0000"
15
16
   dbusin[1..0] = fetch * "10"
17
                + decode2pcplus1 * "01"
18
                + pcplus1 * "01"
19
20
   write = fetch * "0"
21
22
                + decode2pcplus1 * "0"
23
                + pcplus1 * "0"
24
```