

基于**ARM®32位的Cortex®-M4**微控制器+**FPU**，带**256 K字节至1024 K字节**内部闪存、**sLib**、**USBFS**、**17个定时器**、**3个ADC**、**20个通信接口**

功能

- **内核：带有FPU的ARM®32位的Cortex®-M4 CPU**
 - 最高240 MHz工作频率，带存储器保护单元（MPU），内建单周期乘法和硬件除法
 - 内建浮点运算（FPU）
 - 具有DSP指令集
- **存储器**
 - 256 K字节至1024 K字节的内部闪存存储器
 - sLib：将指定之主存储区设为执行代码安全库区，此区代码仅能调用无法读取
 - SPIM接口：额外提供高达16 M字节外部SPI闪存存储器接口
 - 高达96+128 K字节的SRAM
 - 具有16位数据总线的外部存储器控制器（XMC）：支持总线复用PSRAM/NOR和NAND存储器
- **XMC作为LCD并口，兼容8080/6800模式**
- **电源控制（PWC）**
 - 2.6至3.6伏供电
 - 上电复位（POR）、低电压复位（LVR）、电源电压监测器（PVM）
 - 低功耗模式：睡眠、深睡眠、和待机
 - V_{BAT}为LEXT、RTC和42个16位的电池供电寄存器（BPR）供电
- **时钟和复位管理（CRM）**
 - 4至25 MHz晶体振荡器（HEXT）
 - 内置经出厂调校的48 MHz高速内部时钟（HICK），25 °C达1 %精度，-40 °C至+105 °C达2.5 %精度，带自动时钟校准功能（ACC）
 - 32 kHz晶振（LEXT）
 - 低速内部时钟（LICK）
- **模拟模块**
 - 3个12位2 MSPS A/D转换器，多达16个输入通道
 - 温度传感器和内部参考电压
 - 2个12位D/A转换器
- **DMA：14通道DMA控制器**
- **调试模式**
 - 串行线调试（SWD）和JTAG接口
 - Cortex®-M4内嵌跟踪模块（ETM）
- **多达80个快速GPIO端口**
 - 所有GPIO口可以映像到16个外部中断（EXINT）
 - 几乎所有GPIO口可容忍5 V输入信号
- **多达17个定时器（TMR）**
 - 多达2个16位带死区控制和紧急刹车，用于电机控制的PWM高级定时器
 - 多达8个16位定时器+2个32位定时器，每个定时器有多达4个用于输入捕获/输出比较/PWM或脉冲计数的通道和增量编码器输入
 - 2个16位基本定时器用于驱动DAC
 - 2个看门狗定时器（一般型WDT和窗口型WWDT）
 - 系统滴答定时器：24位递减计数器
- **多达20个通信接口**
 - 多达3个I²C接口，支持SMBus/PMBus
 - 多达8个USART接口（支持ISO7816，LIN，IrDA接口和调制解调控制）
 - 多达4个SPI接口（50 M位/秒），4个均可复用为I²S接口，其中I²S2/I²S3支持全双工
 - 多达2个CAN接口（2.0B主动）
 - USB2.0全速设备接口，支持无晶振（crystal-less）
 - 多达2个SDIO接口
- **CRC计算单元**
- **96位的芯片唯一代码（UID）**
- **温度范围：-40至+105 °C**
- **封装**
 - LQFP100 14 x 14 mm
 - LQFP64 10 x 10 mm
 - LQFP48 7 x 7 mm
 - QFN48 6 x 6 mm

表 1. 选型列表

闪存存储器	型号
1024 K字节	AT32F403ACGT7, AT32F403ACGU7, AT32F403ARGT7, AT32F403AVGT7
512 K字节	AT32F403ACET7, AT32F403ACEU7, AT32F403ARET7, AT32F403AVET7
256 K字节	AT32F403ACCT7, AT32F403ACCU7, AT32F403ARCT7, AT32F403AVCT7

目录

1	规格说明	11
2	功能简介	13
2.1	ARM®Cortex®-M4 和 FPU	13
2.2	存储器	14
2.2.1	内置闪存存储器（Flash）	14
2.2.2	存储器保护单元（MPU）	14
2.2.3	内置随机存取存储器（SRAM）	14
2.2.4	外部存储器控制器（XMC）	14
2.3	中断	14
2.3.1	嵌套的向量式中断控制器（NVIC）	14
2.3.2	外部中断（EXINT）	14
2.4	电源控制（PWC）	15
2.4.1	供电方案	15
2.4.2	复位和电源电压监测器（POR / LVR / PVM）	15
2.4.3	电压调压器（LDO）	15
2.4.4	低功耗模式	15
2.5	启动模式	16
2.6	时钟	16
2.7	通用输入输出口（GPIO）	16
2.8	重映射功能	17
2.9	直接存储器访问控制器（DMA）	17
2.10	定时器（TMR）	17
2.10.1	高级定时器（TMR1 和 TMR8）	17
2.10.2	通用定时器（TMRx）	18
2.10.3	基本定时器（TMR6 和 TMR7）	18
2.10.4	系统滴答定时器（SysTick）	18

2.11	看门狗（WDT）	19
2.12	窗口型看门狗（WWDT）	19
2.13	实时时钟（RTC）和电池供电寄存器（BPR）	19
2.14	通信接口	19
2.14.1	串行外设接口（SPI）/内部集成音频接口（I ² S）	19
2.14.2	通用同步/异步收发器（USART）	19
2.14.3	内部集成电路总线（I ² C）	20
2.14.4	安全数字输入/输出接口（SDIO）	20
2.14.5	控制器区域网络（CAN）	20
2.14.6	通用串行总线全速（USBFS）	20
2.15	循环冗余校验（CRC）计算单元	20
2.16	模拟/数字转换器（ADC）	21
2.16.1	温度传感器（V _{TS} ）	21
2.16.2	内部参考电压（V _{INTRV} ）	21
2.17	数字/模拟信号转换器（DAC）	21
2.18	调试	22
2.18.1	串行线（SWD）/JTAG 调试接口	22
2.18.2	内嵌跟踪模块（ETM）	22
3	引脚功能定义	23
4	存储器地址映射	33
5	电气特性	34
5.1	测试条件	34
5.1.1	最小和最大数值	34
5.1.2	典型数值	34
5.1.3	典型曲线	34
5.1.4	供电方案	34

5.2	绝对最大值	35
5.2.1	额定值	35
5.2.2	电气敏感性	36
5.3	规格	37
5.3.1	通用工作条件	37
5.3.2	上电和掉电时的工作条件	37
5.3.3	内嵌复位和电源管理模块特性	38
5.3.4	存储器特性	39
5.3.5	供电电流特性	39
5.3.6	外部时钟源特性	48
5.3.7	内部时钟源特性	52
5.3.8	PLL 特性	53
5.3.9	低功耗模式唤醒时间	53
5.3.10	EMC 特性	53
5.3.11	GPIO 端口特性	54
5.3.12	NRST 引脚特性	56
5.3.13	XMC 特性	56
5.3.14	TMR 定时器特性	64
5.3.15	SPI / I ² S 接口特性	65
5.3.16	I ² C 接口特性	68
5.3.17	SDIO 接口特性	69
5.3.18	USBFS 接口特性	70
5.3.19	12 位 ADC 特性	71
5.3.20	内部参照电压 (V _{INTRV}) 特性	75
5.3.21	温度传感器 (V _{TS}) 特性	75
5.3.22	12 位 DAC 特性	76

6	封装数据	77
6.1	LQFP100 封装数据	77
6.2	LQFP64 封装数据	79
6.3	LQFP48 封装数据	81
6.4	QFN48 封装数据	83
6.5	封装丝印	84
6.6	热特性	84
7	型号说明	85
8	文档版本历史	86

表目录

表 1. 选型列表	1
表 2. AT32F403A 系列器件功能和配置	12
表 3. 启动加载程序（Bootloader）的型号支持和管脚配置	16
表 4. 定时器功能比较	17
表 5. USART/UART 功能比较	20
表 6. AT32F403A 系列引脚定义	26
表 7. XMC 引脚定义	31
表 8. 电压特性	35
表 9. 电流特性	35
表 10. 温度特性	35
表 11. ESD 值	36
表 12. Latch-up 值	36
表 13. 通用工作条件	37
表 14. 上电和掉电时的工作条件	37
表 15. 内嵌复位和电源管理模块特性	38
表 16. 内部闪存存储器特性	39
表 17. 内部闪存存储器寿命和数据保存期限	39
表 18. 运行模式下的典型电流消耗	40
表 19. 睡眠模式下的典型电流消耗	41
表 20. 运行模式下的最大电流消耗	42
表 21. 睡眠模式下的最大电流消耗	43
表 22. 深睡眠和待机模式下的典型和最大电流消耗	43
表 23. V_{BAT} 的典型和最大电流消耗	45
表 24. 内置外设的电流消耗	46
表 25. HEXT 4 ~ 25 MHz 晶振特性	48
表 26. HEXT 外部时钟源特性	49
表 27. LEXT 32.768 kHz 晶振特性	50
表 28. LEXT 外部时钟源特性	51
表 29. HICK 时钟特性	52
表 30. LICK 时钟特性	52

表 31. PLL 特性	53
表 32. 低功耗模式的唤醒时间	53
表 33. EMS 特性	53
表 34. GPIO 静态特性	54
表 35. 输出电压特性	55
表 36. 输入交流特性	55
表 37. NRST 引脚特性	56
表 38. 异步总线复用的 PSRAM/NOR 读操作时序	57
表 39. 异步总线复用的 PSRAM/NOR 写操作时序	58
表 40. 同步总线复用 PSRAM/NOR 读操作时序	60
表 41. 同步总线复用 PSRAM 写操作时序	61
表 42. NAND 闪存读写操作时序	62
表 43. TMR 定时器特性	64
表 44. SPI 特性	65
表 45. I ² S 特性	67
表 46. SD/MMC 接口特性	69
表 47. USBFS 启动时间	70
表 48. USBFS 直流特性	70
表 49. USBFS 电气特性	70
表 50. ADC 特性	71
表 51. $f_{\text{ADC}} = 14 \text{ MHz}$ 时的最大 R_{AIN}	72
表 52. $f_{\text{ADC}} = 28 \text{ MHz}$ 时的最大 R_{AIN}	72
表 53. ADC 精度	73
表 54. 内置参照电压特性	75
表 55. 温度传感器特性	75
表 56. DAC 特性	76
表 57. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装数据	78
表 58. LQFP64 – 10 x 10 mm 64 脚薄型正方扁平封装机械数据	80
表 59. LQFP48 – 7 x 7 mm 48 脚薄型正方扁平封装机械数据	82
表 60. QFN48 – 6 x 6 mm 48 脚正方扁平无引线封装机械数据	84
表 61. 封装的热特性	84

表 62. AT32F403A 系列型号说明	85
表 63. 文档版本历史	86

图目录

图 1. AT32F403A 系列功能框图	13
图 2. AT32F403A 系列 LQFP100 引脚分布	23
图 3. AT32F403A 系列 LQFP64 引脚分布	24
图 4. AT32F403A 系列 LQFP48 引脚分布	25
图 5. AT32F403A 系列 QFN48 引脚分布	25
图 6. 存储器图	33
图 7. 供电方案	34
图 8. 上电复位和低电压复位的波形图	38
图 9. 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	44
图 10. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	44
图 11. V_{BAT} 的典型电流消耗 (LEXT 和 RTC 开启) 在不同的 V_{BAT} 电压时与温度的对比	45
图 12. HEXT 使用 8 MHz 晶振的典型应用	48
图 13. HEXT 外部时钟源交流时序图	49
图 14. LEXT 使用 32.768 kHz 晶振的典型应用	50
图 15. LEXT 外部时钟源交流时序图	51
图 16. HICK 时钟精度与温度的对比	52
图 17. 建议的 NRST 引脚保护	56
图 18. 异步总线复用 PSRAM/NOR 读操作波形	57
图 19. 异步总线复用 PSRAM/NOR 写操作波形	58
图 20. 同步总线复用 PSRAM/NOR 读操作波形	60
图 21. 同步总线复用 PSRAM 写操作波形	61
图 22. NAND 控制器读操作波形	63
图 23. NAND 控制器写操作波形	63
图 24. NAND 控制器在通用存储空间的读操作波形	63
图 25. NAND 控制器在通用存储空间的写操作波形	64
图 26. SPI 时序图 – 从模式和 $CPHA = 0$	66
图 27. SPI 时序图 – 从模式和 $CPHA = 1$	66
图 28. SPI 时序图 – 主模式	66
图 29. I ² S 从模式时序图 (Philips 协议)	67
图 30. I ² S 主模式时序图 (Philips 协议)	68

图 31. SDIO 高速模式	69
图 32. SD 默认模式	69
图 33. USBFS 时序：数据信号上升和下降时间定义	70
图 34. ADC 精度特性.....	73
图 35. 使用 ADC 典型的连接图	74
图 36. 供电电源和参考电源去藕线路（ V_{REF+} 未与 V_{DDA} 相连）	74
图 37. 供电电源和参考电源去藕线路（ V_{REF+} 与 V_{DDA} 相连）	74
图 38. V_{TS} 对温度理想曲线图	75
图 39. LQFP100 – 14 x 14 mm 100 脚薄型正方扁平封装图.....	77
图 40. LQFP64 – 10 x 10 mm 64 脚薄型正方扁平封装图.....	79
图 41. LQFP48 – 7 x 7 mm 48 脚薄型正方扁平封装图.....	81
图 42. QFN48 – 6 x 6 mm 48 脚正方扁平无引线封装图.....	83
图 43. 丝印示意图.....	84

1 规格说明

AT32F403A系列微控制器是基于高性能的ARM®Cortex®-M4 32位的RISC内核，工作频率最高可达240 MHz，Cortex®-M4内核带有单精度浮点运算单元（FPU），支持所有ARM®单精度数据处理指令和数据类型。它还具有一组DSP指令和提高应用安全性的一个存储器保护单元（MPU）。

AT32F403A系列产品内置高速存储器（高达1024 K字节的内存和96+128 K字节的SRAM），并可使用外部存储器（高达16 M字节的外存储器），丰富的增强GPIO端口和联接到两条APB总线的外设。内置存储器可设置任意范围程序区受sLib保护，成为执行代码安全库区。

AT32F403A系列产品提供3个12位的ADC、2个12位的DAC、8个通用16位定时器、2个通用32位定时器和多达2个PWM定时器。它们还带有标准和先进的通信接口：多达3个I²C接口、4个SPI接口（复用为I²S接口）、2个SDIO接口、8个USART/UART接口、1个USBFS接口、和2个CAN接口。

AT32F403A系列产品工作于-40 °C至+105 °C的温度范围，供电电压2.6 V至3.6 V，省电模式保证低功耗应用的要求。

AT32F403A系列产品提供各种不同封装形式；根据不同的封装形式，其系列产品之间是完全地引脚兼容，软件和功能上也兼容，仅产品中的外设配置不尽相同。

表 2. AT32F403A 系列器件功能和配置

型号		AT32F403AxxU7			AT32F403AxxT7								
		CC	CE	CG	CC	CE	CG	RC	RE	RG	VC	VE	VG
频率（MHz）		240											
内部闪存 ⁽¹⁾⁽²⁾	ZW（K 字节）	256	256	256	256	256	256	256	256	256	256	256	256
	NZW（K 字节）	0	256	768	0	256	768	0	256	768	0	256	768
	加总（K 字节）	256	512	1024	256	512	1024	256	512	1024	256	512	1024
SRAM ⁽²⁾ （K 字节）		96 + 128											
定时器	高级	2			2			2			2		
	32 位通用	2			2			2			2		
	16 位通用	8			8			8			8		
	基本	2			2			2			2		
	SysTick	1			1			1			1		
	WDT	1			1			1			1		
	WWDT	1			1			1			1		
	RTC	1			1			1			1		
通信接口	I ² C	3			3			3			3		
	SPI/I ² S	4/4（2 个全双工）			4/4（2 个全双工）			4/4（2 个全双工）			4/4（2 个全双工）		
	USART + UART	3 + 4 ⁽³⁾			3 + 4 ⁽³⁾			4 + 4			4 + 4		
	SDIO	1 ⁽⁴⁾			1 ⁽⁴⁾			2			2		
	USBFS 设备	1			1			1			1		
	CAN	2			2			2			2		
模拟模块	12 位 ADC 转换器/ 通道数	3											
		10		10			16			16			
	12 位 DAC 转换器	2											
XMC		-			-			1 ⁽⁵⁾			1		
SPIM ⁽⁶⁾		1 通道 / 寻址范围高达 16 M 字节											
GPIO		37			37			51			80		
工作温度		-40 °C 至+105 °C											
封装形式		QFN48 6 x 6 mm			LQFP48 7 x 7 mm			LQFP64 10 x 10 mm			LQFP100 14 x 14 mm		


- (1) ZW = 零等待 (zero wait-state), 可达SYSCLK 240 MHz
NZW = 非零等待 (non-zero wait-state)
- (2) 透过用户系统数据设置支持内部闪存存储器和SRAM分配使用。以AT32F403AVGT7为例, 内部闪存存储器和SRAM可以设置为以下两种配置:
- ZW: 256 K字节, NZW: 768 K字节, SRAM: 96 K字节;
- ZW: 128 K字节, NZW: 896 K字节, SRAM: 224 K字节。
- (3) LQFP48和QFN48封装无UART8, USART6因缺少CK引脚, 只能作UART使用。
- (4) LQFP48和QFN48封装仅有SDIO2, 最高支持4位 (D0~D3) 模式。
- (5) LQFP64封装XMC仅支持推动8位模式LCD屏。
- (6) SPIM = 外部SPI Flash memory扩展 (程序执行/数据储存/程序与数据可加密)。

2 功能简介

2.1 ARM®Cortex®-M4 和 FPU

ARM®Cortex®-M4是最新一代的嵌入式ARM®内核处理器，它是一款32位的RISC高性能处理器，具有优异的代码效率，卓越的计算性能和先进的中断系统响应。该处理器支持一组DSP指令，能够实现有效的信号处理和复杂的算法执行。它配有单精度FPU（浮点单元）可加速浮点运算需求并防止饱和。[图1](#)是AT32F403A系列产品的功能框图。

图 1. AT32F403A 系列功能框图



2.2 存储器

2.2.1 内置闪存存储器（Flash）

内置高达1024 K字节的内部闪存存储器，用于存放程序和数据。内置存储器可指定任意一范围程序区受sLib保护，成为仅能执行无法被读取的执行代码安全库区。sLib是基于保护方案商代码安全之下，又顾及其客户便于进行二次开发而设计的。

额外提供外部SPI闪存程序数据存储器接口SPIM（SPI Memory），可访问最大容量高达16 M字节作为扩充的闪存存储器片3（Bank 3）使用。另外增加密文保护功能可透过用户系统数据决定数据是否加密，可由寄存器控制加密范围。

片上另有18 K字节的启动代码区，启动加载程序（Bootloader）存放于其中。

另外内部包含用户系统数据区块，用于配置访问擦写保护、看门狗自启动等硬件设置行为。用户系统数据对于存储器提供擦写保护和访问保护各自设置功能。

2.2.2 存储器保护单元（MPU）

存储器保护单元（MPU）用于管理CPU对存储器的访问，防止一个任务意外损坏另一个激活任务所使用的存储器或资源。此存储区被组织为最多8个保护区，还可依次再被分为最多8个子区。保护区大小可为32字节至可寻址存储器的整个4 G字节。

MPU特别适合应用在有一些关键的或认证的代码必须受到保护，以免被其它任务的错误行为影响。它通常由RTOS（实时操作系统）管理。

2.2.3 内置随机存取存储器（SRAM）

高达224 K字节的内置SRAM，CPU能以零等待周期访问（读/写）。

2.2.4 外部存储器控制器（XMC）

AT32F403A系列集成了外部存储器控制器模块（XMC）。它具有2个片选输出，支持复用信号的NOR/PSRAM存储器和16位或8位NAND闪存存储器。

主要功能：

- 写入FIFO；
- 代码可以在复用信号的NOR/PSRAM片外存储器运行。

XMC也可以配置成与多数图形LCD控制器连接，它支持Intel 8080和Motorola 6800的模式。

2.3 中断

2.3.1 嵌套的向量式中断控制器（NVIC）

AT32F403A系列产品内置嵌套的向量式中断控制器，可管理16个优先级，处理Cortex®-M4内核的可屏蔽中断通道及16个中断线。该模块以最小的中断延迟提供灵活的中断管理功能。

2.3.2 外部中断（EXTINT）

外部中断（EXTINT）与NVIC直接连接，EXTINT包含19个边沿检测器，用于产生中断请求。每个中断线都可以独立地配置它的触发事件（上升沿、下降沿、或双边沿），并能够单独地被屏蔽；挂起寄存器维持所有中断请求的状态。外部中断其中最多有16根可从GPIO中选择连接。

2.4 电源控制（PWC）

2.4.1 供电方案

- $V_{DD} = 2.6 \sim 3.6 \text{ V}$: 通过 V_{DD} 引脚为GPIO引脚和内部模块如: 调压器（LDO）供电。
- $V_{DDA} = 2.6 \sim 3.6 \text{ V}$: 通过 V_{DDA} 为ADC和DAC供电。 V_{DDA} 和 V_{SSA} 必须与 V_{DD} 和 V_{SS} 等电位。
- $V_{BAT} = 1.8 \sim 3.6 \text{ V}$: V_{BAT} 引脚允许从外部电池、外部超级电容器为器件的 V_{BAT} 域供电, 或当没有外部电池及外部超级电容器时从 V_{DD} 供电。当没有 V_{DD} 存在时, V_{BAT} 引脚（通过内部电源切换器）为RTC、外部32 kHz晶振（LEXT）和电池供电寄存器（BPR）供电。

2.4.2 复位和电源电压监测器（POR / LVR / PVM）

本产品内部集成了上电复位（POR）和低电压复位（LVR）电路, 该电路始终处于工作状态, 使得器件在供电超过2.6 V时工作; 当 V_{DD} 低于设定的阈值（ V_{LVR} ）时, 置器件于复位状态, 而不必使用外部复位电路。

产品中还有一个电源电压监测器（PVM）, 它监视 V_{DD} 供电并与阈值 V_{PVM} 比较, 当 V_{DD} 下降低于或爬升高于阈值 V_{PVM} 时产生中断。PVM功能需要通过程序开启。

2.4.3 电压调压器（LDO）

LDO有三个操作模式: 正常模式、低功耗模式、和关断模式。

- 正常模式: 用于正常的运行/睡眠操作并可用于CPU的深睡眠模式;
- 低功耗模式: 可用于CPU的深睡眠模式;
- 关断模式: 用于CPU的待机模式。LDO的输出为高阻状态, 内核电路的供电切断, 寄存器和SRAM的内容将丢失。

LDO在复位后处于正常模式工作状态。

2.4.4 低功耗模式

AT32F403A系列产品支持三种低功耗模式:

- 睡眠模式（Sleep）

在睡眠模式, 只有CPU停止, 所有外设处于工作状态并可在发生中断/事件时唤醒CPU。

- 深睡眠模式（Deepsleep）

深睡眠模式下可以实现低功耗, 同时保持SRAM和寄存器的内容。此时, LDO域中的所有时钟都会停止, PLL、HICK时钟、和HEXT晶振也被关闭。还可以将LDO置于正常模式或低功耗模式。可以通过任一配置成EXINT的信号把微控制器从深睡眠模式中唤醒, EXINT信号可以是16个外部GPIO口之一、PVM的输出、RTC闹钟或USBFS的唤醒信号。

- 待机模式（Standby）

在待机模式下可以达到最低的电能消耗。内部的电压调压器被关闭, 因此所有内部LDO域的供电被切断, PLL、HICK时钟、和HEXT晶振也被关闭。进入待机模式后, SRAM和寄存器的内容将消失, 但电池供电寄存器的内容仍然保留, 待机电路仍工作。

从待机模式退出的条件是: NRST上的外部复位信号、WDT复位、WKUP引脚上的一个上升边沿或RTC的闹钟到时。

注: 在进入深睡眠或待机模式时, RTC对应的时钟不会被停止。WDT视用户系统数据设置决定。

2.5 启动模式

在启动时，通过对启动引脚设置可以选择三种启动模式中的一种：

- 从程序内部闪存存储器启动。对于AT32F403AxG，用户可以选择从任意一个内部闪存储块启动。默认选择片1（Bank 1），也可以设置用户系统数据从而选择片2（Bank 2）；
- 从启动代码区启动；
- 从内部SRAM启动。

启动加载程序（Bootloader）存放于启动代码区中，可以通过USART1，USART2，或USBFS1对闪存重新编程。若设置SPIM_IO0/1管脚与USBFS1多工使用，无法通过USBFS1无法对闪存存储器片3（Bank 3）编程。表3提供启动加载程序（Bootloader）对AT32F403A的型号支持和管脚配置。

表 3. 启动加载程序（Bootloader）的型号支持和管脚配置

外设	适用型号	对应管脚
USART1	全部型号	PA9: USART1_TX PA10: USART1_RX
USART2	AT32F403AVGT7	PD5: USART2_TX（重映射） PD6: USART2_RX（重映射）
	AT32F403AVGT7 以外其他型号	PA2: USART2_TX PA3: USART2_RX
USBFS1	全部型号	PA11: USBFS1_D- PA12: USBFS1_D+

2.6 时钟

系统时钟在复位后，高速内部48 MHz时钟（HICK）经6分频后（8 MHz）被选为默认的CPU时钟，随后可以选择外部的、具失效监控的4~25 MHz高速晶振（HEXT）；当检测到高速外部晶振失效时，它将被关闭，系统将自动地切换到HICK，软件可以接收到相应的中断。同样当PLL使用的高速外部晶振失效时，硬件也会如此自动设置。

时钟控制分成多个预分频器用于配置AHB的频率和APB（APB1和APB2）的频率。AHB的最高频率是240 MHz，APB的最高频率为120 MHz。

另外，AT32F403A系列产品内嵌一个特别的自动时钟校准（ACC）模块，高速内部时钟HICK 48 MHz可被此模块校准，可保证在整个芯片可操作温度范围内HICK的最佳准确度。

2.7 通用输入输出口（GPIO）

每个GPIO引脚都可以由软件配置成输出（推挽或开漏）、输入（带或不带上拉或下拉）或多工的外设功能端口。多数GPIO引脚都与数字或模拟的多个外设共享。所有的GPIO引脚都有大电流通过能力。

在需要的情况下，GPIO引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入GPIO寄存器。

2.8 重映射功能

此功能使用户可以在选定的器件下实现最多数量的外设功能。那些多工的外设功能不仅仅可以通过默认的引脚实现，还可以通过其他那些可重映射的引脚实现。这使得引脚的选择更加灵活，制板更加方便。

具体请参考表6，列出了所有那些可以重映射的外设功能，以及重映射到的引脚。请参考AT32F403A参考手册来获得软件配置的详细信息。

2.9 直接存储器访问控制器（DMA）

灵活的14路通用DMA（DMA1上有7个通道，DMA2上有7个通道）可以管理存储器到存储器、设备到存储器和存储器到设备的数据传输。2个DMA控制器支持环形缓冲区的管理，避免了控制器传输到达缓冲区结尾时所产生的中断。

每个通道都有专门的硬件DMA请求逻辑，同时可以由软件触发每个通道。传输的长度、传输的源地址和目标地址都可以通过软件单独设置。

DMA可以用于主要的外设：SPI，I²C，USART，高级、通用和基本定时器TMRx，DAC，I²S，SDIO和ADC。

2.10 定时器（TMR）

AT32F403A系列产品包含最多2个高级定时器、10个通用定时器和2个基本定时器，以及1个系统滴嗒定时器。

下表比较了高级定时器、通用定时器和基本定时器的功能：

表 4. 定时器功能比较

定时器	计数器分辨率	计数器类型	预分频系数	产生 DMA 请求	捕获/比较通道	互补输出
TMR1, TMR8	16 位	向上, 向下, 向上/下	1~65536 之间的任意整数	可以	4	有
TMR2, TMR5	32 位	向上, 向下, 向上/下	1~65536 之间的任意整数	可以	4	没有
TMR3, TMR4	16 位	向上, 向下, 向上/下	1~65536 之间的任意整数	可以	4	没有
TMR9, TMR12	16 位	向上	1~65536 之间的任意整数	不可以	2	没有
TMR10, TMR11 TMR13, TMR14	16 位	向上	1~65536 之间的任意整数	不可以	1	没有
TMR6, TMR7	16 位	向上	1~65536 之间的任意整数	可以	0	没有

2.10.1 高级定时器（TMR1 和 TMR8）

两个高级定时器（TMR1和TMR8）可以被看成是分配到6个通道的三相PWM发生器，它具有带死区插入的互补PWM输出，还可以被当成完整的通用定时器。

四个独立的通道可以用于：

- 输入捕获
- 输出比较
- 产生PWM（边缘或中心对齐模式）
- 单周期输出

配置为16位通用定时器时，它与TMRx定时器具有相同的功能。配置为16位PWM发生器时，它具有全调制能力（0~100%）。

在调试模式下，计数器可以被冻结，同时PWM输出被禁止，从而切断由这些输出所控制的开关。

很多功能都与通用定时器相同，内部结构也相同，因此高级定时器可以通过定时器链接功能与通用定时器协同操作，提供同步或事件链接功能。

2.10.2 通用定时器（TMRx）

AT32F403A系列产品中，内置了多达10个可同步运行的定时器。

● TMR2, TMR3, TMR4和TMR5

AT32F403A系列内置了多达4个通用定时器（TMR2, TMR3, TMR4和TMR5）。TMR2和TMR5是基于一个32位动加载递加/递减计数器和一个16位的预分频器。而TMR3和TMR4是基于一个16位动加载递加/递减计数器和一个16位的预分频器。这些定时器在最大的封装都提供4个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出。

它们还能通过定时器链接功能与高级定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结。任一通用定时器都能用于产生PWM输出。每个定时器都有独立的DMA请求机制。

这些定时器还能够处理增量编码器的信号，也能处理1至3个来自霍尔传感器的数字输出。

● TMR9和TMR12

TMR9和TMR12都有一个16位的自动加载递加计数器、一个16位的预分频器和2个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出，它们可以与全功能通用定时器（TMR2, TMR3, TMR4和TMR5）同步。它们也可以用作简单的定时器。

● TMR10, TMR11, TMR13和TMR14

这些定时器都有一个16位的自动加载递加计数器、一个16位的预分频器和1个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出，它们可以与全功能通用定时器（TMR2, TMR3, TMR4和TMR5）同步。它们也可以用作简单的定时器。

2.10.3 基本定时器（TMR6 和 TMR7）

这2个定时器主要是用于产生DAC触发信号，也可当成通用的16位时基计数器。

2.10.4 系统滴答定时器（SysTick）

这个定时器是专用于实时操作系统，也可当成一个标准的递减计数器。它具有下述特性：

- 24位的递减计数器
- 自动重加载功能
- 当计数器为0时能产生一个可屏蔽系统中断
- 可编程时钟源

2.11 看门狗（WDT）

看门狗是由一个12位的递减计数器和一个8位的预分频器所组成，它的时钟源由低速内部时钟（LICK）提供；因为这个时钟独立于主时钟，所以它可运行于深睡眠和待机模式。它可以被当成看门狗用于在发生问题时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过用户系统数据可以配置门狗是否自启动。在调试模式下，计数器可以被冻结。

2.12 窗口型看门狗（WWDT）

窗口型看门狗内有一个7位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生问题时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

2.13 实时时钟（RTC）和电池供电寄存器（BPR）

RTC和电池供电寄存器（BPR）通过一个开关供电，在V_{DD}有效时该开关选择V_{DD}供电，否则由V_{BAT}引脚供电。电池供电寄存器（42个16位的寄存器）保存84个字节的用户应用数据。RTC和电池供电寄存器不会被系统或电源复位源复位；当从待机模式唤醒时，也不会被复位。

实时时钟具有一组连续运行的计数器，可以通过适当的软件提供日历时钟功能，还具有闹钟中断和阶段性中断功能。RTC的驱动时钟可以是一个使用外部晶体的32.768 kHz的振荡器（LEXT）、内部低功耗时钟（LICK）或高速的外部时钟（HEXT）经128分频。为补偿天然晶体的偏差，RTC时钟可以经64分频输出到侵入检测引脚TAMPER上对RTC的时钟进行校准。RTC具有一个32位的可编程计数器，使用比较寄存器可以进行长时间的测量。有一个20位的预分频器用于时基时钟，默认情况下时钟为32.768 kHz时，它将产生一个1秒长的时间基准。

2.14 通信接口

2.14.1 串行外设接口（SPI）/内部集成音频接口（I²S）

多达4个SPI接口，在从或主模式下，全双工和半双工的通信速率可达50兆位/秒。3位的预分频器可产生8种主模式频率，可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡、MMC、和SDHC模式。所有的SPI接口都可以使用DMA操作。

4个标准的I²S接口（与SPI多工使用）可以在主或从模式下工作于半双工，以及I2S2和I2S3全双工模式。这4个接口可以配置为16/24/32位分辨率的输入或输出通道工作，支持音频采样频率从8 kHz到192 kHz。当I²S接口配置为主模式，它的主时钟可以以256倍采样频率输出给外部的DAC或CODEC（解码器）。所有I²S均可使用DMA控制器。

2.14.2 通用同步/异步收发器（USART）

AT32F403A系列产品中，内置了4个通用同步/异步收发器（USART1，USART2，USART3和USART6），和4个通用异步收发器（UART4，UART5，UART7和UART8）。

这8个接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信模式和LIN主/从功能。

这8个接口接口通信速率均可达7.5兆位/秒。

USART1，USART2和USART3接口具有硬件的CTS和RTS信号管理。USART1，USART2，USART3和USART6接口兼容ISO7816的智能卡模式和类SPI通信模式。所有接口都可以使用DMA操作。

表 5. USART/UART 功能比较

USART/UART 功能	USART1	USART2	USART3	UART4	UART5	USART6	UART7	UART8
调制解调器的硬件流控	支持	支持	支持	-	-	-	-	-
使用 DMA 连续通信	支持	支持	支持	支持	支持	支持	支持	支持
多处理器通信	支持	支持	支持	支持	支持	支持	支持	支持
同步模式	支持	支持	支持	-	-	支持	-	-
智能卡模式	支持	支持	支持	-	-	支持	-	-
单线半双工通	支持	支持	支持	支持	支持	支持	支持	支持
红外 IrDA SIR 编解码	支持	支持	支持	支持	支持	支持	支持	支持
LIN 模式	支持	支持	支持	支持	支持	支持	支持	支持

2.14.3 内部集成电路总线（I²C）

多达3个I²C总线接口，能够工作于多主模式或从模式，它们可支持标准模式（standard mode，最高100 kHz）和快速模式（fast mode，最高400 kHz）。I²C总线频率可以最高增加到1 MHz。想要获得更完整详细的解决方案，可以联系本地的雅特力销售处寻求技术支持。

I²C接口支持7位或10位寻址，7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。

它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。

2.14.4 安全数字输入/输出接口（SDIO）

2个SD/SDIO/MMC主机接口，可以支持MMC卡系统规范4.2版中的3个不同的数据总线模式：1位（默认）、4位和8位。在8位模式下，该接口可以使数据传输速率达到48 MHz，该接口兼容SD存储卡规范2.0版。

SDIO存储卡规范2.0版支持两种数据总线模式：1位（默认）和4位。

目前的芯片版本只能一次支持一个SD/SDIO/MMC4.2版的卡，但可以同时支持多个MMC4.1版或之前版本的卡。

除了SD/SDIO/MMC/eMMC，这个接口完全与CE-ATA数字协议版本1.1兼容。

2.14.5 控制器区域网络（CAN）

2个CAN接口兼容规范2.0A和2.0B（主动），位速率高达1兆位/秒。它可以接收和发送11位标识符的标准帧，也可以接收和发送29位标识符的扩展帧。每个CAN具有3个发送邮箱，2个具3级深度的接收FIFO，和14个可调节的滤波器。

2.14.6 通用串行总线全速（USBFS）

AT32F403A系列产品内嵌一个兼容全速USB的设备控制器，遵循全速USB设备（12兆位/秒）标准，端点可由软件配置，具有待机/唤醒功能。USB专用的48 MHz时钟由内部主PLL产生或直接来自48 MHz HICK时钟源。

2.15 循环冗余校验（CRC）计算单元

CRC（循环冗余校验）计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC码。在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。

2.16 模拟/数字转换器（ADC）

AT32F403A系列产品，内嵌3个12位的模拟/数字转换器（ADC），共享多达16个外部通道，可以实现单次或序列转换。在序列模式下，自动进行在选定的一组模拟输入上的转换。

ADC接口上的其它逻辑功能包括：

- 同时的采样和保持
- 位移的采样和保持
- 单次采样

ADC可以使用DMA操作。

电压监测功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阈值时，将产生中断。

由通用定时器（TMRx）和高级定时器（TMR1和TMR8）产生的事件，可以分别内部级联到ADC的开始普通触发和抢占触发，应用程序能使ADC转换与时钟同步。

2.16.1 温度传感器（ V_{TS} ）

温度传感器产生一个随温度线性变化的电压 V_{TS} 。温度传感器在内部被连接到ADC1_IN16的输入通道上，用于将传感器的输出转换到数字数值。

由于工艺不同，温度传感器的偏移因芯片而异，因此内部温度传感器主要适合检测温度变化的应用，而不是检测绝对温度的应用。如果需要读取精确温度，则应使用外部温度传感器部分。

2.16.2 内部参考电压（ V_{INTRV} ）

内部参考电压（ V_{INTRV} ）为ADC提供了一个稳定的电压输出。 V_{INTRV} 内部连接到ADC1_IN17输入通道。

2.17 数字/模拟信号转换器（DAC）

两个12位带缓冲的DAC可以用于转换2路数字信号成为2路模拟电压信号并输出。

DAC支持下述功能：

- 两个DAC转换器：各有一个输出通道
- 8位或12位单调输出
- 12位模式下的左右数据对齐
- 同步更新功能
- 产生噪声波
- 产生三角波
- 双DAC独立或同步转换
- 每个DAC都可使用DMA功能
- 外部触发进行转换
- 输入参考电压 V_{REF+}

AT32F403A系列产品中有数个触发DAC转换的输入。DAC输出可以由定时器的更新输出触发，更新输出也可连接到不同的DMA通道。

2.18 调试

2.18.1 串行线（SWD）/ JTAG 调试接口

内嵌ARM®的SWJ-DP接口，这是一个由串行线和JTAG调试端口结合而成，可以实现对连接目标烧录和调试的串行线调试接口或JTAG接口。JTAG的TMS和TCK信号分别与SWDIO和SWCLK共享引脚。

2.18.2 内嵌跟踪模块（ETM）

使用ARM®的内嵌跟踪模块（ETM），AT32F403A系列通过很少的ETM引脚连接到外部跟踪端口分析（TPA）设备，从CPU核心中以高速输出压缩的数据流，为开发人员提供了清晰的指令运行与数据流动的信息。TPA设备可以通过USB或其它高速通道连接到调试主机，实时的指令和数据流向能够被调试主机上的调试软件记录下来，并按需要的格式显示出来。TPA硬件可以从开发工具供应商处购得，并能与第三方的调试软件兼容。

3 引脚功能定义

图 2. AT32F403A 系列 LQFP100 引脚分布




图 3. AT32F403A 系列 LQFP64 引脚分布




图 4. AT32F403A 系列 LQFP48 引脚分布





图 5. AT32F403A 系列 QFN48 引脚分布



下表为AT32F403A系列引脚定义，“-”表示对应封装下没有该引脚。多工功能按照优先级从高到低排列，基本原则模拟信号高于数字信号，输出数字信号高于输入数字信号。

表 6. AT32F403A 系列引脚定义

引脚号				引脚名称	类型 ⁽¹⁾	IO电平 ⁽²⁾	主功能 ⁽³⁾	多工功能 ⁽⁴⁾	
LQFP48	QFN48	LQFP64	LQFP100					默认功能	重映射
-	-	1		PE2	I/O	FT	PE2	SPI4_SCK ⁽⁷⁾ / I2S4_CK ⁽⁷⁾ / XMC_A23 / TRACECK	-
-	-	2		PE3	I/O	FT	PE3	XMC_A19 / TRACED0	-
-	-	3		PE4	I/O	FT	PE4	SPI4_CS ⁽⁷⁾ / I2S4_WS ⁽⁷⁾ / XMC_A20 / TRACED1	-
-	-	4		PE5	I/O	FT	PE5	SPI4_MISO ⁽⁷⁾ / XMC_A21 / TRACED2	TMR9_CH1
-	-	5		PE6	I/O	FT	PE6	SPI4_MOSI ⁽⁷⁾ / I2S4_SD ⁽⁷⁾ / XMC_A22 / TRACED3	TMR9_CH2
1	1	6		V _{BAT}	S	-	V _{BAT}	-	-
2	2	7		TAMPER-RTC / PC13 ⁽⁵⁾	I/O	TC	PC13 ⁽⁶⁾	TAMPER-RTC	-
3	3	8		LEXT_IN / PC14 ⁽⁵⁾	I/O	TC	PC14 ⁽⁶⁾	LEXT_IN	-
4	4	9		LEXT_OUT / PC15 ⁽⁵⁾	I/O	TC	PC15 ⁽⁶⁾	LEXT_OUT	-
-	-	10		V _{SS_5}	S	-	V _{SS_5}	-	-
-	-	11		V _{DD_5}	S	-	V _{DD_5}	-	-
-	-	12		HEXT_IN	I	-	HEXT_IN	-	-
-	-	13		HEXT_OUT	O	-	HEXT_OUT	-	-
5	5	-		HEXT_IN / PD0 ⁽⁸⁾	I/O	TC	HEXT_IN	-	PD0 ⁽⁸⁾
6	6	-		HEXT_OUT / PD1 ⁽⁸⁾	I/O	TC	HEXT_OUT	-	PD1 ⁽⁸⁾
7	7	14		NRST	I/O	-	NRST	-	-
-	8	15		PC0	I/O	FTa	PC0	ADC123_IN10 / SDIO2_D0 ⁽⁷⁾	-
-	9	16		PC1	I/O	FTa	PC1	ADC123_IN11 / SDIO2_D1 ⁽⁷⁾	-
-	10	17		PC2	I/O	FTa	PC2	ADC123_IN12 / SDIO2_D2 ⁽⁷⁾	UART8_TX / XMC_NWE
-	11	18		PC3	I/O	FTa	PC3	ADC123_IN13 / SDIO2_D3 ⁽⁷⁾ / XMC_A0	UART8_RX
-	-	19		V _{SSA}	S	-	V _{SSA}	-	-
-	-	20		V _{REF-}	S	-	V _{REF-}	-	-
8	12	-		V _{SSA} / V _{REF-}	S	-	V _{SSA} / V _{REF-}	-	-
-	-	21		V _{REF+}	S	-	V _{REF+}	-	-
-	-	22		V _{DDA}	S	-	V _{DDA}	-	-
9	13	-		V _{DDA} / V _{REF+}	S	-	V _{DDA} / V _{REF+}	-	-
10	14	23		PA0 / WKUP	I/O	TC	PA0	ADC123_IN0 / WKUP / USART2_CTS ⁽⁷⁾ / TMR2_CH1 ⁽⁷⁾ / TMR2_EXT ⁽⁷⁾ / TMR5_CH1 / TMR8_EXT	UART4_TX

引脚号				引脚名称	种类 ⁽¹⁾	IO电平 ⁽²⁾	主功能 ⁽³⁾	多工功能 ⁽⁴⁾	
LQFP48	QFN48	LQFP64	LQFP100					默认功能	重映射
11	15	24		PA1	I/O	FTa	PA1	ADC123_IN1 / USART2_RTS ⁽⁷⁾ / TMR2_CH2 ⁽⁷⁾ / TMR5_CH2	UART4_RX
12	16	25		PA2	I/O	FTa	PA2	ADC123_IN2 / USART2_TX ⁽⁷⁾ / TMR2_CH3 ⁽⁷⁾ / TMR5_CH3 / TMR9_CH1 ⁽⁷⁾	SDIO2_CK / XMC_D4
13	17	26		PA3	I/O	FTa	PA3	ADC123_IN3 / USART2_RX ⁽⁷⁾ / TMR2_CH4 ⁽⁷⁾ / TMR5_CH4 / TMR9_CH2 ⁽⁷⁾	I2S2_MCK / SDIO2_CMD / XMC_D5
-	18	27		V _{SS_4}	S	-	V _{SS_4}	-	-
-	19	28		V _{DD_4}	S	-	V _{DD_4}	-	-
14	20	29		PA4	I/O	FTa	PA4	DAC1_OUT / ADC12_IN4 / USART2_CK ⁽⁷⁾ / SPI1_CS ⁽⁷⁾ / I2S1_WS ⁽⁷⁾ / SDIO2_D4	USART6_TX / SPI3_CS / I2S3_WS / SDIO2_D0 / XMC_D6
15	21	30		PA5	I/O	FTa	PA5	DAC2_OUT / ADC12_IN5 / SPI1_SCK ⁽⁷⁾ / I2S1_CK ⁽⁷⁾ / SDIO2_D5	USART6_RX / SDIO2_D1 / XMC_D7
16	22	31		PA6	I/O	FTa	PA6	ADC12_IN6 / SPI1_MISO ⁽⁷⁾ / SDIO2_D6 / TMR3_CH1 ⁽⁷⁾ / TMR8_BRK / TMR13_CH1	I2S2_MCK / SDIO2_D2 / TMR1_BRK
17	23	32		PA7	I/O	FTa	PA7	ADC12_IN7 / SPI1_MOSI ⁽⁷⁾ / I2S1_SD ⁽⁷⁾ / SDIO2_D7 / TMR3_CH2 ⁽⁷⁾ / TMR8_CH1C / TMR14_CH1	SDIO2_D3 / TMR1_CH1C
-	24	33		PC4	I/O	FTa	PC4	ADC12_IN14 / SDIO2_CK ⁽⁷⁾ / XMC_NE4	-
-	25	34		PC5	I/O	FTa	PC5	ADC12_IN15 / SDIO2_CMD ⁽⁷⁾	XMC_NOE
18	26	35		PB0	I/O	FTa	PB0	ADC12_IN8 / I2S1_MCK ⁽⁷⁾ / TMR3_CH3 ⁽⁷⁾ / TMR8_CH2C	TMR1_CH2C
19	27	36		PB1	I/O	FTa	PB1	ADC12_IN9 / SPIM_SCK / TMR3_CH4 ⁽⁷⁾ / TMR8_CH3C	TMR1_CH3C
20	28	37		PB2	I/O	FT	PB2 / BOOT1 ⁽⁹⁾	-	-
-	-	38		PE7	I/O	FT	PE7	UART7_RX ⁽⁷⁾ / XMC_D4 ⁽⁷⁾	TMR1_EXT
-	-	39		PE8	I/O	FT	PE8	UART7_TX ⁽⁷⁾ / XMC_D5 ⁽⁷⁾	TMR1_CH1C
-	-	40		PE9	I/O	FT	PE9	XMC_D6 ⁽⁷⁾	TMR1_CH1
-	-	41		PE10	I/O	FT	PE10	XMC_D7 ⁽⁷⁾	TMR1_CH2C
-	-	42		PE11	I/O	FT	PE11	XMC_D8	SPI4_SCK / I2S4_CK / TMR1_CH2
-	-	43		PE12	I/O	FT	PE12	XMC_D9	SPI4_CS / I2S4_WS / TMR1_CH3C
-	-	44		PE13	I/O	FT	PE13	XMC_D10	SPI4_MISO / TMR1_CH3
-	-	45		PE14	I/O	FT	PE14	XMC_D11	SPI4_MOSI / I2S4_SD / TMR1_CH4
-	-	46		PE15	I/O	FT	PE15	XMC_D12	TMR1_BRK
21	29	47		PB10	I/O	FT	PB10	USART3_TX ⁽⁷⁾ / I2C2_SCL	I2S3_MCK / SPIM_IO0 / TMR2_CH3
22	30	48		PB11	I/O	FT	PB11	USART3_RX ⁽⁷⁾ / I2C2_SDA	SPIM_IO1 / TMR2_CH4

引脚号				引脚名称	种类 ⁽¹⁾	IO电平 ⁽²⁾	主功能 ⁽³⁾	多工功能 ⁽⁴⁾	
LQFP48	QFN48	LQFP64	LQFP100					默认功能	重映射
23	31	49		V _{SS_1}	S	-	V _{SS_1}	-	-
24	32	50		V _{DD_1}	S	-	V _{DD_1}	-	-
25	33	51		PB12	I/O	FT	PB12	USART3_CK ⁽⁷⁾ / CAN2_RX ⁽⁷⁾ / I2C2_SMBA / SPI2_CS / I2S2_WS / TMR1_BRK ⁽⁷⁾	XMC_D13
26	34	52		PB13	I/O	FT	PB13	USART3_CTS ⁽⁷⁾ / CAN2_TX ⁽⁷⁾ / SPI2_SCK / I2S2_CK / TMR1_CH1C ⁽⁷⁾	-
27	35	53		PB14	I/O	FT	PB14	USART3_RTS ⁽⁷⁾ / SPI2_MISO / I2S2_SDEXT / TMR1_CH2C ⁽⁷⁾ / TMR12_CH1	XMC_D0
28	36	54		PB15	I/O	FT	PB15	SPI2_MOSI / I2S2_SD / TMR1_CH3C ⁽⁷⁾ / TMR12_CH2	-
-	-	55		PD8	I/O	FT	PD8	XMC_D13 ⁽⁷⁾	USART3_TX
-	-	56		PD9	I/O	FT	PD9	XMC_D14	USART3_RX
-	-	57		PD10	I/O	FT	PD10	XMC_D15	USART3_CK
-	-	58		PD11	I/O	FT	PD11	XMC_A16	USART3_CTS
-	-	59		PD12	I/O	FT	PD12	XMC_A17	USART3_RTS / TMR4_CH1
-	-	60		PD13	I/O	FT	PD13	XMC_A18	TMR4_CH2
-	-	61		PD14	I/O	FT	PD14	XMC_D0 ⁽⁷⁾	TMR4_CH3
-	-	62		PD15	I/O	FT	PD15	XMC_D1 ⁽⁷⁾	TMR4_CH4
-	37	63		PC6	I/O	FT	PC6	USART6_TX ⁽⁷⁾ / I2S2_MCK ⁽⁷⁾ / SDIO1_D6 / TMR8_CH1	XMC_D1 / TMR3_CH1
-	38	64		PC7	I/O	FT	PC7	USART6_RX ⁽⁷⁾ / I2S3_MCK ⁽⁷⁾ / SDIO1_D7 / TMR8_CH2	TMR3_CH2
-	39	65		PC8	I/O	FT	PC8	USART6_CK / I2S4_MCK ⁽⁷⁾ / SDIO1_D0 / TMR8_CH3	TMR3_CH3
-	40	66		PC9	I/O	FT	PC9	I2C3_SDA ⁽⁷⁾ / SDIO1_D1 / TMR8_CH4	TMR3_CH4
29	41	67		PA8	I/O	FT	PA8	CLKOUT / USART1_CK / I2C3_SCL / USBFS_SOF / SPIM_CS / TMR1_CH1 ⁽⁷⁾	-
30	42	68		PA9	I/O	FT	PA9	USART1_TX ⁽⁷⁾ / I2C3_SMBA / TMR1_CH2 ⁽⁷⁾	-
31	43	69		PA10	I/O	FT	PA10	USART1_RX ⁽⁷⁾ / TMR1_CH3 ⁽⁷⁾	I2S4_MCK
32	44	70		PA11	I/O	TC	PA11	USBFS1_D- / USART1_CTS / CAN1_RX ⁽⁷⁾ / SPIM_IO0 ⁽⁷⁾ / TMR1_CH4 ⁽⁷⁾	-
33	45	71		PA12	I/O	TC	PA12	USBFS1_D+ / USART1_RTS / CAN1_TX ⁽⁷⁾ / SPIM_IO1 ⁽⁷⁾ / TMR1_EXT ⁽⁷⁾	-
34	46	72		PA13	I/O	FT	JTMS-SWDIO	-	PA13
-	-	73		未连接					
35	47	74		V _{SS_2}	S	-	V _{SS_2}	-	-
36	48	75		V _{DD_2}	S	-	V _{DD_2}	-	-

引脚号				引脚名称	种类 ⁽¹⁾	IO电平 ⁽²⁾	主功能 ⁽³⁾	多工功能 ⁽⁴⁾	
LQFP48	QFN48	LQFP64	LQFP100					默认功能	重映射
37	49	76		PA14	I/O	FT	JTCK-SWCLK	-	PA14
38	50	77		PA15	I/O	FT	JTDI	SPI3_CS ⁽⁷⁾ / I2S3_WS ⁽⁷⁾	PA15 / SPI1_CS / I2S1_WS / TMR2_CH1 / TMR2_EXT
-	51	78		PC10	I/O	FT	PC10	UART4_TX ⁽⁷⁾ / SDIO1_D2	USART3_TX / SPI3_SCK / I2S3_CK
-	52	79		PC11	I/O	FT	PC11	UART4_RX ⁽⁷⁾ / SDIO1_D3	USART3_RX / SPI3_MISO / I2S3_SDEXT / XMC_D2
-	53	80		PC12	I/O	FT	PC12	UART5_TX ⁽⁷⁾ / SDIO1_CK	USART3_CK / SPI3_MOSI / I2S3_SD / XMC_D3
-	-	81		PD0	I/O	FT	PD0	XMC_D2 ⁽⁷⁾	CAN1_RX
-	-	82		PD1	I/O	FT	PD1	XMC_D3 ⁽⁷⁾	CAN1_TX
-	54	83		PD2	I/O	FT	PD2	UART5_RX ⁽⁷⁾ / SDIO1_CMD / TMR3_EXT	XMC_NWE
-	-	84		PD3	I/O	FT	PD3	XMC_CLK	USART2_CTS
-	-	85		PD4	I/O	FT	PD4	XMC_NOE ⁽⁷⁾	USART2_RTS
-	-	86		PD5	I/O	FT	PD5	XMC_NWE ⁽⁷⁾	USART2_TX
-	-	87		PD6	I/O	FT	PD6	XMC_NWAIT	USART2_RX
-	-	88		PD7	I/O	FT	PD7	XMC_NE1 / XMC_NCE2	USART2_CK
39	55	89		PB3	I/O	FT	JTDO	SPI3_SCK ⁽⁷⁾ / I2S3_CK ⁽⁷⁾	PB3 / UART7_RX / SPI1_SCK / I2S1_CK / SWO / TMR2_CH2
40	56	90		PB4	I/O	FT	NJTRST	SPI3_MISO ⁽⁷⁾ / I2S3_SDEXT ⁽⁷⁾	PB4 / SPI1_MISO / I2C3_SDA / UART7_TX / TMR3_CH1
41	57	91		PB5	I/O	FT	PB5	SPI3_MOSI ⁽⁷⁾ / I2S3_SD ⁽⁷⁾ / I2C1_SMBA ⁽⁷⁾	SPI1_MOSI / I2S1_SD / CAN2_RX / TMR3_CH2
42	58	92		PB6	I/O	FT	PB6	I2C1_SCL ⁽⁷⁾ / SPIM_IO3 / TMR4_CH1 ⁽⁷⁾	USART1_TX / I2S1_MCK / SPI4_CS / I2S4_WS / CAN2_TX
43	59	93		PB7	I/O	FT	PB7	I2C1_SDA ⁽⁷⁾ / XMC_NADV / SPIM_IO2 / TMR4_CH2 ⁽⁷⁾	USART1_RX / SPI4_SCK / I2S4_CK
44	60	94		BOOT0	I	-	BOOT0	-	-
45	61	95		PB8	I/O	FT	PB8	SDIO1_D4 / TMR4_CH3 ⁽⁷⁾ / TMR10_CH1	UART5_RX / SPI4_MISO / I2C1_SCL / CAN1_RX
46	62	96		PB9	I/O	FT	PB9	SDIO1_D5 / TMR4_CH4 ⁽⁷⁾ / TMR11_CH1	UART5_TX / SPI4_MOSI / I2S4_SD / I2C1_SDA / CAN1_TX
-	-	97		PE0	I/O	FT	PE0	UART8_RX ⁽⁷⁾ / XMC_LB / TMR4_EXT	-
-	-	98		PE1	I/O	FT	PE1	UART8_TX ⁽⁷⁾ / XMC_UB	-
47	63	99		V _{SS_3}	S	-	V _{SS_3}	-	-
48	64	100		V _{DD_3}	S	-	V _{DD_3}	-	-
-/49	-	-		EPAD	S	-	V _{SS}	-	-

- (1) I = 输入, O = 输出, S = 电源。
- (2) TC = 标准电平, FT = 一般5V电平容忍, FTa = 带模拟功能5V电平容忍。FTa引脚设置为输入浮空、输入上拉、或输入下拉时, 具有5V电平容忍特性; 设置为模拟模式时, 不具5V电平容忍特性, 此时输入电平必须小于 $V_{DD} + 0.3V$ 。
- (3) 有些功能仅在部分型号芯片中支持。
- (4) 如果有多个外设功能映射到了同一个GPIO口, 为了避免外设的冲突, 在同一时间, 只能通过外设时钟的使能位(在相应的RCC外设时钟使能寄存器中)使能一个外设。
- (5) PC13, PC14和PC15引脚通过电源开关进行供电, 而这个电源开关只能够推动有限的电流(3 mA)。因此这三个引脚作为输出引脚时不能作为电流源(如驱动LED)。
- (6) 这些引脚在电池供电区域第一次上电时处于主功能状态下, 之后即使复位, 这些引脚的状态由电池供电区域寄存器控制(这些寄存器不会被主复位系统所复位)。关于如何控制这些GPIO口的具体信息, 请参考AT32F403A系列参考手册的电池供电区域和BPR寄存器的相关章节。
- (7) 此类多工功能能够由软件配置到其他引脚上(如果相应的封装型号有此引脚), 详细信息请参考AT32F403A系列参考手册的多工功能GPIO章节和调试设置章节。
- (8) LQFP64、LQFP48和QFN48封装的引脚5和引脚6在芯片复位后默认配置为HEXT_IN和HEXT_OUT功能脚。软件可以重新设置这两个引脚为PD0和PD1功能。但对于LQFP100封装, 由于PD0和PD1为固有的功能引脚, 因此没有必要再由软件进行重映像设置。更多详细信息请参考AT32F403A系列参考手册的多工功能GPIO章节和调试设置章节。
- (9) 若从程序内部闪存存储器启动且PB2功能未使用, 建议下拉接地。


表 7. XMC 引脚定义

引脚名称	XMC			LQFP64
	复用信号的 PSRAM/NOR	LCD	NAND	
PE2	A23	A23	-	-
PE3	A19	A19	-	-
PE4	A20	A20	-	-
PE5	A21	A21	-	-
PE6	A22	A22	-	-
PC2	NWE	NWE	NWE	有
PC3	-	A0	-	有
PA2	DA4	D4	D4	有
PA3	DA5	D5	D5	有
PA4	DA6	D6	D6	有
PA5	DA7	D7	D7	有
PC4	NE4	NE4	-	有
PC5	NOE	NOE	NOE	有
PE7	DA4	D4	D4	-
PE8	DA5	D5	D5	-
PE9	DA6	D6	D6	-
PE10	DA7	D7	D7	-
PE11	DA8	D8	D8	-
PE12	DA9	D9	D9	-
PE13	DA10	D10	D10	-
PE14	DA11	D11	D11	-
PE15	DA12	D12	D12	-
PB12	DA13	D13	D13	有
PB14	DA0	D0	D0	有
PD8	DA13	D13	D13	-
PD9	DA14	D14	D14	-
PD10	DA15	D15	D15	-
PD11	A16	A16	CLE	-
PD12	A17	A17	ALE	-
PD13	A18	A18	-	-
PD14	DA0	D0	D0	-
PD15	DA1	D1	D1	-
PC6	DA1	D1	D1	有
PC11	DA2	D2	D2	有
PC12	DA3	D3	D3	有
PD0	DA2	D2	D2	-
PD1	DA3	D3	D3	-

引脚名称	XMC			LQFP64
	复用信号的 PSRAM/NOR	LCD	NAND	
PD2	NWE	NWE	NWE	有
PD3	CLK	-	-	-
PD4	NOE	NOE	NOE	-
PD5	NWE	NWE	NWE	-
PD6	NWAIT	-	NWAIT	-
PD7	NE1	NE1	NCE2	-
PB7	NADV	-	-	有
PE0	LB	-	-	-
PE1	UB	-	-	-

4 存储器地址映射

图 6. 存储器图



5.2 绝对最大值

5.2.1 额定值

加在器件上的载荷如果超过「绝对最大额定值」列表（表8, 表9, 表10）中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味着在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 8. 电压特性

符号	描述	最小值	最大值	单位
V _{DD} -V _{SS}	外部主供电电压（包含V _{DDA} 和V _{DD} ）	-0.3	4.0	V
V _{IN}	在FT引脚上的输入电压	V _{SS} -0.3	6.0	
	在FTa引脚上的输入电压，引脚设置为输入浮空、输入上拉、或输入下拉模式			
	在TC引脚上的输入电压	V _{SS} -0.3	4.0	
在FTa引脚上的输入电压，引脚设置为模拟模式				
ΔV _{DDx}	不同供电引脚之间的电压差	-	50	mV
V _{SSx} -V _{SS}	不同接地引脚之间的电压差	-	50	

表 9. 电流特性

符号	描述	最大值	单位
I_{VDD}	外部主供电电压（包含 V_{DDA} 和 V_{DD} ）	150	mA
I_{VSS}	经过 V_{SS} 地线的总电流（流出电流）	150	
I_{IO}	任意GPIO和控制引脚上的输出灌电流	25	
	任意GPIO和控制引脚上的输出电流	-25	

表 10. 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-60 ~ +150	°C
T_J	最大结温度	125	

5.2.2 电气敏感性

基于三个不同的测试（HBM，CDM，和LU），使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电（ESD）

静电放电施加到所有样品的所有引脚上。这个测试符合JS-001-2017/JS-002-2018标准。

表 11. ESD 值

符号	参数	条件	类型	最大值 ⁽¹⁾	单位
V _{ESD(HBM)}	静电放电电压（人体模型）	T _A = +25 °C，符合JS-001-2017	3A	5000	V
V _{ESD(CDM)}	静电放电电压（充电设备模型）	T _A = +25 °C，符合JS-002-2018	III	1000	

(1) 由综合评估得出，不在生产中测试。

静态栓锁（Static latch-up）

为了评估栓锁性能需要在样品上进行符合EIA/JESD78E集成电路栓锁标准的互补静态栓锁测试：

- 为每个电源引脚，提供超过极限的供电电压。
- 在每个输入、输出和可配置的GPIO引脚上注入电流。

表 12. Latch-up 值

符号	参数	条件	级别/类型
LU	静态栓锁	T _A = +105 °C，符合EIA/JESD78E	II 类A（200 mA）

5.3 规格

5.3.1 通用工作条件

表 13. 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部AHB时钟频率	未使用闪存存储器片3	3.1 V ≤ V _{DD} ≤ 3.6 V	0	240
			2.6 V ≤ V _{DD} < 3.1 V	0	180
		使用闪存存储器片3	3.1 V ≤ V _{DD} ≤ 3.6 V	0	180
			2.6 V ≤ V _{DD} < 3.1 V	0	160
f _{PCLK1}	内部APB1时钟频率	-	0	120	MHz
f _{PCLK2}	内部APB2时钟频率	-	0	120	MHz
V _{DD}	标准工作电压	-	2.6	3.6	V
V _{DDA}	模拟部分工作电压	必须与V _{DD} 相同	2.6	3.6	V
V _{BAT}	电池供电部分工作电压	-	1.8	3.6	V
P _D	功率耗散: T _A = 105 °C	LQFP100	-	326	mW
		LQFP64	-	309	
		LQFP48	-	290	
		QFN48	-	662	
T _A	环境温度	-	-40	105	°C

5.3.2 上电和掉电时的工作条件

表 14. 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t _{VDD}	V _{DD} 上升速率	-	0	∞ ⁽¹⁾	ms/V
	V _{DD} 下降速率		20	∞	μs/V

(1) 若V_{DD}上电速率慢于120 ms/V，必须确认V_{DD}电压高于V_{POR} + 0.1V，代码才能对后备域寄存器进行存取。

5.3.3 内嵌复位和电源管理模块特性

表 15. 内嵌复位和电源管理模块特性


符号	参数	条件	最小值	典型值	最大值	单位
V _{PVM}	电源电压监测器的电平选择	PLS[2:0] = 001 (上升沿) ⁽¹⁾	2.19	2.28	2.37	V
		PLS[2:0] = 001 (下降沿) ⁽¹⁾	2.09	2.18	2.27	V
		PLS[2:0] = 010 (上升沿) ⁽²⁾	2.28	2.38	2.48	V
		PLS[2:0] = 010 (下降沿) ⁽²⁾	2.18	2.28	2.38	V
		PLS[2:0] = 011 (上升沿) ⁽²⁾	2.38	2.48	2.58	V
		PLS[2:0] = 011 (下降沿) ⁽²⁾	2.28	2.38	2.48	V
		PLS[2:0] = 100 (上升沿) ⁽²⁾	2.47	2.58	2.69	V
		PLS[2:0] = 100 (下降沿) ⁽²⁾	2.37	2.48	2.59	V
		PLS[2:0] = 101 (上升沿) ⁽²⁾	2.57	2.68	2.79	V
		PLS[2:0] = 101 (下降沿) ⁽²⁾	2.47	2.58	2.69	V
		PLS[2:0] = 110 (上升沿) ⁽²⁾	2.66	2.78	2.9	V
		PLS[2:0] = 110 (下降沿) ⁽²⁾	2.56	2.68	2.8	V
		PLS[2:0] = 111 (上升沿)	2.76	2.88	3	V
		PLS[2:0] = 111 (下降沿)	2.66	2.78	2.9	V
V _{PVMhyst} ⁽²⁾	PVM迟滞	-	-	100	-	mV
V _{POR} ⁽²⁾	上电复位阈值	-	2.03	2.18	2.35	V
V _{LVR} ⁽²⁾	低电压复位阈值	-	1.85 ⁽³⁾	2.02	2.2	V
V _{LVRhyst} ⁽²⁾	LVR迟滞	-	-	160	-	mV
T _{RSTTEMPO} ⁽²⁾	复位持续时间: V _{DD} 高于V _{POR} 且持续时间超过T _{RSTTEMPO} 后CPU开始运行	-	-	13	-	ms

(1) PLS[2:0] = 001电平可能因低于V_{POR}无法使用。

(2) 由综合评估得出, 不在生产中测试。

(3) 产品的特性由设计保证至最小的数值V_{LVR}。

图 8. 上电复位和低电压复位的波形图



5.3.4 存储器特性

表 16. 内部闪存存储器特性

符号	参数	条件	典型值 ⁽¹⁾						单位
			f _{HCLK}						
			240	200	144	72	48	8	MHz
T _{PROG}	编程时间	-	50						μs
t _{ERASE}	扇区（2K 字节）擦除时间	-	50						ms
t _{ME}	片擦除时间	AT32F403AxC	0.8						s
		AT32F403AxE	1.4						
		AT32F403AxG	1.4						
I _{DD}	编程电流	写模式	35.5	29.9	22.5	13.4	9.9	3.7	mA
		擦除模式	57.4	49.2	38.8	25.4	20.6	11.4	

(1) 由设计保证，不在生产中测试。

表 17. 内部闪存存储器寿命和数据保存期限

符号	参数	条件	最小值 ⁽¹⁾	典型值	最大值	单位
N_{END}	寿命（擦写次数）	$T_A = -40 \sim 105\text{ }^{\circ}\text{C}$	100	-	-	千次
t_{RET}	数据保存期限	$T_A = 105\text{ }^{\circ}\text{C}$	10	-	-	年

(1) 由设计保证，不在生产中测试。

5.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标，由综合评估得出，不在生产中测试。这些参数和因素包括工作电压、环境温度、GPIO引脚的负载、产品的软件配置、工作频率、GPIO脚的翻转速率、以及执行的代码等。

典型和最大电流消耗

微控制器处于下述条件下：

- 所有的GPIO引脚都处于模拟模式。
- 指令预取功能开启（提示：这个参数必须在设置时钟和总线分频之前设置）。
- 当开启外设时：
 - 若 $f_{HCLK} > 120\text{ MHz}$ ， $f_{PCLK1} = f_{HCLK}/2$ ， $f_{PCLK2} = f_{HCLK}/2$ ， $f_{ADCCCLK} = f_{PCLK2}/4$ ；
 - 若 $f_{HCLK} \leq 120\text{ MHz}$ ， $f_{PCLK1} = f_{HCLK}$ ， $f_{PCLK2} = f_{HCLK}$ ， $f_{ADCCCLK} = f_{PCLK2}/4$ 。
- 代码在ZW区执行。
- 除非特别标注，典型值是在 $V_{DD} = 3.3\text{ V}$ 和 $T_A = 25\text{ }^{\circ}\text{C}$ 时测试得到，最大值是在 $V_{DD} = 3.6\text{ V}$ 时测试得到。

表 18. 运行模式下的典型电流消耗

符号	参数	条件	f_{HCLK}	典型值		单位
				使能所有外设	关闭所有外设	
I_{DD}	运行模式的供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	240 MHz	93.8	41.0	mA
			200 MHz	78.9	34.6	
			144 MHz	57.8	25.7	
			120 MHz	59.1	23.3	
			108 MHz	53.5	21.3	
			72 MHz	37.1	15.4	
			48 MHz	25.7	11.1	
			36 MHz	19.9	8.99	
			24 MHz	14.2	6.86	
			16 MHz	10.3	5.44	
			8 MHz	6.01	3.58	
			4 MHz	4.16	2.95	
			2 MHz	3.23	2.63	
			1 MHz	2.77	2.47	
			500 kHz	2.55	2.39	
			125 kHz	2.37	2.34	
		高速内部时钟 (HICK) ⁽²⁾	240 MHz	93.8	41.0	mA
			200 MHz	78.9	34.6	
			144 MHz	57.8	25.6	
			120 MHz	59.0	23.2	
			108 MHz	53.4	21.2	
			72 MHz	37.1	15.4	
			48 MHz	25.6	11.1	
			36 MHz	19.8	8.91	
			24 MHz	14.1	6.78	
			16 MHz	10.2	5.36	
			8 MHz	5.92	3.49	
			4 MHz	4.07	2.86	
			2 MHz	3.14	2.54	
			1 MHz	2.69	2.39	
			500 kHz	2.46	2.31	
			125 kHz	2.29	2.25	

(1) 外部时钟为8 MHz。

(2) 当 $f_{HCLK} > 8$ MHz时启用PLL。

表 19. 睡眠模式下的典型电流消耗

符号	参数	条件	f_{HCLK}	典型值		单位
				使能所有外设	关闭所有外设	
I_{DD}	睡眠模式的供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	240 MHz	78.3	12.5	mA
			200 MHz	65.9	10.8	
			144 MHz	48.3	8.52	
			120 MHz	50.2	8.07	
			108 MHz	45.5	7.54	
			72 MHz	31.8	6.29	
			48 MHz	22.1	5.07	
			36 MHz	17.2	4.45	
			24 MHz	12.4	3.83	
			16 MHz	9.12	3.42	
			8 MHz	5.42	2.57	
			4 MHz	3.87	2.45	
			2 MHz	3.09	2.39	
			1 MHz	2.71	2.36	
			500 kHz	2.52	2.34	
			125 kHz	2.37	2.33	
		高速内部时钟 (HICK) ⁽²⁾	240 MHz	78.3	12.4	mA
			200 MHz	65.9	10.8	
			144 MHz	48.3	8.44	
			120 MHz	50.2	7.99	
			108 MHz	45.5	7.45	
			72 MHz	31.7	6.20	
			48 MHz	22.0	4.97	
			36 MHz	17.2	4.35	
			24 MHz	12.3	3.74	
			16 MHz	9.04	3.33	
			8 MHz	5.33	2.48	
			4 MHz	3.78	2.36	
			2 MHz	3.01	2.30	
			1 MHz	2.62	2.27	
			500 kHz	2.43	2.25	
			125 kHz	2.28	2.24	

(1) 外部时钟为8 MHz。

(2) 当 $f_{HCLK} > 8$ MHz时启用PLL。

表 20. 运行模式下的最大电流消耗

符号	参数	条件	f_{HCLK}	最大值		单位
				$T_A = 85\text{ }^{\circ}\text{C}$	$T_A = 105\text{ }^{\circ}\text{C}$	
I_{DD}	运行模式的供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 使能所有外设	240 MHz	108.5	119.6	mA
			200 MHz	93.3	104.2	
			144 MHz	71.6	82.2	
			120 MHz	73.2	83.7	
			108 MHz	67.5	77.9	
			72 MHz	50.4	60.6	
			48 MHz	38.4	48.5	
			36 MHz	32.4	42.3	
			24 MHz	26.3	36.2	
			16 MHz	22.3	32.0	
			8 MHz	17.8	27.5	
		高速外部晶振 (HEXT) ⁽¹⁾ 关闭所有外设	240 MHz	53.4	63.5	mA
			200 MHz	46.9	57.0	
			144 MHz	37.8	47.7	
			120 MHz	35.4	45.3	
			108 MHz	33.3	43.2	
			72 MHz	27.3	37.1	
			48 MHz	22.9	32.6	
			36 MHz	20.7	30.4	
			24 MHz	18.5	28.2	
			16 MHz	17.0	26.7	
			8 MHz	15.2	24.8	

(1) 外部时钟为8 MHz，当 $f_{HCLK} > 8\text{ MHz}$ 时启用PLL。

表 21. 睡眠模式下的最大电流消耗

符号	参数	条件	f_{HCLK}	最大值		单位
				$T_A = 85\text{ }^{\circ}\text{C}$	$T_A = 105\text{ }^{\circ}\text{C}$	
I_{DD}	睡眠模式的供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 使能所有外设	240 MHz	92.8	103.2	mA
			200 MHz	80.0	90.4	
			144 MHz	61.9	72.1	
			120 MHz	64.1	74.3	
			108 MHz	59.2	69.3	
			72 MHz	44.8	54.7	
			48 MHz	34.6	44.4	
			36 MHz	29.5	39.2	
			24 MHz	24.4	34.0	
			16 MHz	20.9	30.5	
			8 MHz	17.0	26.5	
		高速外部晶振 (HEXT) ⁽¹⁾ 关闭所有外设	240 MHz	23.9	33.5	mA
			200 MHz	22.3	31.8	
			144 MHz	20.0	29.4	
			120 MHz	19.6	29.0	
			108 MHz	19.0	28.4	
			72 MHz	17.7	27.1	
			48 MHz	16.4	25.8	
			36 MHz	15.8	25.2	
			24 MHz	15.2	24.6	
			16 MHz	14.8	24.2	
			8 MHz	13.9	23.3	

(1) 外部时钟为8 MHz, 当 $f_{HCLK} > 8\text{ MHz}$ 时启用PLL。

表 22. 深睡眠和待机模式下的典型和最大电流消耗

符号	参数	条件	典型值 ⁽¹⁾		最大值 ⁽²⁾		单位
			V_{DD}/V_{BAT} $= 2.6\text{ V}$	V_{DD}/V_{BAT} $= 3.3\text{ V}$	$T_A =$ $85\text{ }^{\circ}\text{C}$	$T_A =$ $105\text{ }^{\circ}\text{C}$	
I_{DD}	深睡眠模式的 供应电流	LOD 处于运行模式, HICK 和 HEXT 关闭 (WDT 关闭)	1.35	1.36	13.6	23.7	mA
		LDO 处于低功耗模式, HICK 和 HEXT 关闭 (WDT 关闭)	1.33	1.34	13.1	22.8	
	待机模式的 供应电流	LEXT和RTC关闭	3.93	5.72	10.4	14.9	μA
		LEXT和RTC开启	4.55	6.48	11.5	16.5	

(1) 典型值是在 $T_A = 25\text{ }^{\circ}\text{C}$ 下测试得到。

(2) 由综合评估得出, 不在生产中测试。

图 9. 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比




图 10. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比





表 23. V_{BAT} 的典型和最大电流消耗

符号	参数	条件	典型值 ⁽¹⁾			最大值 ⁽²⁾		单位
			$V_{BAT} = 2.0\text{ V}$	$V_{BAT} = 2.6\text{ V}$	$V_{BAT} = 3.3\text{ V}$	$T_A = 85\text{ }^{\circ}\text{C}$	$T_A = 105\text{ }^{\circ}\text{C}$	
I_{DD_VBAT}	V_{BAT} 的供应电流	LEXT和RTC开启, $V_{DD} < V_{LVR}$	0.47	0.59	0.77	1.34	2.04	μA

(1) 典型值是在 $T_A = 25\text{ }^{\circ}\text{C}$ 下测试得到。

(2) 由综合评估得出, 不在生产中测试。

图 11. V_{BAT} 的典型电流消耗 (LEXT 和 RTC 开启) 在不同的 V_{BAT} 电压时与温度的对比



内置外设电流消耗

微控制器的工作条件如下：

- 所有的GPIO引脚都处于模拟模式。
- 给出的数值是通过测量只开启一个外设的时钟与关闭所有外设的时钟电流消耗相差值计算得出。

表 24. 内置外设的电流消耗

内置外设		典型值	单位
AHB	DMA1	9.34	μA/MHz
	DMA2	9.39	
	GPIOA	1.41	
	GPIOB	1.41	
	GPIOC	1.47	
	GIPOD	1.43	
	GPIOE	1.44	
	XMC	26.89	
	CRC	1.53	
	SDIO1	19.62	
	SDIO2	20.40	
APB1	TMR2	9.11	
	TMR3	6.52	
	TMR4	6.54	
	TMR5	8.82	
	TMR6	0.77	
	TMR7	0.75	
	TMR12	3.89	
	TMR13	2.45	
	TMR14	2.48	
	SPI2/I ² S2	5.19	
	SPI3/I ² S3	4.95	
	SPI4/I ² S4	2.62	
	USART2	2.60	
	USART3	2.57	
	UART4	2.60	
	UART5	2.63	
	I ² C1	2.47	
	I ² C2	2.54	
	USBFS1	6.40	
	CAN1	3.77	
	CAN2	3.77	
	DAC1/2	2.30	
	WWDT	0.34	
	PWC	0.34	
	BPR	68.36	

内置外设		典型值	单位
APB2	IOMUX	2.32	$\mu\text{A}/\text{MHz}$
	SPI1/I ² S1	2.82	
	USART1	2.53	
	USART6	2.64	
	UART7	2.80	
	UART8	2.85	
	I ² C3	2.48	
	TMR1	8.99	
	TMR8	8.72	
	TMR9	3.78	
	TMR10	2.62	
	TMR11	2.56	
	ADC1	5.17	
	ADC2	5.24	
	ADC3	5.18	
	ACC	0.95	

5.3.6 外部时钟源特性

使用晶体/陶瓷谐振器产生的高速外部时钟

高速外部晶振（HEXT）可以使用一个4 ~ 25 MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 25. HEXT 4 ~ 25 MHz 晶振特性⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{HEXT_IN}}$	振荡器频率	-	4	8	25	MHz
$t_{\text{SU(HEXT)}}^{(3)}$	启动时间	V_{DD} 是稳定的	-	2	-	ms


(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

(3) $t_{\text{SU(HEXT)}}$ 是启动时间，是从软件使能HEXT开始测量，直至得到稳定的8 MHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。

对于 C_{L1} 和 C_{L2} ，建议使用高质量的、为高频应用而设计的（典型值为）5 ~ 25 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。在选择 C_{L1} 和 C_{L2} 时，PCB和MCU引脚的容抗应该考虑在内（可以粗略地把引脚与PCB板的电容按10 pF估计）。

图 12. HEXT 使用 8 MHz 晶振的典型应用



使用外部振荡源产生的高速外部时钟


下表中给出的特性参数是使用一个高速的外部时钟源测得。

表 26. HEXT 外部时钟源特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{HEXT_ext}	用户外部时钟频率 ⁽¹⁾	-	1	8	25	MHz
V _{HEXTH}	HEXT_IN输入引脚高电平电压		0.7V _{DD}	-	V _{DD}	V
V _{HEXTL}	HEXT_IN输入引脚低电平电压		V _{SS}	-	0.3V _{DD}	
t _w (HEXT) t _w (HEXT)	HEXT_IN高或低的时间 ⁽¹⁾		5	-	-	ns
t _r (HEXT) t _f (HEXT)	HEXT_IN上升或下降的时间 ⁽¹⁾		-	-	20	
C _{in} (HEXT)	HEXT_IN输入容抗 ⁽¹⁾	-	-	5	-	pF
Duty(HEXT)	占空比	-	45	-	55	%
I _L	HEXT_IN输入漏电流	V _{SS} ≤ V _{IN} ≤ V _{DD}	-	-	±1	μA

(1) 由设计保证，不在生产中测试。

图 13. HEXT 外部时钟源交流时序图



使用晶体/陶瓷谐振器产生的低速外部时钟

低速外部晶振（LEXT）可以使用一个32.768 kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 27. LEXT 32.768 kHz 晶振特性⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
$t_{SU(LEXT)}$	启动时间	V_{DD} 是稳定的	-	150	-	ms


(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

对于 C_{L1} 和 C_{L2} ，建议使用高质量的5 ~ 15 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。

负载电容 C_L 由下式计算： $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ ，其中 C_{stray} 是引脚的电容和PCB板或PCB相关的电容，它的典型值是介于2 pF至7 pF之间。

图 14. LEXT 使用 32.768 kHz 晶振的典型应用



注：LEXT_IN和LEXT_OUT间不需要外部电阻，也禁止添加。

使用外部振荡源产生的低速外部时钟


下表中给出的特性参数是使用一个低速的外部时钟源测得。

表 28. LEXT 外部时钟源特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{LEXT_ext}}$	用户外部时钟频率 ⁽¹⁾	-	-	32.768	1000	kHz
V_{LEXTH}	LEXT_IN输入引脚高电平电压		$0.7V_{\text{DD}}$	-	V_{DD}	V
V_{LEXTL}	LEXT_IN输入引脚低电平电压		V_{SS}	-	$0.3V_{\text{DD}}$	
$t_{\text{w(LEXT)}}$ $t_{\text{w(LEXT)}}$	LEXT_IN高或低的时间 ⁽¹⁾		450	-	-	ns
$t_{\text{r(LEXT)}}$ $t_{\text{f(LEXT)}}$	LEXT_IN上升或下降的时间 ⁽¹⁾		-	-	50	
$C_{\text{in(LEXT)}}$	LEXT_IN输入容抗 ⁽¹⁾	-	-	5	-	pF
Duty(LEXT)	占空比	-	30	-	70	%
I_{L}	LEXT_IN输入漏电流	$V_{\text{SS}} \leq V_{\text{IN}} \leq V_{\text{DD}}$	-	-	± 1	μA

(1) 由设计保证，不在生产中测试。

图 15. LEXT 外部时钟源交流时序图



5.3.7 内部时钟源特性

高速内部时钟（HICK）


表 29. HICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{HICK}	频率	-	-	48	-	MHz
DuCy _(HICK)	占空比	-	45	-	55	%
ACC _{HICK}	HICK振荡器的精度	使用者以寄存器RCC_CTRL校准	-	-	1 ⁽¹⁾	%
		使用者以ACC校准	-	-	0.25 ⁽¹⁾	
		出厂校准 ⁽²⁾	T _A = -40 ~ 105 °C	-	2	%
			T _A = -40 ~ 85 °C	-	2	
			T _A = 0 ~ 70 °C	-	1.5	
			T _A = 25 °C	-	1	
tsu _(HICK) ⁽²⁾	HICK振荡器启动时间	-	-	-	10	μs
I _{DD} (HICK) ⁽²⁾	HICK振荡器功耗	-	-	240	290	μA

(1) 由设计保证，不在生产中测试。

(2) 由综合评估得出，不在生产中测试。

图 16. HICK 时钟精度与温度的对比



低速内部时钟（LICK）

表 30. LICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{LICK} ⁽¹⁾	频率	-	30	40	60	kHz

(1) 由综合评估得出，不在生产中测试。

5.3.8 PLL 特性

表 31. PLL 特性

符号	参数	最小值	典型值	最大值 ⁽¹⁾	单位
f _{PLL_IN}	PLL输入时钟 ⁽²⁾	2	8	16	MHz
	PLL输入时钟占空比	40	-	60	%
f _{PLL_OUT}	PLL倍频输出时钟	16	-	240	MHz
t _{LOCK}	PLL锁相时间	-	-	200	μs
Jitter	Cycle-to-cycle jitter	-	-	300	ps

(1) 由综合评估得出，不在生产中测试。

(2) 需要注意使用正确的倍频系数，从而根据PLL输入时钟频率使得f_{PLL_OUT}处于允许范围内。

5.3.9 低功耗模式唤醒时间

下表列出的唤醒时间是在系统时钟为HICK时钟的唤醒阶段测量得到。唤醒时使用的时钟源当前依据当前的操作模式而定：

- 睡眠模式：时钟源是进入睡眠模式时所使用的时钟；
- 深睡眠或待机模式：时钟源是HICK时钟。

表 32. 低功耗模式的唤醒时间

符号	参数	典型值	单位
t _{WUSLEEP}	从睡眠模式唤醒	3.3	μs
t _{WUDEEPSLEEP}	从深睡眠模式唤醒（调压器处于运行模式）	280	μs
	从深睡眠模式唤醒（调压器处于低功耗模式）	320	
t _{WUSTDBY}	从待机模式唤醒	8	ms

5.3.10 EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的。

功能性EMS（电磁敏感性）

- **EFT**：在V_{DD}和V_{SS}上通过耦合/去耦合网路施加一个瞬变电压的脉冲群（正向和反向）直到产生功能性错误。这个测试符合IEC 61000-4-4标准。

表 33. EMS 特性

符号	参数	条件	级别/类型
V _{EFT}	在V _{DD} 和V _{SS} 上通过符合IEC 61000-4-4规范的耦合/去耦合网路施加导致功能错误的瞬变脉冲群电压极限，V _{DD} 和V _{SS} 入口有一47 μF电容并且每对V _{DD} 和V _{SS} 电源各有一0.1μF旁路电容	V _{DD} = 3.3 V, LQFP100, T _A = +25 °C, f _{HCLK} = 240 MHz。符合IEC 61000-4-4	4A (4kV)
		V _{DD} = 3.3 V, LQFP100, T _A = +25 °C, f _{HCLK} = 72 MHz。符合IEC 61000-4-4	

在器件级进行EMC的评估和优化，是在典型的应用环境中进行的。应该注意的是，好的EMC性能与用户应用和具体的软件密切相关。因此，建议用户对软件实行EMC优化，并进行与EMC有关的认证测试。

5.3.11 GPIO 端口特性

通用输入/输出特性

所有的GPIO端口都是兼容CMOS和TTL。

表 34. GPIO 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{IL}	GPIO脚输入低电平电压	-	-0.3	-	0.28 * V _{DD} + 0.1	V
V _{IH}	TC GPIO脚输入高电平电压	-	0.31 * V _{DD} + 0.8	-	V _{DD} + 0.3	V
	FTa GPIO脚输入高电平电压	模拟模式				
	FT GPIO脚输入高电平电压	-				
	FTa GPIO脚输入高电平电压	输入浮空、输入上拉、或输入下拉		-	5.5	
V _{hys}	TC GPIO脚施密特触发器电压迟滞 ⁽¹⁾	-	200	-	-	mV
	FT和FTa GPIO脚施密特触发器电压迟滞 ⁽¹⁾		5% V _{DD}	-	-	-
I _{lkg}	输入浮空模式漏电流 ⁽²⁾	V _{SS} ≤ V _{IN} ≤ V _{DD} TC GPIO脚	-	-	±1	μA
		V _{SS} ≤ V _{IN} ≤ 5.5V FT 和 FTa GPIO 脚	-	-	±1	
R _{PU}	弱上拉等效电阻	V _{IN} = V _{SS}	60	70	100	kΩ
R _{PD}	弱下拉等效电阻 ⁽³⁾	V _{IN} = V _{DD}	60	70	100	kΩ
C _{IO}	GPIO引脚的电容	-	-	9	-	pF

(1) 施密特触发器开关电平的迟滞电压。由综合评估得出，不在生产中测试。

(2) 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。

(3) BOOT0引脚弱下拉电阻不可禁用。

所有GPIO端口都是CMOS和TTL兼容（不需软件配置），它们的特性考虑了多数严格的CMOS工艺或TTL参数。

输出驱动电流

在用户应用中，GPIO脚的数目必须保证驱动电流不能超过5.2.1节给出的绝对最大额定值：

- 所有GPIO端口从 V_{DD} 上获取的电流总和，加上MCU在 V_{DD} 上获取的最大运行电流，不能超过绝对最大额定值 I_{VDD} （参见表9）。
- 所有GPIO端口吸收并从 V_{SS} 上流出的电流总和，加上MCU在 V_{SS} 上流出的最大运行电流，不能超过绝对最大额定值 I_{VSS} （参见表9）。

输出电压

所有的GPIO端口都是兼容CMOS和TTL的。

表 35. 输出电压特性

符号	参数	条件	最小值	最大值	单位
极大电流推动/吸入能力					
V _{OL}	输出低电平	CMOS端口, I _{IO} = 15 mA	-	0.4	V
V _{OH}	输出高电平		V _{DD} -0.4	-	
V _{OL}	输出低电平	TTL端口, I _{IO} = 6 mA	-	0.4	V
V _{OH}	输出高电平		2.4	-	
较大电流推动/吸入能力					
V _{OL}	输出低电平	CMOS端口, I _{IO} = 6 mA	-	0.4	V
V _{OH}	输出高电平		V _{DD} -0.4	-	
V _{OL}	输出低电平	TTL端口, I _{IO} = 3 mA	-	0.4	V
V _{OH}	输出高电平		2.4	-	
V _{OL} ⁽¹⁾	输出低电平	I _{IO} = 20 mA	-	1.3	V
V _{OH} ⁽¹⁾	输出高电平		V _{DD} -1.3	-	
适中电流推动/吸入能力					
V _{OL}	输出低电平	CMOS端口, I _{IO} = 4 mA	-	0.4	V
V _{OH}	输出高电平		V _{DD} -0.4	-	
V _{OL}	输出低电平	TTL端口, I _{IO} = 2 mA	-	0.4	V
V _{OH}	输出高电平		2.4	-	
V _{OL} ⁽¹⁾	输出低电平	I _{IO} = 10 mA	-	1.3	V
V _{OH} ⁽¹⁾	输出高电平		V _{DD} -1.3	-	

(1) 由综合评估得出，不在生产中测试。

输入交流特性

输入交流特性的定义和数值在下表给出。

表 36. 输入交流特性

符号	参数	最小值	最大值	单位
$t_{EXINTpw}$	EXINT控制器检测到外部信号的脉冲宽度	10	-	ns

5.3.12 NRST 引脚特性


NRST引脚输入驱动使用CMOS工艺，它连接了一个不能断开的上拉电阻， R_{PU} （参见下表）。

表 37. NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}^{(1)}$	NRST输入低电平电压	-	-0.5	-	0.8	V
$V_{IH(NRST)}^{(1)}$	NRST输入高电平电压	-	2	-	$V_{DD} + 0.3$	
$V_{hys(NRST)}$	NRST施密特触发器电压迟滞	-	-	500	-	mV
R_{PU}	弱上拉等效电阻	$V_{IN} = V_{SS}$	30	40	50	k Ω
$V_{F(NRST)}^{(1)}$	NRST输入滤波脉冲	-	-	-	33.3	μs
$V_{NF(NRST)}^{(1)}$	NRST输入非滤波脉冲	-	66.7	-	-	μs

(1) 由设计保证，不在生产中测试。

图 17. 建议的 NRST 引脚保护



(1) 复位网络是为了防止寄生复位。

(2) 用户必须保证 NRST 引脚的电位能够低于表 37 中列出的最大 $V_{IL(NRST)}$ 以下，否则 MCU 不能得到复位。

5.3.13 XMC 特性

PSRAM / NOR 异步时序和波形

这些表格中的结果是按照下述 XMC 配置得到：

- 地址建立时间（AddressSetupTime） = 0
- 地址保持时间（AddressHoldTime） = 1
- 数据建立时间（DataSetupTime） = 1

表 38. 异步总线复用的 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$7t_{HCLK} - 2$	$7t_{HCLK} + 2$	ns
$t_{v(NOE_NE)}$	XMC_NE低至XMC_NOE低有效时间	$3t_{HCLK} - 0.5$	$3t_{HCLK} + 1.5$	ns
$t_{w(NOE)}$	XMC_NOE低时间	$4t_{HCLK} - 1$	$4t_{HCLK} + 2$	ns
$t_{h(NE_NOE)}$	XMC_NOE高至XMC_NE高保持时间	-1	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	0	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	3	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	$t_{HCLK} - 1.5$	$t_{HCLK} + 1.5$	ns
$t_{h(AD_NADV)}$	XMC_NADV高之后XMC_AD（地址）有效保持时间	$t_{HCLK} + 3$	-	ns
$t_{h(A_NOE)}$	XMC_NOE高之后的地址保持时间	$t_{HCLK} + 3$	-	ns
$t_{h(UBLB_NOE)}$	XMC_NOE高之后的XMC_UB/LB保持时间	0	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	0	ns
$t_{su(Data_NE)}$	数据至XMC_NE高的建立时间	$2t_{HCLK} + 24$	-	ns
$t_{su(Data_NOE)}$	数据至XMC_NOE高的建立时间	$2t_{HCLK} + 25$	-	ns
$t_{h(Data_NE)}$	XMC_NE高之后的数据保持时间	0	-	ns
$t_{h(Data_NOE)}$	XMC_NOE高之后的数据保持时间	0	-	ns

图 18. 异步总线复用 PSRAM/NOR 读操作波形





表 39. 异步总线复用的 PSRAM/NOR 写操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$5t_{HCLK} - 1$	$5t_{HCLK} + 2$	ns
$t_{v(NWE_NE)}$	XMC_NE低至XMC_NWE低有效时间	$2t_{HCLK}$	$2t_{HCLK} + 1$	ns
$t_{w(NWE)}$	XMC_NWE低时间	$2t_{HCLK} - 1$	$2t_{HCLK} + 2$	ns
$t_{h(NE_NWE)}$	XMC_NWE高至XMC_NE高保持时间	$t_{HCLK} - 1$	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	7	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	3	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	$t_{HCLK} - 1$	$t_{HCLK} + 1$	ns
$t_{h(AD_NADV)}$	XMC_NADV高之后XMC_AD（地址）保持时间	$t_{HCLK} - 3$	-	ns
$t_{h(A_NWE)}$	XMC_NWE高之后的地址保持时间	$4t_{HCLK} + 2.5$	-	ns
$t_{h(UBLB_NWE)}$	XMC_NWE高之后的XMC_UB/LB保持时间	$t_{HCLK} - 1.5$	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	1.6	ns
$t_{v(Data_NADV)}$	XMC_NADV高至数据有效时间	-	$t_{HCLK} + 1.5$	ns
$t_{h(Data_NWE)}$	XMC_NWE高之后的数据保持时间	$t_{HCLK} - 5$	-	ns

图 19. 异步总线复用 PSRAM/NOR 写操作波形



PSRAM / NOR同步时序和波形

这些表格中的结果是按照下述XMC配置得到：

- BurstAccessMode = XMC_BurstAccessMode_Enable，使能突发传输模式
- MemoryType = XMC_MemoryType_CRAM，存储器类型为CRAM
- WriteBurst = XMC_WriteBurst_Enable，使能突发写操作
- CLKPrescale = 1，（1个存储器周期 = 2个HCLK周期）（译注：CLKPrescale是XMC_BK1TMGx寄存器中的CLKPSC位，参见AT32F403A系列参考手册）
- 使用NOR闪存时，DataLatency = 1；使用PSRAM时，DataLatency = 0（注：DataLatency是XMC_BK1TMGx寄存器中的DATLAT位，参见AT32F403A系列参考手册）

表 40. 同步总线复用 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{CLK})$	XMC_CLK周期	20	-	ns
$t_d(\text{CLKL-NEL})$	XMC_CLK低至XMC_NE低间隔时间	-	1.5	ns
$t_d(\text{CLKL-NEH})$	XMC_CLK低至XMC_NE高间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NADV})$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(\text{CLKL-NADVH})$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(\text{CLKL-AV})$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(\text{CLKL-AIV})$	XMC_CLK低至XMC_A无效间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKH-NOEL})$	XMC_CLK高至XMC_NOE低间隔时间		$t_{\text{HCLK}} + 1$	ns
$t_d(\text{CLKL-NOEH})$	XMC_CLK低至XMC_NOE高间隔时间	$t_{\text{HCLK}} + 0.5$	-	ns
$t_d(\text{CLKL-ADV})$	XMC_CLK低至XMC_AD有效间隔时间	-	12	ns
$t_d(\text{CLKL-ADIV})$	XMC_CLK低至XMC_AD无效间隔时间	0	-	ns
$t_{\text{su}}(\text{ADV-CLKH})$	XMC_CLK高之前XMC_AD有效建立时间	6	-	ns
$t_{\text{h}}(\text{CLKH-ADV})$	XMC_CLK高之后XMC_AD有效保持时间	$t_{\text{HCLK}} - 10$	-	ns
$t_{\text{su}}(\text{NWAITV-CLKH})$	XMC_CLK高之前XMC_NWAIT有效建立时间	8	-	ns
$t_{\text{h}}(\text{CLKH-NWAITV})$	XMC_CLK高之后XMC_NWAIT有效保持时间	6	-	ns

图 20. 同步总线复用 PSRAM/NOR 读操作波形





表 41. 同步总线复用 PSRAM 写操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{CLK})$	XMC_CLK周期	20	-	ns
$t_d(\text{CLKL-NEL})$	XMC_CLK低至XMC_NE低间隔时间	-	2	ns
$t_d(\text{CLKL-NEH})$	XMC_CLK低至XMC_NE高间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NADV})$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(\text{CLKL-NADVH})$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(\text{CLKL-AV})$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(\text{CLKL-AIV})$	XMC_CLK低至XMC_A无效间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NWEL})$	XMC_CLK低至XMC_NWE低间隔时间	-	1	ns
$t_d(\text{CLKL-NWEH})$	XMC_CLK低至XMC_NWE高间隔时间	$t_{\text{HCLK}} + 1$	-	ns
$t_d(\text{CLKL-ADV})$	XMC_CLK低至XMC_AD有效间隔时间	-	12	ns
$t_d(\text{CLKL-ADIV})$	XMC_CLK低至XMC_AD无效间隔时间	3	-	ns
$t_d(\text{CLKL-Data})$	XMC_CLK低之后XMC_AD间隔时间	-	6	ns
$t_d(\text{CLKL-UBLBH})$	XMC_CLK低至XMC_UB/LB高间隔时间	$t_{\text{HCLK}} + 1$	-	ns
$t_{\text{su}}(\text{NWAITV-CLKH})$	XMC_CLK高之前XMC_NWAIT有效建立时间	7	-	ns
$t_{\text{h}}(\text{CLKH-NWAITV})$	XMC_CLK高之后XMC_NWAIT有效保持时间	2	-	ns

图 21. 同步总线复用 PSRAM 写操作波形



NAND控制器波形和时序

这些表格中的结果是按照下述XMC配置得到：

- COM.XMC_SetupTime = 0x01; （注：XMC_BK2TMGMEM的STP）
- COM.XMC_WaitSetupTime = 0x03; （注：XMC_BK2TMGMEM的OP）
- COM.XMC_HoldSetupTime = 0x02; （注：XMC_BK2TMGMEM的HLD）
- COM.XMC_HiZSetupTime = 0x01; （注：XMC_BK2TMGMEM的WRSTP）
- ATT.XMC_SetupTime = 0x01; （注：XMC_BK2TMGATT的STP）
- ATT.XMC_WaitSetupTime = 0x03; （注：XMC_BK2TMGATT的OP）
- ATT.XMC_HoldSetupTime = 0x02; （注：XMC_BK2TMGATT的HLD）
- ATT.XMC_HiZSetupTime = 0x01; （注：XMC_BK2TMGATT的WRSTP）
- Bank = XMC_Bank_NAND;
- MemoryDataWidth = XMC_MemoryDataWidth_16b; （注：存储器数据宽度 = 16位）
- ECC = XMC_ECC_Enable; （注：使能ECC计算）
- ECCPageSize = XMC_ECCPageSize_512Bytes; （注：ECC页大小 = 512字节）
- DLYCRSetupTime = 0; （注：XMC_BK2CTRL的DLYCR）
- DLYARSetupTime = 0; （注：XMC_BK2CTRL的DLYAR）

表 42. NAND 闪存读写操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{NOE})$	XMC_NOE低时间	$4T_{\text{HCLK}} - 1.5$	$4T_{\text{HCLK}} + 1.5$	ns
$t_{su}(\text{D-NOE})$	XMC_NOE高之前至XMC_D数据有效建立时间	25	-	ns
$t_h(\text{NOE-D})$	XMC_NOE高之后至XMC_D数据有效保持时间	14	-	ns
$t_d(\text{ALE-NOE})$	XMC_NOE低之前至XMC_ALE有效间隔时间	-	$3T_{\text{HCLK}} + 2$	ns
$t_h(\text{NOE-ALE})$	XMC_NOE高至XMC_ALE无效保持时间	$3T_{\text{HCLK}} + 4.5$	-	ns
$t_w(\text{NWE})$	XMC_NWE低时间	$4T_{\text{HCLK}} - 1$	$4T_{\text{HCLK}} + 2.5$	ns
$t_v(\text{NWE-D})$	XMC_NWE低至XMC_D数据有效时间	-	0	ns
$t_h(\text{NWE-D})$	XMC_NWE高至XMC_D数据无效保持时间	$10T_{\text{HCLK}} + 4$	-	ns
$t_d(\text{D-NWE})$	XMC_NWE高之前至XMC_D数据有效间隔时间	$6T_{\text{HCLK}} + 12$	-	ns
$t_d(\text{ALE-NWE})$	XMC_NWE低之前至XMC_ALE有效间隔时间	-	$3T_{\text{HCLK}} + 1.5$	ns
$t_h(\text{NWE-ALE})$	XMC_NWE高至XMC_ALE无效保持时间	$3T_{\text{HCLK}} + 4.5$	-	ns

图 22. NAND 控制器读操作波形




图 23. NAND 控制器写操作波形




图 24. NAND 控制器在通用存储空间的读操作波形





图 25. NAND 控制器在通用存储空间的写操作波形



5.3.14 TMR 定时器特性

下表列出的参数由设计保证。

表 43. TMR 定时器特性

符号	参数	条件	最小值	最大值	单位
$t_{res}(TMR)$	定时器分辨时间	-	1	-	$t_{TMRxCLK}$
		$f_{TMRxCLK} = 240 \text{ MHz}$	4.17	-	ns
f_{EXT}	CH1至CH4的定时器外部时钟频率	-	0	$f_{TMRxCLK}/2$	MHz
				50	MHz

5.3.15 SPI / I²S 接口特性

表44列出SPI参数和表45列出I²S参数。

表 44. SPI 特性

符号	参数	条件	最小值	最大值	单位
f _{SCK} (1/t _{c(SCK)}) ⁽¹⁾	SPI时钟频率 ⁽²⁾⁽³⁾	V _{DD} = 3.3 V, T _A = 25 °C	-	50	MHz
		V _{DD} = 3.3 V, T _A = 105 °C	-	36	
		V _{DD} = 2.6 V, T _A = 105 °C	-	30	
t _{r(SCK)} t _{f(SCK)}	SPI时钟上升和下降时间	负载电容: C = 30 pF	-	8	ns
t _{su(CS)} ⁽¹⁾	CS建立时间	从模式	4t _{PCLK}	-	ns
t _{h(CS)} ⁽¹⁾	CS保持时间	从模式	2t _{PCLK}	-	ns
t _{w(SCKH)} ⁽¹⁾ t _{w(SCKL)} ⁽¹⁾	SCK高和低的时间	主模式, f _{PCLK} = 100 MHz, 预分频系数 = 4	15	25	ns
t _{su(MI)} ⁽¹⁾	数据输入建立时间	主模式	5	-	ns
t _{su(SI)} ⁽¹⁾		从模式	5	-	
t _{h(MI)} ⁽¹⁾	数据输入保持时间	主模式	5	-	ns
t _{h(SI)} ⁽¹⁾		从模式	4	-	
t _{a(SO)} ⁽¹⁾⁽⁴⁾	数据输出访问时间	从模式, f _{PCLK} = 20 MHz	0	3t _{PCLK}	ns
t _{dis(SO)} ⁽¹⁾⁽⁵⁾	数据输出禁止时间	从模式	2	10	ns
t _{v(SO)} ⁽¹⁾	数据输出有效时间	从模式 (使能边沿之后)	-	25	ns
t _{v(MO)} ⁽¹⁾	数据输出有效时间	主模式 (使能边沿之后)	-	5	ns
t _{h(SO)} ⁽¹⁾	数据输出保持时间	从模式 (使能边沿之后)	15	-	ns
t _{h(MO)} ⁽¹⁾		主模式 (使能边沿之后)	2	-	

(1) 由综合评估得出, 不在生产中测试。

(2) 从模式最大时钟频率不得超过f_{PCLK}/2。

(3) 最大时钟频率与器件和PCB布局高度相关。想要获得更完整详细的解决方案, 可以联系本地的雅特力销售处寻求技术支持。

(4) 最小值表示驱动输出的最小时间, 最大值表示正确获得数据的最大时间。

(5) 最小值表示关闭输出的最小时间, 最大值表示把数据线置于高阻态的最大时间。

图 26. SPI 时序图 - 从模式和 CPHA = 0




图 27. SPI 时序图 - 从模式和 CPHA = 1




图 28. SPI 时序图 - 主模式





表 45. I²S 特性


符号	参数	条件	最小值	最大值	单位
f_{CK} $1/t_{c(CK)}$	I ² S时钟频率	主模式（资料：16位，音频：48 kHz）	1.522	1.525	MHz
		从模式	0	6.5	
$t_r(CK)$ $t_f(CK)$	I ² S时钟上升和下降时间	负载电容：C = 50 pF	-	8	ns
$t_{v(WS)}^{(1)}$	WS有效时间	主模式	3	-	
$t_{h(WS)}^{(1)}$	WS保持时间	主模式	2	-	
$t_{su(WS)}^{(1)}$	WS建立时间	从模式	4	-	
$t_{h(WS)}^{(1)}$	WS保持时间	从模式	0	-	
$t_{w(CKH)}^{(1)}$	CK高和低的时间	主模式， $f_{PCLK} = 16$ MHz，音频：48 kHz	312.5	-	
$t_{w(CKL)}^{(1)}$			345	-	
$t_{su(SD_MR)}^{(1)}$	数据输入建立时间	主接收器	6.5	-	
$t_{su(SD_SR)}^{(1)}$		从接收器	1.5	-	
$t_{h(SD_MR)}^{(1)(2)}$	数据输入保持时间	主接收器	0	-	
$t_{h(SD_SR)}^{(1)(2)}$		从接收器	0.5	-	
$t_{v(SD_ST)}^{(1)(2)}$	数据输出有效时间	从发送器（使能边沿之后）	-	18	
$t_{h(SD_ST)}^{(1)}$	数据输出保持时间	从发送器（使能边沿之后）	11	-	
$t_{v(SD_MT)}^{(1)(2)}$	数据输出有效时间	主发送器（使能边沿之后）	-	3	
$t_{h(SD_MT)}^{(1)}$	数据输出保持时间	主发送器（使能边沿之后）	0	-	

(1) 由设计模拟和/或综合评估得出，不在生产中测试。

(2) 依赖于 f_{PCLK} 。例如，如果 $f_{PCLK} = 8$ MHz，则 $t_{PCLK} = 1/f_{PCLK} = 125$ ns。

图 29. I²S 从模式时序图（Philips 协议）

(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

图 30. I²S 主模式时序图 (Philips 协议)

(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

5.3.16 I²C 接口特性

SDA和SCL GPIO要求的满足有以下限制：SDA和SCL不是“真”开漏的引脚，当配置为开漏输出时，在引出脚和V_{DD}之间的PMOS管被关闭，但仍然存在。

I²C总线接口支持标准模式（最高100 kHz）和快速模式（最高400 kHz）。I²C总线频率可以最高增加到1 MHz。想要获得更完整详细的解决方案，可以联系本地的雅特力销售处寻求技术支持。

5.3.17 SDIO 接口特性

图 31. SDIO 高速模式




图 32. SD 默认模式




表 46. SD/MMC 接口特性

符号	参数	条件	最小值	最大值	单位
fPP	数据传输模式下的时钟频率	-	0	48	MHz
tW(CKL)	时钟低时间	-	32	-	ns
tW(CKH)	时钟高时间	-	30	-	
tr	时钟上升时间	-	-	4	
tf	时钟下降时间	-	-	5	
CMD、D输入（参照CK）					
tISU	时钟建立时间	-	2	-	ns
tIH	时钟保持时间	-	0	-	
在MMC和SD高速模式CMD、D输出（参照CK）					
toV	输出有效时间	-	-	6	ns
toH	输出保持时间	-	0	-	
在SD默认模式CMD、D输出（参照CK） ⁽¹⁾					
toVD	输出有效默认时间	-	-	7	ns
toHD	输出保持默认时间	-	0.5	-	

(1) 参见SDIO_CLKCTRL，SDIO时钟控制寄存器，控制CK输出。

5.3.18 USBFS 接口特性

表 47. USBFS 启动时间

符号	参数	最大值	单位
$t_{\text{STARTUP}}^{(1)}$	USBFS收发器启动时间	1	μs

(1) 由设计保证，不在生产中测试。

表 48. USBFS 直流特性

符号	参数	条件	最小值 ⁽¹⁾	典型值	最大值 ⁽¹⁾	单位
输入电平	V_{DD}	USBFS操作电压	-	3.0 ⁽²⁾	3.6	V
	$V_{\text{DI}}^{(3)}$	差分输入灵敏度	I (USBFS_D+, USBFS_D-)	0.2	-	V
	$V_{\text{CM}}^{(3)}$	差分共模范围	包含 V_{DI} 范围	0.8	2.5	
	$V_{\text{SE}}^{(3)}$	单端接收器阈值	-	1.3	2.0	
输出电平	V_{OL}	静态输出低电平	1.24 k Ω 的 R_{L} 接至3.6 V ⁽⁴⁾	-	0.3	V
	V_{OH}	静态输出高电平	15 k Ω 的 R_{L} 接至 V_{SS} ⁽⁴⁾	2.8	3.6	
R_{PU}	USBFS_D+内部上拉电阻	$V_{\text{IN}} = V_{\text{SS}}$	0.97	1.24	1.58	k Ω

(1) 所有的电压测量都是以设备端地线为准。

(2) AT32F403A系列的正确USB功能可以在2.7 V得到保证，而不是全部的电气特性在2.7~3.0 V电压范围下降级。

(3) 由综合评估保证，不在生产中测试。

(4) R_{L} 是连接到USB驱动器上的负载。

图 33. USBFS 时序：数据信号上升和下降时间定义




表 49. USBFS 电气特性

符号	参数	条件	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单位
t_{r}	上升时间 ⁽²⁾	$C_{\text{L}} \leq 50 \text{ pF}$	4	20	ns
t_{f}	下降时间 ⁽²⁾	$C_{\text{L}} \leq 50 \text{ pF}$	4	20	ns
t_{rfm}	上升下降时间匹配	$t_{\text{r}}/t_{\text{f}}$	90	110	%
V_{CRS}	输出信号交叉电压	-	1.3	2.0	V

(1) 由设计保证，不在生产中测试。

(2) 测量数据信号从10%至90%。更多详细信息，参见USB规范第7章（2.0版）。

5.3.19 12 位 ADC 特性

除非特别说明，下表的参数是使用符合表13的条件的环境温度， f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

注：建议在每次上电时执行一次校准。

表 50. ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	供电电压	-	2.6	-	3.6	V
V_{REF+}	正参考电压 ⁽³⁾	-	2.0	-	V_{DDA}	V
I_{DDA}	在 V_{DDA} 输入脚上的电流	-	-	380 ⁽¹⁾	445	μA
I_{VREF}	在 V_{REF} 输入脚上的电流 ⁽³⁾	-	-	200 ⁽¹⁾	220	μA
f_{ADC}	ADC时钟频率	-	0.6	-	28	MHz
$f_s^{(2)}$	采样速率	-	0.05	-	2	MSPS
$f_{TRIG}^{(2)}$	外部触发频率	$f_{ADC} = 28 \text{ MHz}$	-	-	1.65	MHz
		-	-	-	17	$1/f_{ADC}$
V_{AIN}	转换电压范围 ⁽³⁾	-	0 (V_{SSA} 或 V_{REF-} 连接到地)	-	V_{REF+}	V
$R_{AIN}^{(2)}$	外部输入阻抗	-	参见表51和表52			Ω
$C_{ADC}^{(2)}$	内部采样和保持电容	-	-	10	-	pF
$t_{CAL}^{(2)}$	校准时间	$f_{ADC} = 28 \text{ MHz}$	6.61			μs
		-	185			$1/f_{ADC}$
$t_{lat}^{(2)}$	抢占触发转换时延	$f_{ADC} = 28 \text{ MHz}$	-	-	107	ns
		-	-	-	3 ⁽⁴⁾	$1/f_{ADC}$
$t_{latr}^{(2)}$	普通触发转换时延	$f_{ADC} = 28 \text{ MHz}$	-	-	71.4	μs
		-	-	-	2 ⁽⁴⁾	$1/f_{ADC}$
$t_s^{(2)}$	采样时间	$f_{ADC} = 28 \text{ MHz}$	0.053	-	8.55	μs
		-	1.5	-	239.5	$1/f_{ADC}$
$t_{STAB}^{(2)}$	上电时间	-	42			$1/f_{ADC}$
$t_{CONV}^{(2)}$	总转换时间（包括采样时间）	$f_{ADC} = 28 \text{ MHz}$	0.5	-	9	μs
		-	14~252（采样 t_s + 逐步逼近12.5）			$1/f_{ADC}$

(1) 由综合评估保证，不在生产中测试。

(2) 由设计保证，不在生产中测试。

(3) 依据不同的封装， V_{REF+} 可以在内部连接到 V_{DDA} ， V_{REF-} 可以在内部连接到 V_{SSA} 。

(4) 对于外部触发，必须在表50列出的时延中加上一个延迟 $1/f_{PCLK2}$ 。

表51和表52决定最大的外部阻抗，使得误差可以小于1/4 LSB。

表 51. $f_{ADC} = 14 \text{ MHz}$ 时的最大 R_{AIN}

T_s (周期)	t_s (μs)	最大 R_{AIN} ($k\Omega$) ⁽¹⁾
1.5	0.11	0.25
7.5	0.54	1.3
13.5	0.96	2.5
28.5	2.04	5.0
41.5	2.96	8.0
55.5	3.96	10.5
71.5	5.11	13.5
239.5	17.11	40

(1) 由设计保证。

表 52. $f_{ADC} = 28 \text{ MHz}$ 时的最大 R_{AIN}

T_s (周期)	t_s (μs)	最大 R_{AIN} ($k\Omega$) ⁽¹⁾
1.5	0.05	0.1
7.5	0.27	0.6
13.5	0.48	1.2
28.5	1.02	2.5
41.5	1.48	4.0
55.5	1.98	5.2
71.5	2.55	7.0
239.5	8.55	20

(1) 由设计保证。

表 53. ADC 精度⁽¹⁾

符号	参数	测试条件	典型值 ⁽²⁾	最大值 ⁽²⁾	单位
ET	综合误差	$f_{PCLK2} = 56 \text{ MHz}$,	± 1.5	± 2.5	LSB
EO	偏移误差	$f_{ADC} = 28 \text{ MHz}$, $R_{AIN} < 10 \text{ k}\Omega$,	$+0.5$	± 1.5	
EG	增益误差	$V_{DDA} = 3.0 \sim 3.6 \text{ V}$, $T_A = 25^\circ \text{C}$	$+1$	$+2/-0.5$	
ED	微分线性误差	测量是在 ADC 校准之后进行的	± 0.6	± 0.9	
EL	积分线性误差	$V_{REF+} = V_{DDA}$	± 0.8	± 1.5	
ET	综合误差	$f_{PCLK2} = 56 \text{ MHz}$,	± 2	± 4	LSB
EO	偏移误差	$f_{ADC} = 28 \text{ MHz}$, $R_{AIN} < 10 \text{ k}\Omega$,	$+0.5$	± 2	
EG	增益误差	$V_{DDA} = 2.6 \sim 3.6 \text{ V}$	$+1$	$+2.5/-1.5$	
ED	微分线性误差	测量是在 ADC 校准之后进行的	± 0.6	± 1.2	
EL	积分线性误差		± 1	± 2	

(1) ADC 的直流精度数值是在经过内部校准后测量的。

(2) 由综合评估保证，不在生产中测试。

图 34. ADC 精度特性





图 35. 使用 ADC 典型的连接图



(1) 有关 R_{AIN} 和 C_{ADC} 的数值，参见表50。

(2) $C_{parasitic}$ 表示PCB（与焊接和PCB布局质量相关）与焊盘上的寄生电容（大约7 pF）。较大的 $C_{parasitic}$ 数值将降低转换的精度，解决的办法是减小 f_{ADC} 。


PCB设计建议

依据 V_{REF+} 是否与 V_{DDA} 相连，电源的去藕必须按照图36或图37连接。图中的100 nF电容必须是瓷介电容（好的质量），它们应该尽可能地靠近MCU芯片。

若在使能HEXT并且使用ADC123_IN10~13任一通道的条件下，请遵照以下PCB设计建议以隔绝HEXT高频振荡对其邻近ADC输入信号之干扰。


- ADC_IN信号与HEXT信号使用不同PCB层走线
- ADC_IN信号走线避免与HEXT信号走线平行

图 36. 供电电源和参考电源去藕线路（ V_{REF+} 未与 V_{DDA} 相连）



(1) V_{REF+} 和 V_{REF-} 输入只出现在100脚封装上。

图 37. 供电电源和参考电源去藕线路（ V_{REF+} 与 V_{DDA} 相连）



(1) V_{REF+} 和 V_{REF-} 输入只出现在100封脚上。

5.3.20 内部参照电压 (V_{INTRV}) 特性

表 54. 内置参照电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{INTRV}	内部参照电压	-	1.16	1.20	1.24	V
$T_{Coeff}^{(1)}$	温度系数	-	-	-	120	ppm/°C
T_{S_VINTRV}	当读出内部参照电压时，ADC的采样时间	-	-	5.1	17.1	μs

(1) 由设计保证，不在生产中测试。

5.3.21 温度传感器 (V_{TS}) 特性

表 55. 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
$T_L^{(1)}$	V_{TS} 相对于温度的线性度	-	±2	±4	°C
$Avg_Slope^{(1)(2)}$	平均斜率	-4.11	-4.26	-4.41	mV/°C
$V_{25}^{(1)(2)}$	在25 °C时的电压	1.19	1.28	1.37	V
$t_{START}^{(3)}$	建立时间	-	-	100	μs
$T_{S_temp}^{(3)}$	当读取温度时，ADC采样时间	-	8.6	17.1	μs

(1) 由综合评估保证，不在生产中测试。

(2) 温度传感器输出电压随温度线性变化，由于生产过程的变化，温度变化曲线的偏移在不同芯片上会有不同（最多相差50°C）。内部温度传感器更适合于检测温度的变化，而不是测量绝对的温度。如果需要测量精确的温度，应该使用一个外置的温度传感器。

(3) 由设计保证，不在生产中测试。


利用下列公式得出温度：

$$\text{温度}(^{\circ}\text{C}) = \{(V_{25} - V_{TS}) / Avg_Slope\} + 25$$

这里：

$V_{25} = V_{TS}$ 在25 °C时的数值

Avg_Slope = 温度与 V_{SENSE} 曲线的平均斜率（单位为mV/°C）

图 38. V_{TS} 对温度理想曲线图

5.3.22 12 位 DAC 特性

表 56. DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	模拟供电电压	-	2.6	-	3.6	V
$V_{REF+}^{(3)}$	参考电压	-	2.0	-	3.6	V
V_{SSA}	地线	-	0	-	0	V
$R_{LOAD}^{(1)}$	缓冲器打开时的负载电阻	-	5	-	-	k Ω
$R_O^{(2)}$	缓冲器关闭时的输出阻抗	-	-	13.2	16	k Ω
$C_{LOAD}^{(1)}$	负载电容（缓冲器打开时）	-	-	-	50	pF
$DAC_OUT^{(1)}$	缓冲器打开时低端的 DAC_OUT 电压	-	0.15	-	-	V
	缓冲器打开时高端的 DAC_OUT 电压	-	-	-	$V_{REF+} - 0.2$	V
	缓冲器关闭时低端的 DAC_OUT 电压	-	-	0.5	3.5	mV
	缓冲器关闭时高端的 DAC_OUT 电压	-	-	-	$V_{REF+} - 1.5$ mV	V
I_{DDA}	在静止模式DAC直流消耗	无负载, 当 $V_{REF+} = 3.6$ V时	-	480	625	μ A
$I_{VREF}^{(3)}$	在静止模式DAC直流消耗	无负载, 当 $V_{REF+} = 3.6$ V时	-	330	340	μ A
$DNL^{(2)}$	非线性失真	-	-	± 0.4	± 0.8	LSB
$INL^{(2)}$	非线性积累（在代码i时测量的数值与代码DAC_OUT大和代码DAC_OUT小之间的连线间的偏差）	-	-	± 0.8	± 1.5	LSB
偏移误差 ⁽²⁾	偏移误差（代码0x800时测量的数值与理想数值 $V_{REF+}/2$ 之间的偏差）	-	-	15	30	mV
			-	20	35	LSB
增益误差 ⁽²⁾	增益误差	-	-	0.1	0.25	%
$t_{SETTLING}$	设置时间	$C_{LOAD} \leq 50$ pF, $R_{LOAD} \geq 5$ k Ω	-	1	4	μ s
更新速率	当输入代码为较小变化时（从数值i变到i+1 LSB），得到正确 DAC_OUT 的频率	$C_{LOAD} \leq 50$ pF, $R_{LOAD} \geq 5$ k Ω	-	-	1	MSPS
t_{WAKEUP}	从关闭状态唤醒的时间（设置 DAC 控制寄存器中的 EN 位）	$C_{LOAD} \leq 50$ pF, $R_{LOAD} \geq 5$ k Ω	-	1.2	4	μ s

(1) 由设计保证，不在生产中测试。

(2) 由综合评估保证，不在生产中测试。

(3) 依据不同的封装， V_{REF+} 可以在内部连接到 V_{DDA} ， V_{REF-} 可以在内部连接到 V_{SSA} 。

6 封装数据

6.1 LQFP100 封装数据

图 39. LQFP100 – 14 x 14 mm 100 脚薄型正方扁平封装图




表 57. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.20	0.26
c	0.10	0.127	0.20
D	16.00 BSC.		
D1	14.00 BSC.		
E	16.00 BSC.		
E1	14.00 BSC.		
E	0.50 BSC.		
L	0.45	0.60	0.75
L1	1.00 REF.		

6.2 LQFP64 封装数据

图 40. LQFP64 - 10 x 10 mm 64 脚薄型正方扁平封装图




表 58. LQFP64 – 10 x 10 mm 64 脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.20	0.27
c	0.09	-	0.20
D	11.75	12.00	12.25
D1	9.90	10.00	10.10
E	11.75	12.00	12.25
E1	9.90	10.00	10.10
e	0.50 BSC.		
Θ	3.5° REF.		
L	0.45	0.60	0.75
L1	1.00 REF.		
ccc	0.08		

6.3 LQFP48 封装数据

图 41. LQFP48 – 7 x 7 mm 48 脚薄型正方扁平封装图




表 59. LQFP48 – 7 x 7 mm 48 脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.22	0.27
c	0.09	-	0.20
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
e	0.50 BSC.		
Θ	0°	3.5°	7°
L	0.45	0.60	0.75
L1	1.00 REF.		

6.4 QFN48 封装数据

图 42. QFN48 – 6 x 6 mm 48 脚正方扁平无引线封装图





表 60. QFN48 – 6 x 6 mm 48 脚正方扁平无引线封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	0.80	0.85	0.90
A1	0.00	0.02	0.05
A3	0.203 REF.		
b	0.15	0.20	0.25
D	5.90	6.00	6.10
D2	3.07	3.17	3.27
E	5.90	6.00	6.10
E2	3.07	3.17	3.27
e	0.40 BSC.		
K	0.20	-	-
L	0.35	0.40	0.45

6.5 封装丝印

图 43. 丝印示意图



(1) 未按比例绘制。

6.6 热特性

表 61. 封装的热特性

符号	参数	数值	单位
Θ_{JA}	结到环境的热阻抗—LQFP100 – 14 × 14 mm/0.5 mm 间距	61.2	°C/W
	结到环境的热阻抗—LQFP64 – 10 × 10 mm/0.5 mm 间距	64.6	
	结到环境的热阻抗—LQFP48 – 7 × 7 mm/0.5 mm 间距	68.8	
	结到环境的热阻抗—QFN48 – 6 × 6 mm/0.4 mm 间距	30.2	

7 型号说明

表 62. AT32F403A 系列型号说明

例如:	AT32	F	4	0	3A	V	G	T	7
<u>产品系列</u>									
AT32 = 基于ARM®的32位微控制器									
<u>产品类型</u>									
F = 通用类型									
<u>内核</u>									
4 = Cortex®-M4									
<u>产品子系列</u>									
0 = 主流系列									
<u>产品应用别</u>									
3A = USB + CAN系列进阶版									
<u>引脚数目</u>									
C = 48脚									
R = 64脚									
V = 100脚									
<u>内部闪存存储器容量</u>									
C = 256 K字节的内部闪存存储器									
E = 512 K字节的内部闪存存储器									
G = 1 M字节的内部闪存存储器									
<u>封装</u>									
T = LQFP									
U = QFN									
<u>温度范围</u>									
7 = -40 °C至+105 °C									

关于更多的选项列表（速度、封装等）和其他相关信息，请与本地的雅特力销售处联络。

8 文档版本历史

表 63. 文档版本历史

日期	版本	变更
2020.1.8	1.00	最初版本
2020.2.10	1.01	修改系统频率和内部AHB时钟频率最高240 MHz，内部APB时钟频率最高120 MHz
2020.4.22	1.02	1. 修改ADC和DAC的 V_{REF+} 最小值为2.0 V 2. 修改表13中内部AHB时钟条件和最大频率 3. 更新5.3.5中的电流值 4. 删除原表6注脚(9) 5. 修改表44中SPI时钟频率的参数说明、条件、和最大值
2020.8.7	1.03	修改表55内数据
2021.7.20	2.00	1. 修改全文章节顺序和描述 2. 新增表6注脚(9) 3. 新增表59 LQFP48封装机械数据D, D1, E, E1最小值和最大值 4. 修改表60 QFN48封装机械数据D2, E2, 新增D, E最小值和最大值
2022.1.27	2.01	1. 更新图42 2. 新增6.5封装丝印示意

重要通知 - 请仔细阅读

买方自行负责对本文所述雅特力产品和服务的选择和使用，雅特力概不承担与选择或使用本文所述雅特力产品和服务相关的任何责任。

无论之前是否有过任何形式的表示，本文档不以任何方式对任何知识产权进行任何明示或默示的授权或许可。如果本文档任何部分涉及任何第三方产品或服务，不应被视为雅特力授权使用此类第三方产品或服务，或许可其中的任何知识产权，或者被视为涉及以任何方式使用任何此类第三方产品或服务或其中任何知识产权的保证。

除非在雅特力的销售条款中另有说明，否则，雅特力对雅特力产品的使用和/或销售不做任何明示或默示的保证，包括但不限于有关适销性、适合特定用途（及其依据任何司法管辖区的法律的对应情况），或侵犯任何专利、版权或其他知识产权的默示保证。

雅特力产品并非设计或专门用于下列用途的产品：(A) 对安全性有特别要求的应用，如：生命支持、主动植入设备或对产品功能安全有要求的系统；(B) 航空应用；(C) 汽车应用或汽车环境；(D) 航天应用或航天环境，且/或(E) 武器。因雅特力产品不是为前述应用设计的，而采购商擅自将其用于前述应用，即使采购商向雅特力发出了书面通知，风险由购买者单独承担，并且独力负责在此类相关使用中满足所有法律和法规要求。

经销的雅特力产品如有不同于本文档中提出的声明和/或技术特点的规定，将立即导致雅特力针对本文所述雅特力产品或服务授予的任何保证失效，并且不应以任何形式造成或扩大雅特力的任何责任。