



楼锦程

130-8185-8704 | jinchenglou@stu.pku.edu.cn
户口：上海 | 祖籍：浙江东阳
研究方向：Agent for EDA



教育经历

北京大学（申请考核）	集成电路科学与工程 博士研究生	2024.09 - 2028.06
导师：林亦波副教授；研究方向：Agent for EDA		
北京大学（推免）	集成电路工程 硕士	2021.09 - 2024.06
导师：马宇飞研究员、叶乐；研究方向：AI 算法硬件友好化、软硬件协同设计		
东北大学	自动化（A+） 学士	2017.09 - 2021.06
GPA: 3.685/5.0 (1/131, 获推免资格, 5%)		

科研与实习

◆ 博士阶段第一作者工作

方向聚焦：【Agentic EDA 基建】 【数据合成】 【电路 Physical AI 大模型】

ISED'A'26 | LEGO: An LLM Skill-Based Front-End Design Generation Platform

【Agentic EDA 基建】 ★ ISED'A'26 Best Paper Nomination

将 11 篇 paper skill 化，构建基于技能的 RTL 生成框架，支持从 SPEC 到 RTL 的全流程自动化生成。

EDA 顶会审稿中 | LEGO 2.0: A Unified Agentic Platform for Digital Chip Design and Optimization

【Agentic EDA 基建】 Agentic EDA 标准化平台，支持从 SPEC 到 GDS 的全流程运行、工具调用、记忆复用与跨阶段优化。

EDA 顶会审稿中 | PDBench: LLM-Based Benchmark Generation for Physical Design Tool Validation

【数据合成】 面向芯片物理设计的合成数据与 benchmark 生成框架，用于系统化验证物理设计工具并发现潜在错误。

AI 顶会审稿中 | DiagramNet: A Structured Recognition Framework and Dataset for System-Level Circuit Diagrams

【电路 Physical AI 大模型】 ★ 北大新青年极客松第一名 / EDA 精英挑战赛全国二等奖、企业特别奖

实现从非结构化系统框图到模拟电路网表的结构化提取，支撑 Vibe 电路设计。

EDA 顶会审稿中 | GoGoTB: Agentic RTL Verification with Specification Grounded Coverage Closure

【Agentic EDA 基建】 面向数字芯片前端验证的 Agentic RTL verification flow，与腾讯-蓬莱实验室合作。

◆ 博士阶段合作论文（部分）

ICCAD'25 | GTA: GPU-Accelerated Track Assignment with Lightweight Lookup Table for Conflict Detection

【EDA Baseline】 ★ ICCAD'25 Best Paper Nomination

面向 routing flow 的 GPU 加速、设计规则感知 track assignment 框架，兼顾 detailed routing 初始解质量与运行效率。

ISED'A'26 | PowerCube: A Formula-in-the-Loop Framework for Cross-Stage Power Map Prediction

【电路 Physical AI 大模型】 面向细粒度 2D 功耗图的跨阶段预测框架，将物理公式嵌入深度模型，支持早期功耗热点定位与优化。

CICC'24 | Quartet: A 22nm Digital Compute-in-Memory Versatile AI Accelerator

【AI 加速器】 22nm 数字存内计算 AI 加速器，异构 tensor engines 支持 Transformer、GCN、ViG/CNN。

EDA 顶会审稿中 | VinePlace: Compact Analog and Mixed-Signal Placement via Core-Centered Vine Representation

【EDA Baseline】 面向 AMS placement 的 vine 表示与层次化 packing，提升布局紧凑度、HPWL 与 post-layout 表现。

EDA 顶会审稿中 | DiffPhyMap: Differentiable Physical-Aware Technology Mapping

【EDA Baseline】 将 wire-delay 引入可微 technology mapping，联合优化近关键路径并改善 post-route timing。

◆ 硕士科研/项目

NPU (CICC'24, 流片)

2022.12 - 2023.03

硬件友好的高精度非线性算子设计；使用 D-CIM 完成 ViG 稀疏计算部分控制逻辑优化与测试；D-CIM 版图进行修改。

Scan chain BIST for D-CIM (流片)

2022.12 - 2023.04

为 D-CIM (ISSCC '23) 设计 Scan chain BIST 架构，实现控制模块；D-CIM 功耗评估模型构思。

高精度非线性算子硬件友好化设计

2022.12 - 2023.03

使用神经网络对非线性算子进行实现，并在硬件层面使用 LUT 以极少硬件资源、高准确率实现非线性算子。

Vision Transformer 优化与定制化加速电路设计

2022.09 - 2022.12

根据注意力机制特性对注意力图进行稀疏化和 DDP finetune（早于原 repo，当时 Github 上唯一 DDP 工程），在 ImageNet-1k 数据集下 top-1 损失 0.5% 以内。

VAD+KWS 语音 NPU2022.7 - 2022.09

BNN for VAD 算法全流程独立设计，模型大小 3.1KB，自定义数据集分类准确率 95%+；针对浮点和非对称量化方案进行 MATLAB Golden Model 设计与实现，芯片上算法可行性验证。

◆ 创业与实习

Takway.AI—联合创始人兼 CEO2023.12 - 2024.07

LLM+ 硬件创业，AI 玩具，负责硬件、产品、融资、招人等整体事项，已获深圳科创学院、科大讯飞天使轮投资。北京大学挑战杯一等奖，北京大学双创中心孵化团队。

上海飒智智能科技有限公司（高新技术企业）—机器人实习生2020.12 - 2021.02

机器人已落地上海交通大学闵行校区图书馆主馆，熟悉 ROS1，开发了公司的 Gazebo 模型仿真环境，并调用 api 及机器人模型，用于公司机器人功能测试与展示；独立设计制作核心板与继电器模块。

部分荣誉奖项（核心成员）

北大新青年极客松	第一名
北大挑战杯	一等奖
2025 EDA 精英挑战赛	企业特别奖/全国二等奖
“复微杯”全国大学生集成电路设计大赛	全国二等奖
AI HACKER HOUSE（智谱/Minimax/硅星人）	第二名
2024 浦源大模型挑战赛（上海 AI lab）	全国二等奖
第十五届全国大学生智能汽车竞赛——百度人工智能组	全国一等奖
全国大学生机器人及人工智能大赛	全国二等奖
“挑战杯”全国大学生创新创业大赛	全国三等奖
2020 年国际大学生数学建模竞赛	Honorable Mention

其他任职

北大创新学社	副会长
北京大学集成电路学院	团委副书记
东北大学（秦皇岛）	校友导师

个人总结

- 熟练使用各家 LLM 进行各种任务，熟练对 LLM/VLM 进行数据集构建与全量/LoRA SFT、RL 流程。
- 熟练使用 PyTorch、PaddlePaddle，熟悉主流神经网络架构，熟悉神经网络轻量化算法，能快速实现、部署。
- 熟悉 Verilog、Python、MATLAB 与各种 EDA 工具的使用。