

# Kathleen16 Mk. 1

Kamanda Aubin Placé Louka



L3 Miage Gestion Nantes Université 2022-2023

#### Introduction




FIGURE 1 - Circuits du Kathleen16 Mk. 1.

Le Kathleen16 Mk. 1 est un processeur 16 bits nommé ainsi en l'honneur de Kathleen Booth, l'auteure du premier langage d'assemblage, décédée le 29 octobre 2022. Le processeur Kathleen16 possède huit registres de 16 bits, \$r0, \$r1, . . .\$r7. Comme sur le processeur MIPS, le registre \$r0 contient toujours la valeur 0, quelle que soit la valeur que l'on puisse tenter d'y stocker. Le Kathleen16 utilise une architecture de Harvard : les instructions sont stockées dans une ROM ; les données sont stockées dans une RAM séparée. L'adresse de l'instruction courante se trouve dans le registre PC. L'adressage de la RAM et de la ROM se fait par mots de 16 bits.

Les instructions sont stockées en mémoire sur 16 bits suivant trois types de formats :



La table 1 présente les huit instructions natives du processeur.

Table 1 – Format des instructions natives du Kathleen 16.


Instruction	Opcode	Format	Action
add \$rd, \$rs1, \$rs2	000	RRR	\$rd ← \$rs1 + \$rs2
addi \$rd, \$rs, Imm7	001	RRI	$rd \leftarrow rs + Imm7$
nand \$rd, \$rs1, \$rs2	010	RRR	\$rd ← \$rs1 ∧ \$rs2
lui \$rd, Imm10	011	RI	<pre>\$rd ← (Imm10 &lt;&lt; 6)</pre>
sw \$rs1, \$rs2, Imm7	100	RRI	$RAM[\$rs2 + Imm7] \leftarrow \$rs1$
lw \$rd, \$rs, Imm7	101	RRI	$rd \leftarrow RAM[rs + Imm7]$
beq \$rs1, \$rs2, Imm7	110	RRI	saut à PC+1+Imm7 si \$rs1 == \$rs2
<pre>jalr \$rd, \$rs</pre>	111	RRI	$rd \leftarrow PC + 1$ ; saut à $rs$

# **Grandes étapes**

I.	Construction du Kathleen16	
	a) L'extenseur 10†16	.p4
	b) L'Unité Arithmétique Logique (UAL)	.p4
	c) Le banc de registres	.p5
	d) L'Instruction Fetch Unit (IFU)	.p6 à 7
	e) Implémentation du Kathleen16	.p8
II.	Programmation du Kathleen16	
	a) Un programme simple	.p9
	b) Définition de pseudo-instruction	.p10
III.	Conclusion	.p11

#### I. Construction du Kathleen16

a) L'extenseur 10↑16




L'extenseur va prendre en entrée une valeur sur 10 bits (ici, 00.0010.1000), il va tout d'abord étendre la valeur sur 16 bits (0000.0000.0010.1000) puis décale cette valeur sur 16 bits de 6 positions vers la gauche (0000.1010.0000.0000).

#### b) L'Unité Arithmétique Logique (UAL)

L'UAL va recevoir deux valeurs en entrée et en fonction de la valeur de ctrALU :


- 00  $\rightarrow$  addition via le adder (v1 + v2)
- $01 \rightarrow$  soustraction via le substractor (v1 v2)
- 10  $\rightarrow$  et-non via la porte NAND ( $\overline{v_1 \cdot v_2}$ )

Le multiplexer laisser sortir la valeur du résultat en fonction de l'opération. Les indicateurs **ZF** (Zero Flag) ou **CF** (Carry Flag) sont si le résultat est égal à 0 ou si la dernière retenue dépasse 16 bits.



#### c) Le banc de registres

En fonction de de l'entrée ra, à l'aide d' un décodeur on va choisir l'entrée du registre (000  $\rightarrow$  R0, 001  $\rightarrow$  R1, 010  $\rightarrow$  R2,.... R7). Les entrées EnableWrite et les registres R0 à R7 sont reliés par une porte AND afin d'autoriser l'écriture dans le registre de numéro ra. L'horloge (Clock) noté C est relié à tous les registres ainsi que le signal pour forcer à 0 tous les registres (Reset) noté R. On a également deux sortie S1 ou S2 en fonction de la valeur de rc/ra ou rb




#### d) L'IFU

Ce circuit est responsable de la mise à jour du registre PC (Program Counter) et de l'extraction et du découpage de l'instruction courante à partir de la ROM.

On est parti sur la première entrée sur 16 bits qui prend les instructions en suivant les trois types de format RRR, RRI, RI et on a divisé ces 16 bits selon les bits que chaque instructions utilise. Dans le cas où l'opcode reste le même sur tous les formats, il utilise les 3 premier bits sur 16 bits; les 13 bits qui restent vont être divisés sur chaque instruction selon le type de format et chaque format on lui affecte les instructions qu'il utilise.


Les entrées destJALR, ZF, Clock, Reset sont utilisées dans la partie pc (programme counter) où on a un registre PC, et un registre PC+1 qui prend la sortie du PC courant avec la valeur constante 1. L'entrée destJALR va être stockée dans le registre PC quand on a un ZF, et si non les registres vont stockés l'addition de destJALR et l'imm 7 passé en 16 bits signé.

Les sorties InSrc, ctrALU, MemWrite, isWorBEQ, EnableWrite, isADDIorLWorSW prend les sorties selon les signaux déterminés à partir de l'instruction courante pour piloter les données. Dans le cas où on prend par exemple ctrALU qui est utilisé dans le circuit de l'UAL, prend la sortie selon les instructions qu'il utilise et à quels signaux elles sont, ainsi les autres sorties c'est la même chose , pour enableWrite il ne prend pas les instructions , sw, beq parce qu'ils sont utilisé dans la RAM, et PC.



#### e) Implémentation du Kathleen16

Nous avons implémenté le processeur Kathleen16 comme représenté dans l'énoncé ainsi que la RAM avec un adressage sur 16 bits avec des cases de 16 bits, de même pour la ROM.



## II. Programmation du Kathleen16

a) Un programme simple

```
#include <stdio.h>
#include <stdint.h>

int main(void)
{
    int16_t sum = 0;
    for (int16_t i = 0; i != 60; i+=3) {
        sum = sum + i;
    }
    printf("%hd\n", sum);
}
```

On propose le code Kathleen16 suivant :

```
;; Langage d'assemblage Kathleen16
;; Somme des entiers multiples de 3 inférieurs à 60


addi $r1, $r0, 0     ; sum = 0
   addi $r2, $r0, 0     ; i = 0

addi $r3, $r0, 60

for:
   beq $r2, $r3, endfor

do:
   add $r1, $r1, $r2
   addi $r2, $r2, 3
   beq $r0, $r0, for     ; b for
endfor:
   beq $r0, $r0, endfor     ; halt
```

Programme assembler, puis charger dans la mémoire ROM du Kathleen16 :



### Code binaire chargeable du Kathleen16:

Code du Kathleen16	Format de l'instruction	Code binaire chargeable	Valeur en hexadécimal
addi \$r1, \$r0, 0	RRI	001001000000000	2400
addi \$r2, \$r0, 0	RRI	001011000000000000000000000000000000000	2800
addi \$r3, \$r0, 60	RRI	001 <mark>011</mark> 000 <mark>0111100</mark>	2C3C
for:			
beq \$r2, \$r3, endfor	RRI	110 <mark>016</mark> 011 <mark>0000011</mark>	C983
do:			
add \$r1, \$r1, \$r2	RRR	000 <mark>001</mark> 0010000 <mark>010</mark>	0482
addi \$r2, \$r2, 3	RRI	0010110010000011	2903
beq \$r0, \$r0, for	RRI	110 <mark>000</mark> 000 <mark>1111100</mark>	C07C
endfor:			
beq \$r0, \$r0, endfor	RRI	110 <mark>000</mark> 000 <mark>1111111</mark>	C07F

$\Rightarrow$	1 1 4	
·	lui \$r, v	
$\Rightarrow$	add \$t0, \$zero, \$rb	
	add \$t1, \$zero, \$rc	
	nand \$t2, \$t0, \$t1	
	addi \$ra, \$t3, 0	
$\Rightarrow$	and \$r0, \$r0, \$r0	
⇒	add \$t0, \$zero, \$rb	
	nand \$t0, \$t0, \$zero	
	addi \$ra, \$t0, 0	
⇒	nand \$rd, \$ra, \$rb	
	lui \$re, 1	
	add \$rd, \$re, \$rd	
⇒	addi \$rd, \$rb, -\$rc	
	nand \$rd, \$rd, \$rd	
	lui \$re, 1	
⇒	nand \$rd, \$rd, \$rc	
	lui \$re, 1	
	add \$rd, \$re, \$rd	
	⇒ ⇒ ⇒	add \$t1, \$zero, \$rc  nand \$t2, \$t0, \$t1  addi \$ra, \$t3, 0   ⇒ and \$r0, \$r0, \$r0  ⇒ add \$t0, \$zero, \$rb  nand \$t0, \$t0, \$zero  addi \$ra, \$t0, 0  ⇒ nand \$rd, \$ra, \$rb  lui \$re, 1  add \$rd, \$re, \$rd  ⇒ addi \$rd, \$rb, -\$rc  nand \$rd, \$rd, \$rd  lui \$re, 1  ⇒ nand \$rd, \$rd, \$rd  lui \$re, 1  ⇒ nand \$rd, \$rd, \$rd

Pseudo-instruction	Signification	
and \$ra, \$rb, \$rc	\$ra ← \$rb ∧ \$rc	
nop	Instruction qui ne fait rien	
not \$ra, \$rb	\$ra ← <del>\$rb</del>	
or \$ra, \$rb, \$rc	\$ra ← \$rb ∨ \$rc	
sub \$ra, \$rb, \$rc	\$ra ← \$rb — \$rc	
xor \$ra, \$rb, \$rc	\$ra ← \$rb ⊕ \$rc	

#### III. Conclusion

Tout au long de ce projet nous avons pu mettre en application nos connaissances théoriques du langage d'assembleur mais aussi de la modélisation Logisim. Nous ressortons de ce projet avec beaucoup plus de compétences qu'avant celui-ci. Nous savons maintenant comment implémenter un processeur ainsi que son fonctionnement interne.

Kamanda Aubin

&

Placé Louka