Made by 朝阳产业宣传大使 请大家支持朝阳产业药学谢谢喵

Ps：不细讲知识点，但列出来的题基本就是掌握了就稳了

又 Ps：按重要程度排序

又又 Ps：文中图片不代表全部，提到的知识（指序号标题）请观看我推荐的网课或者回到书本，我没推荐网课的基本都是结合张老师发的重点，看书和看 ppt 就能看懂的

又又又 Ps：本文档仅供及格使用，如想卷绩点需复习所有细节

又又又又 Ps：若阅后仍挂科，本人不承担任何责任

1.超超级重点：

气泡/重定向流水线（考了一整道大题）

这两题的每一个字搞明白基本就全会了

!!! 请看 b 站用户 Beokayy_发布的视频　　一小时速通 CPU 流水线讲的特别好

- 例7.1：请给出如下程序在图7.19所示气泡流水线中运行的时空图。
  - lw $s5,4($s1)　　#$s5为目的寄存器
  - add $s6,$s5,$s7　　#$s5依赖第1条指令的访存结果
  - sub $s1,$s2,$s3　　#无数据相关
  - or $s7,$s6,$s7　　#$s6依赖第2条指令的运算结果
  - and $s9,$s7,$s6　　#$s7依赖第4条指令的运算结果

- 解：
  - 在第3个时钟周期，流水线检测到ID段指令（add $s6,$s5,$s7）与EX段指令（lw $s5,4($s1)）存在数据相关，暂停IF、ID段，插入1个气泡（蓝色框）。
  - 在第4个时钟周期，ID段指令（add $s6,$s5,$s7）仍然与MEM段指令（lw $s5,4($s1)）存在数据相关，继续暂停IF、ID段，再插入1个气泡（蓝色框），数据相关解除。
  - 在第7个时钟周期，流水线检测到ID段指令（or $s7,$s6,$s7）与MEM段指令（add $s6,$s5,$s7）存在数据相关，暂停IF、ID段，插入1个气泡（蓝色框）。
  - 在第9个时钟周期，流水线检测到ID段指令（and $s9,$s7,$s6）与EX段指令（or $s7,$s6,$s7）存在数据相关，暂停IF、ID段，插入1个气泡（蓝色框）。
  - 在第10个时钟周期，流水线检测到ID段指令（and $s9,$s7,$s6）仍然与MEM段指令（or $s7,$s6,$s7）存在数据相关，暂停IF、ID段，再插入1个气泡（蓝色框），数据相关消除。

CLKs	取指令IF	译码ID	执行EX	访存MEM	写回WB
1	lw $s5,4($s1)				
2	add $s6,$s5,$s7	lw $s5,4($s1)			
3	sub $s1,$s2,$s3	add $s6,$s5,$s7	lw $s5,4($s1)		
4	sub $s1,$s2,$s3	add $s6,$s5,$s7	1	lw $s5,4($s1)	
5	sub $s1,$s2,$s3	add $s6,$s5,$s7	2		lw $s5,4($s1)
6	or $s7,$s6,$s7	sub $s1,$s2,$s3	add $s6,$s5,$s7		
7	and $s9,$s7,$s6	or $s7,$s6,$s7	sub $s1,$s2,$s3	add $s6,$s5,$s7	
8	and $s9,$s7,$s6	or $s7,$s6,$s7	3	sub $s1,$s2,$s3	add $s6,$s5,$s7
9	Next Instr	and $s9,$s7,$s6	or $s7,$s6,$s7		sub $s1,$s2,$s3
10	Next Instr	and $s9,$s7,$s6	4	or $s7,$s6,$s7	
11	Next Instr	and $s9,$s7,$s6	5		or $s7,$s6,$s7

CLKs	IF	ID	EX	MEM	WB
1	lw				
2	add	lw			
3	sub	add	lw		
4	or	sub	add	lw	
5	and	or	sub	add	lw
6	Next Instr	and	or	sub	add

理想流水线时空图

图7.20　气泡流水线时空图（插入5个气泡：11（阻塞）-6（理想型）=5bubble）

- 例7.2：下面的程序与例7.1中的程序完全相同，请给出该程序在图7.27所示重定向流水线中运行的时空图。
  - lw $s5,4($s1)　　#$s5为目的寄存器
  - add $s6,$s5,$s7　　#$s5依赖第1条指令的访存结果，存在LoadUse相关
  - sub $s1,$s2,$s3　　#无数据相关
  - or $s7,$s6,$s7　　#$s6依赖第2条指令的运算结果
  - and $s9,$s7,$s6　　#$s7依赖第4条指令的运算结果

- 解：
  - 在第3个时钟周期，流水线检测到ID段指令（add $s6,$s5,$s7）与EX段指令（lw $s5,4($s1)）存在LoadUse相关，暂停IF、ID段，插入1个气泡（蓝色框）。
  - 后续的指令虽然存在数据相关，但并不是LoadUse相关，因此不需要插入气泡，指令可以无阻塞地通过流水线。
  - 具体见图7.28；与例7.1相比（图7.20），重定向流水线插入气泡减少了4个，提高了指令流水线的执行效率。

CLKs	取指令IF	译码ID	执行EX	访存MEM	写回WB
1	lw $s5,4($s1)				
2	add $s6,$s5,$s7	lw $s5,4($s1)			
3	sub $s1,$s2,$s3	add $s6,$s5,$s7	lw $s5,4($s1)		
4	sub $s1,$s2,$s3	add $s6,$s5,$s7		lw $s5,4($s1)	
5	or $s7,$s6,$s7	sub $s1,$s2,$s3	add $s6,$s5,$s7		lw $s5,4($s1)
6	and $s9,$s7,$s6	or $s7,$s6,$s7	sub $s1,$s2,$s3	add $s6,$s5,$s7	
7	Next Instr	and $s9,$s7,$s6	or $s7,$s6,$s7	sub $s1,$s2,$s3	add $s6,$s5,$s7
8	Next Instr	Next Instr	and $s9,$s7,$s6	or $s7,$s6,$s7	sub $s1,$s2,$s3
9			next	and	or
10				next	and

图7.28　重定向流水线时空图（插入1个气泡）
所有指令完成时间（5段+(5条指令-1)+1（bubble）=10cc）

CLKs	取指令IF	译码ID	执行EX	访存MEM	写回WB
1	lw $s5,4($s1)				
2	add $s6,$s5,$s7	lw $s5,4($s1)			
3	sub $s1,$s2,$s3	add $s6,$s5,$s7	lw $s5,4($s1)		
4	sub $s1,$s2,$s3	add $s6,$s5,$s7	1	lw $s5,4($s1)	
5	sub $s1,$s2,$s3	add $s6,$s5,$s7	2		lw $s5,4($s1)
6	or $s7,$s6,$s7	sub $s1,$s2,$s3	add $s6,$s5,$s7		
7	and $s9,$s7,$s6	or $s7,$s6,$s7	sub $s1,$s2,$s3	add $s6,$s5,$s7	
8	and $s9,$s7,$s6	or $s7,$s6,$s7	3	sub $s1,$s2,$s3	add $s6,$s5,$s7
9	Next Instr	and $s9,$s7,$s6	or $s7,$s6,$s7		sub $s1,$s2,$s3
10	Next Instr	and $s9,$s7,$s6	4	or $s7,$s6,$s7	
11	Next Instr	and $s9,$s7,$s6	5		or $s7,$s6,$s7

图7.20　气泡流水线时空图
（插入5个气泡）
所有指令完成时间=5+（5-1）+5=14cc

计算：

- 流水线吞吐率：单位时间内流水线完成的任务数，或输出结果的数量
  - 最大吞吐率：$T_P=1/\Delta t$ （m 段指令流水，各段时间系统并且设为Δt）
  - 实际吞吐率：$T_P=\frac{n}{(m+n-1)\Delta t}$， n 表示指令数，m 段流水
- 流水线加速比：完成同样的任务（指令），不使用流水线和使用流水线所用的时间比：S=T0/Tk ;T0 表示不使用流水线的总时间； Tk 表示使用流水线的总时间

2. 超超超级重点：数据通路（每年必考）

务必把数据通路整章全梳理一遍，lw sw beq addi add 的数据通路怎么走，控制信号是什么



图6.8 单总线结构的计算机框图

网课我推荐王道的数据通路的相关内容，稍微有点不一样，建议看完后再看 ppt，会容易理解很多

– 1、lw指令的执行流程

- lw指令（取数指令）属于I型指令，汇编代码为：lw rt,imm(rs)，其指令格式如图6.9所示；lw指令的RTL功能描述是：R[rt] <- M[R[rs] + SignExt(imm)]

图6.9 lw指令格式

- lw指令的执行共需要3个机器周期，其指令操作流程及控制信号如表6.3所示：
  ① 第一个机器周期：取指周期。
  ② 第二个机器周期：计算周期，用于计算访存地址。
  ③ 第三个机器周期：执行周期，用于实现存储器读取操作。

表6.3 lw指令操作流程及控制信号（仅给出值为1的控制信号）

周期	节拍	操作	功能说明	控制信号
取指周期 M_{if}	T_1	PC -> AR；PC -> X	将程序计数器PC内容送AR，同时送入暂存器X	$PC_{out}=AR_{in}=X_{in}=1$
	T_2	X+4 -> Z	将PC值加4并送入暂存器Z	+4=1
	T_3	Z -> PC；M[AR] -> DR	将暂存器Z内容回送到PC 同时读AR内容对应主存单元的值并送入DR	$Z_{out}=PC_{in}=1$ $Read=DRE_{in}=1$
	T_4	DR -> IR	将DR内容送入IR，完成取指令	$DR_{out}=IR_{in}=1$
计算周期 M_{cal}	T_1	R[rs] -> X	将rs寄存器内容送入暂存器X，准备计算访存地址	$R_{out}=X_{in}=1$
	T_2	IR(I) + X -> Z	将IR中的立即数符号扩展为32位并送入ALU做加法运算	$IR(I)_{Aout}=ADD=1$
执行周期 M_{ex}	T_1	Z -> AR	将Z中暂存的访存地址送入AR	$Z_{out}=AR_{in}=1$
	T_2	M[AR] -> DR	读AR内容对应主存单元的值并送入DR	$Read=DRE_{in}=1$
	T_3	DR -> R[rt]	将DR内容送入寄存器rt	$DR_{out}=R_{in}=1$

（及另外四种）

需要能自己写出来每条指令的每个机器周期

以及零散的小部件都要理解，整张数据通路图，包括三态门，mux 等部件，本题绝对百分百必考，我们考了 17 分，务必学懂，拿下简单的 9 分

3.超级重点：中断和中断 CPU 轨迹图

分没那么高，但是理解成本很低，性价比高



图 9.20　中断处理流程

搞清楚上面这张图的全部

中断的整个过程都要烂熟于心

小知识：

5.　（3 分）中断隐指令完成什么功能？

答:关中断,保存程序断点,将中断服务程序入口地址送入程序计数器PC

– DMA方式与中断方式的区别：

① 两者均采用了“请求-应答”机制；中断方式请求的是CPU时间，响应时机是指令周期结束时刻；DMA方式请求的是总线控制权，响应时机是任何一个机器周期结束的时刻。

② 中断方式通过CPU执行程序进行实际的数据传送，存在程序执行现场的保护和恢复问题；DMA方式依靠额外的硬件来实现数据传输，其不改变CPU现场，不影响系统性能。

③ DMA方式仅仅用于数据的传输；中断方式不仅可以实现数据传输，还可以用于处理各种随机事件，提高计算机的灵活性。

（最重要要会画）轨迹图：

5. （6 分）设某计算机有 4 个中断源 A、B、C、D，其硬件排队优先级为 A->B->C->D 降序排列，其屏蔽字如表 1 所示：

表 1 各中断源对应的屏蔽字

中断源	屏蔽字			
	A	B	C	D
A	1	1	0	1
B	0	1	0	0
C	1	1	1	1
D	0	1	0	1

(1) 请根据表 1 的屏蔽字，给出四个中断源的中断处理顺序。（2 分）
C>A>D>B

(2) 若 4 个中断源同时发出中断请求，请画出 CPU 执行程序的轨迹。（4 分）

参考课后题答案，很好理解且很好做，本质就是先按原优先级走，遇到一个设备就看那个设备屏蔽了谁（后来这个优先级），屏蔽了之后剩下的再比较原来那个优先级

- 9.4
- 答：
  - 中断响应优先级为：A -> B -> C
  - 中断处理优先级为：A -> C -> B



4.海明码 没考，但我觉得明年估计包考了

方法搜 b 站 up Gavin 一路向前 视频 408 海明校验码（我个人觉得讲的最好的），或看播放量最高的，看完再看 ppt 补一下扩展海明码即可

5.DMA 和中断性价比比较 非常好理解，就两个式子就做完了，性价比很高

- 例9.4：假设例9.1的计算机系统采用中断驱动方式进行输入输出，CPU的时钟频率为200MHz，硬盘以512字节大小的扇区为单位传输数据，启动阶段发送命令和参数需要90个时钟周期，每次中断服务的开销为400个时钟周期（包括中断响应、中断处理，不包括数据传输），实际传输阶段需要1555个时钟周期，CPU访问硬盘的速率为20MB/s
  （1）求中断驱动I/O方式中的CPU占用率。
- （2）如果硬盘速率提高到60MB/s，会发生什么情况？

- 解：（1）
  - 时钟周期T=1/200MHz；硬盘每个扇区（512个字节）传输的开销为：
    - 启动开销=90T
    - 中断服务开销=400T
    - 数据传输开销=1555T
    - 合计：2045T
  - CPU访问硬盘的速率为20MB/s，则每秒传输的次数为（每次传输512字节）：20MB/512B = 39062.5次/s
  - 中断方式硬盘传输数据占用CPU的时间比例（CPU占用率）为：2045T x 39062.5 / 1s = 2045 x (1/200) x 10^{-6} x 39062.5 = 39.94 %

- 例9.5：某磁盘采用DMA方式与CPU交换信息，其传输速率为20MB/s。若DMA的预处理阶段需要200个时钟周期，DMA完成传输后的中断处理阶段需要400个时钟周期。如果DMA平均传输的数据块长度为512B，请问：磁盘工作时，200MHz的处理器进行DMA传输时的CPU占用率是多少？如果采用4KB的传输单位呢？（不考虑DMAC与CPU争用内存对CPU性能的影响。）
- 解：
  - 时钟周期T=1/200MHz
  - 要达到20MB/s的传输速率，则每秒传输的次数为（每次传输512字节）：20MB/512B = 39062.5次/s
  - DMA处理的3个阶段，只有第1阶段（预处理阶段）和第3阶段（后处理阶段）需要CPU参与，相应的时间为：200T + 400T = 600T
  - DMA方式磁盘传输数据的CPU占用率 = 600T x 39062.5 / 1s = 600 x (1/200) x 10^{-6} x 39062.5 = 11.72 %
  - 如果采用4KB的传输单位，则CPU占用率 = 600T x (20MB/4KB) / 1s = 600 x (1/200) x 10^{-6} x 4882.8125 = 1.46 %

6.总线控制，总线带宽

同步半同步异步直接看王道的视频，然后看一眼 ppt，把里面的几个核心概念，如 wait 信号记住就行，20 分钟学会

- 总线定时控制（主要能够理解图 8.15-8.21）
- 同步、半同步、异步通信的各自特点和不同之处，可结合存储器读写操作，进行各信号线的实际含义理解与分析

6. （3 分）假设一个同步总线的时钟频率=100MHz，总线宽度为 32 位，每个时钟周期传输一个数据，该总线的最大数据传输率为多少？若要将总线带宽提高一倍，有哪几种可行方案？

答：最大数据传输速率=总线宽度*总线时钟频率*单时钟传输次数=4B*100MHz*1=400MB/s
总线时钟频率提高1倍或总线宽度改为64位或单时钟传输次数提高至2次。

7.DRAM 与其刷新

考题和这个不说完全不同吧，真的一模一样

3. （6 分）设某 DRAM 的存储体为64行$\times 64$列结构，存储器读写周期为$0.25\mu s$, 刷新间隔为 2ms。请

6

回答下述问题：

(1) 该存储器地址线采用复用技术，则有几根地址线管脚? 为了支持地址复用技术，需要增加哪两个信号？ （2 分）

该存储器地址线采用复用技术时，地址线的数量应等于 DRAM 的行数和列数的位数之和。给定的存储体为 64 行 x 64 列，即 R = 6 位，C = 6 位。因此，地址线的数量为 R + C = 6 + 6 = 12 根。

为了支持地址复用技术，需要增加以下两个信号：

- RAS（行地址选通信号）：用于选择要访问的行。
- CAS（列地址选通信号）：用于选择要访问的列。

(2) 如果采用集中式刷新方式，其死区时间是多少？ （1 分）

0.25us*64

(3) 为了提升效率，现采用异步刷新方式。请画出异步刷新方式的时间分配情况，并进行解释。（3 分）

假设DRAM存储体为128行x128列的结构，存储器的读写周期=0.5μs

2ms内需要完成128行的刷新



集中刷新方式

优点：读写操作期间不受刷新操作的影响，因此存储器的速度比较快

缺点：存在较长时间的“死区”

死区率=128/4000=3.2%

4000=2ms/0.5μs

分散刷新方式

优点：不存在“死区”

缺点：存储周期增加（存储周期=1μs），降低存储器的速度
刷新太过频繁
刷新周期是128*1us=128us<2ms



异步刷新方式

是集中刷新方式和分散刷新方式的结合

既没有增加存储周期，也没有较长时间的“死区”

是常用的刷新方式
保证2ms内刷新一次就好

2ms/128=15.625μs≈15.5μs

图4.14 刷新时间分配

8. 页式虚拟存储器 以及 cache 其实很重要，值得放的更前面

今年没怎么考，我觉得明年包要考了

两者本质上是很像的，触类旁通

建议观看 b 站湖科大教书匠相关视频，别只看这两题，最好这两者都从头到尾搞清楚，包括各种映射，各种概念

4. （6 分）设主存容量为 1MB；cache 容量为 16KB，块长为 4 个字，每字 32 位。请问：

(1) 直接相联映射方式时，主存地址为 ABCDEH 的存储单元在 cache 中的什么位置?（3 分）

7

主存和Cache按字节编址，

Cache容量16KB=2^{14}B，地址共格式为14位，分为16KB/(4*32/8B)=2^{10}块，每块4*32/8=16B=2^4B，Cache地址格式为：

Cache字块地址（10位）	字块内地址（4位）

主存容量1MB=2^{20}B，地址共格式为20位，分为1MB/(4*32/8B)=2^{16}块，每块2^4B，采用直接映射方式，主存字块标记为20-14=6位，主存地址格式为：

主存字块标记（6位）	Cache字块地址（10位）	字块内地址（4位）

主存地址为ABCDEH=1010 1011 1100 1101 1110B，主存字块标记为101010，Cache字块地址为11 1100 1101，字块内地址为1110，故该主存单元应映射到Cache的101010块的第1110字节，即第42块第14字节位置。或者在Cache的第11 1100 1101 1110=3CDEH字节位置。

(2) 4 路组相联映射方式时，主存地址为 ABCDEH 的存储单元在 cache 中的什么位置?（3 分）

主存字块标记（8位）+cache组号（8位）+字块内地址（4位）

1010 1011 1100 1101 1110

4. （**8** 分）某计算机系统中有一个 **TLB** 和 **L1** 级数据 **cache**，存储系统按字节编址，虚拟存储器容量为 **2GB**，主存容量为 **4MB**，页大小为 **128KB**，**TLB** 采用四路组相联方式，共有 **16** 个页表项。**cache** 容量为 **16KB**，每块包含 **8** 个字，每字为 **32** 位，映射方式采用四路组相联，回答下列问题：

（1） 虚拟地址中哪几位表示虚拟页号？哪几位表示页内地址？虚拟页号中哪几位表示 **TLB** 标记？哪几位表示 **TLB** 索引？

（2） 物理地址中哪几位表示物理页号？哪几位表示偏移地址？

（3） 为实现主存与数据 **cache** 之间的组相联映射，对该地址应进行怎样的划分？

答：(1)虚拟存储容量=2GB=2^31(字节,下文B同此描述)，所以虚拟地址共有31位。页大小=128KB=2^17字节，所以页内偏移地址为17位。则虚页号为31-17=14位。故虚拟地址中高14位表示虚页号，低17位表示页内偏移地址。
TLB有四组，需要2位组索引（4=2^2），则TBL标记为14-2=12位。
故虚页号中高 12 位表示 TLB 标记，低 2 位表示 TLB 组索引。
(2)主存容量=4KB=2^22B，所以物理地址共有22位。页内偏移地址为17位，所以物理页号为22-17=5位。
故物理地址中高 5 位表示物理页号，低 17 位表示页内偏移地址。
(3)主存容量=4KB=2^22B，所以主存地址有22位。
cache每块包含8个字，每字32位，所以每个cache块大小为8*32\8= 32 = 2^5B。
cache容量=16KB=2^14B，cache块数量为2^14B/2^5B=2^9。
32B=2^5B，块内地址为5位。
采用四路组相联映射，每四个为一组，所以cache组数为2^9/4=2^7，所以组索引为7位。剩下的标记位=22-5-7=10位。
故主存地址划分：标记（10位）+组索引（7位）+块内地址（5位）

9. IEEE 标准和补码加减运算

IEEE 标准的二-十进制转化

补码加减运算

均参考王道相关视频，理解难度不大

10. 一些剩下的有一些小分的细节，大部分是选择

2. 计算机发展的四代史，各自标志性技术（如：微处理器，多核技术，摩尔定律等等）
3. 冯.诺依曼体系结构的特点以及计算机系统分层原理

必考一道选择

码距：

- n、k、r应满足如下关系：$n = k+r \le 2^r-1$

2.4.1 码距与校验

– 码距（d）与校验码的检错（e）和纠错（t）能力的关系（见教材表2.16）：

序号	码距	检错、纠错能力
1	d≥e+1	可检测e个错误
2	d≥2t+1	可纠正t个错误
3	d≥e+t+1 && e≥t	可检测e个错误并纠正t个错误

– 不同码距的检错、纠错能力（见教材表2.17）：

码距（d）	检错（e）	纠错（t）	检错（e）且纠错（t）
1	0	0	0, 0
2	1	0	1, 0
3	2	1	1, 1
4	3	1	2, 1
5	4	2	2, 1
6	5	2	3, 2
7	6	3	3, 3

总线仲裁：

– 1、集中式仲裁

- 集中式仲裁将总线裁决的逻辑集中在一起，如设置一个单独的总线控制器，或者将它放在CPU中。
- 集中式仲裁又分为链式查询、计数器定时查询和独立请求等3种方式。

- （1）链式查询方式
  - 链式查询方式也称为菊花链（Daisy）查询方式。
  - 有3根控制线：总线请求信号线BR（Bus Request）、总线许可信号线BG（Bus Grant）、总线忙信号线BS（Bus buSy）。
  - 链式查询方式的优点：结构简单、控制线少（3根）、扩充容易。
  - 链式查询方式的缺点：各设备优先级固定（接口1优先级最高，接口n优先级最低），优先级高的设备频繁使用总线时，会使优先级低的设备长时间不能使用总线（该现象称为饥饿现象）。



- （2）计数器定时查询方式
  - 计数器定时查询方式采用一个计数器控制总线的使用权，用一组计数器地址线代替总线许可信号线BG。
    - 当总线控制器收到总线请求信号BR且总线空闲时，设备地址计数器开始计数；当计数值与请求使用总线设备的地址（即接口号1～n）一致时，对应的主设备获得总线控制权。
  - 计数器的初值可以由程序设定；通过设置不同的初值，就可以动态地改变设备的优先级：
    - 如初值为5，则接口5的优先级最高。
    - 如初值固定为0，则优先级与链式查询方式一致。
    - 如初值为上次获得总线使用权的设备地址，并且采用循环计数方式，则所有设备的优先级都是一样的。
  - 计数器定时查询方式的优点：可以灵活调整设备优先级，能有效避免发生单点故障。
  - 计数器定时查询方式的缺点：控制较复杂，需要更多的控制信号线，控制线数量=2 + [log₂n]（[]表示取整）。



图8.12 计数器定时查询方式

- （3）独立请求方式
  - 独立请求方式每个主设备均有一组专属的总线请求信号线BR_i和总线许可信号线BG_i；总线控制器按一定的优先次序决定响应哪个设备的总线请求。
  - 独立请求方式的优点：优先级策略最为灵活，总线许可信号BG不再需要逐个地对设备进行串行查询，属于并行仲裁，响应时间快。
  - 独立请求方式的缺点：总线控制器最为复杂，所需控制线最多（2n+1根）。
  - 分组链式的仲裁方式（链式查询方式与独立请求方式的结合）：包括多个菊花链，每个菊花链具有一对独立的总线请求和总线许可信号；摩托罗拉公司的VME总线就是采用分组链式的仲裁方式。



图8.13 独立请求方式

微程序

6.6.2 微程序控制器组成原理

– 2、后续微地址的形成

- 后续微地址的形成方法有两种：下址字段法和计数器法。
- 下址字段法：在微指令中设置专门的下址字段，该方法又称为断定法；图6.49的微程序控制器就是采用下址字段法。
- 计数器法：其思路与程序计数器PC相同，后续微指令的地址由μAR+1得到，如图6.50所示；微指令不再包括下址字段部分，从而减少微指令的长度，减少控制存储器的容量开销。
- 采用计数器法时，需要在判别测试字段增加一个结束微指令判断测试位P_{end}，用于判断当前微指令是不是该指令的最后一条微指令，如果是则转到取指微程序的第1条微指令。



图6.49 微程序控制器组成框图（下址字段法）



图6.50 微程序控制器组成框图（计数器法）

– 2、微指令与微程序

- 在一个时钟周期内，一组实现一定操作功能的相容性微操作称为微指令。
- 图6.4的单总线结构计算机的微指令格式如图6.47，微指令包括操作控制字段和顺序控制字段。
- 操作控制字段对应每一个控制信号（微命令、微操作），图6.8的单总线结构计算机有22个控制信号。
- 顺序控制字段包括判断测试字段（P0、P1）和下地址字段（下址字段）；测试位P0（P_{IR}）用于取指周期结束，判断微程序进入到哪一条指令的计算周期或执行周期；测试位P1（P_{equal}）用于beq指令判断是否相等（equal）。
- 通常将取指周期的微指令编制成一段公共的微程序，称为取指微程序。



图6.47 微指令格式示例（单总线结构）

– 2、微指令与微程序

- 在一个时钟周期内，一组实现一定操作功能的相容性微操作称为微指令。
- 图6.4的单总线结构计算机的微指令格式如图6.47，微指令包括操作控制字段和顺序控制字段。
- 操作控制字段对应每一个控制信号（微命令、微操作），图6.8的单总线结构计算机有22个控制信号。
- 顺序控制字段包括判断测试字段（P0、P1）和下地址字段（下址字段）；测试位P0（P_{IR}）用于取指周期结束，判断微程序进入到哪一条指令的计算周期或执行周期；测试位P1（P_{equal}）用于beq指令判断是否相等（equal）。
- 通常将取指周期的微指令编制成一段公共的微程序，称为取指微程序。



图6.47 微指令格式示例（单总线结构）

（2）编码表示法

- 编码表示法也称为字段译码法，该方法将互斥性的微操作（控制信号；例如存储器的读写控制信号Read和Write就是互斥的）分成若干组，1个组对应1个字段，各组内部的控制信号均是互斥的，各字段通过译码器生成控制信号，图6.62b。



图6.62b　编码表示法

- 编码表示法的优点是能有效缩短微指令的字长，缺点是译码器会降低微指令的执行速度。

（3）混合表示法

- 将直接表示法和编码表示法混合使用，以便在微指令字长、并行性及执行速度和灵活性等方面进行折中，发挥它们的共同优点，图6.62c。



图6.62c　混合表示法

两种控制器：

表格

维度	硬布线控制器	微程序控制器
时序特性	硬时序（硬件固化）	软时序（微程序灵活控制）
运行速度	快（无指令解码延迟）	慢（需取微指令、解码）
电路与维护	电路复杂，修改/扩展难	电路简单，通过微程序易维护/扩展
典型应用	RISC（精简指令集，如早期ARM）	CISC（复杂指令集，如x86早期架构）

理解核心：硬布线走“硬件极致性能”路线，微程序走“软件灵活设计”路线，二者在不同场景（性能优先 vs 灵活优先）互补。

15:25

寻址方式：

寻址方式	定义	示例指令（x86 架构）
立即寻址	操作数直接包含在指令中	`MOV AX, #1234H`（AX←1234H）
直接寻址	形式地址 D 就是操作数的内存地址	`MOV AX, [2000H]`（AX←(2000H)）
间接寻址	形式地址 D 是**操作数地址的指针**（D 处存真实地址）	`MOV AX, [[2000H]]`（AX←((2000H))）
寄存器寻址	操作数存放在通用寄存器中	`MOV AX, BX`（AX←BX）
寄存器间接寻址	寄存器中存放**操作数的地址**	`MOV AX, [BX]`（AX←(BX)）
变址寻址	有效地址 = 变址寄存器内容 + 形式地址（变址寄存器：SI/DI）	`MOV AX, [SI+100H]`（AX←(SI+100H)）
基址寻址	有效地址 = 基址寄存器内容 + 形式地址（基址寄存器：BX/BP）	`MOV AX, [BX+100H]`（AX←(BX+100H)）
相对寻址	有效地址 = 程序计数器（PC）当前值 + 形式地址（用于转移指令）	`JMP SHORT 05H`（跳转到 PC+5H 处）
堆栈寻址	操作数存于堆栈，通过栈指针（SP）/ 基址指针（BP）访问	`PUSH AX`（AX 压栈，SP←SP-2）；`POP BX`（BX←栈顶，SP←SP+2）

单多周期结构不同

- 多周期处理器结构与单周期处理器结构有如下的不同：
  - 不再区分指令存储器和数据存储器，指令和数据保存的同一个存储器中（现代的计算机就是这样，这个存储器就是内存条）。
  - 部分功能单元，如ALU、寄存器堆可在一条指令执行过程的不同时钟周期中多次使用，从而不需要额外设置加法器（图6.27中，只有一个ALU，没有另外的2个加法器）。
  - 主要功能部件输出端都增加了一些附加寄存器（5个），方便暂存当前时钟周期加工处理的数据给后续时钟周期使用：
    ① 指令寄存器IR：用于暂存从存储器中读出的指令，需要设置专门的写使能控制信号Irwrite。
    ② 数据寄存器DR：用于暂存从存储器中读出的数据，不需要设置写使能控制信号。
    ③ 寄存器A、寄存器B：用于暂存从寄存器堆读出的数据，不需要设置写使能控制信号。
    ④ 寄存器C：用于暂存ALU的运算结果，不需要设置写使能控制信号。
  - 程序计数器PC增加了使能端PCEn，由写操作控制信号PCwrite通过一定的逻辑进行控制。
  - 增加和扩展了部分多路选择器（6个）：
    ① 存储器前的多路选择器用于区分是指令地址还是数据地址。
    ② 寄存器堆前的多路选择器（W#）用于确定寄存器堆的写入编号W#是rt还是rd。
    ③ 寄存器堆前的多路选择器（WD）用于确定寄存器堆的写入数据WD是来自ALU还是来自存储器。
    ④ ALU前的多路选择器（SrcA）用于确定ALU的输入A是来自PC还是来自寄存器A。
    ⑤ ALU前的多路选择器（SrcB，4选1）用于确定ALU的输入B是来自寄存器B（R[rs]+R[rt] -> R[rd]）、来自常数4（PC+4 -> PC）、来自符号扩展输出（M[R[rs]+SignExt(imm16)] -> R[rt]）、来自符号扩展输出左移2位（PC+4+SignExt(imm16)<<2 -> PC）。
    ⑥ ALU后的多路选择器用于确定程序计数器PC的输入是来自“PC+4”还是来自分支目标地址（PC+4+SignExt(imm16)<<2；$\{(PC+4)_{31:28}, Address<<2\}$ -> PC）。
  - 增加了ALU控制器，其输入为AluCtrl、Op、funct，输出为AluOP；当AluCtrl为0时，ALU做加法运算（相当于单周期处理器中的2个单独的加法器）；AluCtrl为1时，ALU的运算功能由Op和funct决定。

教材 P109 两种 RAM 的引脚区别

时间局部性和空间局部性

纯送分

C 语言基础溢出问题

3. **假设有如下的 C 语言语句：**

```
unsigned char uc=254;
char c=uc;
unsigned short int i=c;
printf(" i = %d \n",i);
```

请问，执行上述语句后，i 的值是：

A. 2

B. 254

C. 65024

D. 65534

本题我觉得真的有可能考，不会计算请参考 ppt 或王道相关视频，在指令那章

1. （6 分）假设某计算机的指令长度固定为 16 位，具有双操作数、单操作数和无操作数等 3 类指令，每个操作数的地址规定用 6 位表示。

   (1) 若操作码字段不固定，现已设计出 m 条双操作数指令、n 条无操作数指令。请问在此情况下，这台计算机最多可以设计出多少条单操作数指令？（3 分）

片选 好像从来没考过，但我感觉很好出题



看 ppt 就能看懂，只要你知道译码器的作用，不懂直接问 ai 好了

CPI 等相关性能参数计算

直接看 PPT 就能看懂

可能考选择或大发善心考简答