SonoField-FPGA | 128 TX / 8 RX | 单张全系统原理图

项目 v2 · 原理图 V1 · 12 mm 辐射面中心间距 · 100 mm 上下面间距（90 – 115 mm 可调）

设计草案 / DRAFT · 未确认 FPGA 引脚及 VCCO 不作分配 · B04 时序及独立失钟保护待闭环 · 仅原理图

上阵列：64 路发射

数字串行、电平转换与 ADC

下阵列：64 路发射

TX_UPPER_00
TX_UPPER_01
TX_UPPER_02
TX_UPPER_03
SERIALIZER_U_0
SERIALIZER_U_1
SERIALIZER_U_2
SERIALIZER_U_3
CLOCK_ENABLE_U
TX_LOWER_00
TX_LOWER_01
TX_LOWER_02
TX_LOWER_03
TX_UPPER_04
TX_UPPER_05
TX_UPPER_06
TX_UPPER_07
LEVEL_TX_U_0
LEVEL_TX_U_1
LEVEL_TX_U_2
SERIALIZER_L_0
SERIALIZER_L_1
TX_LOWER_04
TX_LOWER_05
TX_LOWER_06
TX_LOWER_07
TX_UPPER_08
TX_UPPER_09
TX_UPPER_10
TX_UPPER_11
SERIALIZER_L_2
SERIALIZER_L_3
CLOCK_ENABLE_L
LEVEL_TX_L_0
LEVEL_TX_L_1
TX_LOWER_08
TX_LOWER_09
TX_LOWER_10
TX_LOWER_11
TX_UPPER_12
TX_UPPER_13
TX_UPPER_14
TX_UPPER_15
LEVEL_TX_L_2
LEVEL_ADC_CONTROL
LEVEL_ADC_RETURN
ADC_AD7606B
TX_LOWER_12
TX_LOWER_13
TX_LOWER_14
TX_LOWER_15

8 路接收：放大、偏置与消隐


REFERENCE_U
RX_BLANK_U
AFE_U_0
AFE_AMP_U_0
AFE_U_1
AFE_AMP_U_1
REFERENCE_L
RX_BLANK_L
AFE_L_0
AFE_AMP_L_0
AFE_L_1
AFE_AMP_L_1

分域电源与电流／温度监测

核心板逻辑接口及环境


POWER_INPUT_U
POWER_MONITOR_U
POWER_BUCK_UD
POWER_BUCK_UP
POWER_ANALOG_U
FPGA_CORE_INTERFACE_0
FPGA_CORE_INTERFACE_1
POWER_INPUT_L
POWER_MONITOR_L
POWER_BUCK_LD
POWER_BUCK_LP
POWER_ANALOG_L
FPGA_CORE_INTERFACE_2
FPGA_CORE_INTERFACE_3
POWER_INPUT_A
POWER_MONITOR_A
POWER_BUCK_AD
POWER_BUCK_AP
POWER_ANALOG_A
SYSTEM_REFERENCE_AND_ENVIRONMENT

网络与安全边界

所有 128 个发射通道均展开：UPPER_TX_00…63 / LOWER_TX_00…63；不使用代表通道替代。

同名网络电气相连；分区蓝色实线仅为图形边界，不是导线。网络名按 EDA 大写规范导出。

SERIAL_DATA[0…31] 对应 RTL serial_data[0…31]；每 lane 按 bit3→bit0 移入 QA…QD。

接收映射：上 RX0…3 → ADC0…3；下 RX0…3 → ADC4…7。

TP_CORE_* 是逻辑端点，不是已确认的核心板连接器脚号。供电及 FPGA VCCO 必须先核实。

KILL 与 LEVEL_OE_N 默认禁止输出；独立 watchdog / power-good 尚待决策，禁止直接投板。

通用无源器件和换能器为符号模板；Value 有效，MPN_TBD 表示尚未完成采购料号资格确认。

完整校核结果见 PCB/V1/log/review；仿真与网表核对不等于实物验证。