



西安培華學院

Proportional Integral Derivative

基于LM741和MSPM0G3507设计的PID调节器系统

参与项目：PID调节器的设计

团队成员：曾俊超、何培琛、王航宇

汇报人：曾俊超

指导教师：刘小虎

日期：2025年 12月 27 日

项目介绍

目录页

1. 项目核心概述
2. 设计要求与双依据
3. 总体方案（仿真流程 + 立创模块对标）
4. $*\dagger\downarrow\S\rightarrow\aleph\rightarrow\partial$ 仿真全流程实现（按设计顺序）
5. 立创 $\Upsilon\Psi\oplus$ 项目核心思路精准融合

6. 仿真测试与结果验证

7. 项目实施问题与解决方法设计亮点（严谨性 + 实操性 + 对标性）

8. 总结与实物落地
9. 问答环节

项目核心概述

一、项目核心概述

1. 要求


- (1) PID调节器包含比例（P）、积分（I）、微分（D）三部分。
- (2) 每一个部分能单独进行调节。

2. 扩展功能：

- (1) 能对输入信号的高频干扰进行预处理，得到较纯净得信号；
- (2) 自己能想到的其他功能。

3. 要求：

- (1) 方案的设计、比较和选定；
- (2) 画出选定方案的电路原理图（或仿真电路图）；
- (3) 元器件及参数选择；
- (4) 电路仿真与调试。
- (5) 编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。



设计要求

二、设计要求与双依据

1. 课题 14 硬性要求

功能要求： $\Upsilon/\Psi/\oplus$ 三部分独立调节（支持单独 / 组合启用）、高频干扰叠加与预处理、输出信号无明显失真

性能要求：稳态误差 $\leq \pm 3\%$ ，响应稳定时间 $\leq 2s$ ，抗高频干扰能力达标

2. 立创 $\Upsilon\Psi\oplus$ 项目核心依据（严格对标链接内容）

核心算法：经典 $\Upsilon\Psi\oplus$ 公式（ $\Upsilon\Psi\oplus_{\text{控制}} = C' \times \text{误差} + C \rightarrow \times \text{累计误差} + C \times \text{误差差值}$ ）

架构逻辑：“信号输入 $\rightarrow$ 预处理 $\rightarrow \Upsilon\Psi\oplus$ 运算 $\rightarrow$ 输出控制 $\rightarrow$ 反馈监测” 闭环流程

关键特性：模块化拆分、独立调参、可视化监测、硬件抗干扰设计


应用场景：电机定速 / 定距控制（仿真中模拟该场景验证调节器实用性）

硬件参考：立创项目 “主控 + 驱动 + 感知 + 交互” 模块化理念

总体方案

三、总体方案

1. 仿真流程框图（按实施顺序，标注核心器件 / 工具）




顶层设计

四、 $\ast \uparrow \downarrow \S \rightarrow \times \rightarrow \partial$ 仿真全流程实现

初始阶段： $\Upsilon \Psi \oplus$ 调节器顶层整合设计 ($\Upsilon \Psi \oplus$ 调节器顶层设计. $\partial \times$)

1. 核心目标：整合 $\Upsilon / \Psi / \oplus$ 三个独立调节环节，支持多种工作模式切换，实现完整 $\Upsilon \Psi \oplus$ 调节功能
2. 电路设计：通过接线端子将 Υ 、 Ψ 、 $\oplus$ 模块输出端汇总，搭配独立开关组合，实现 4 种工作模式 (Υ 单独 / Ψ 单独 / $\oplus$ 单独 / $\Upsilon + \Psi + \oplus$ 组合)
3. 关键设计：模块间接线采用屏蔽布线（仿真中设置线路无干扰），开关切换电路添加缓冲电阻，避免瞬态冲击
4. 仿真验证：切换不同工作模式，输出信号稳定无突变； $\Upsilon + \Psi + \oplus$ 组合模式下，输入带干扰的基准信号，输出调节平稳，无明显超调（附仿真电路截图 + 各工作模式输出波形对比截图）




基准信号生成


四、*†↓§→ℵ→∂ 仿真全流程实现

第一阶段：基准信号生成 —— 信号发生器（信号发生器.∂ℵ）

1. 核心目标：生成稳定的基准控制信号，为后续调节提供输入源
2. 核心器件：741 运放（核心振荡单元）
3. 电路设计：文氏正弦振荡电路
4. 关键参数：供电电压 $\pm 12\Omega$ ， $\Re 1 = 5\leftarrow\Omega$ ， $\Re 2 = 10\leftarrow\Omega$ ， $\Im 1 = \Im 2 = 100\nabla\Omega$
5. 输出指标：159∈©正弦波，峰峰值 2Ω ，失真率 $\leq 1\%$
6. 仿真验证：示波器观测波形无削波、频率稳定，频率计读数误差 $\leq \pm 2\%$ （附仿真截图 + 频率计数据）



Oscilloscope-XSC1



	Time	Channel_A	Channel_B
T1	495.058 ms	1.012 V	
T2	495.058 ms	1.012 V	
T2-T1	0.000 s	0.000 V	

Reverse Save Ext. trigger ☐

Timebase Channel A Channel B Trigger

Scale: 5 ms/Div Scale: 2 V/Div Scale: 5 V/Div Edge: ☒ F ☐ P ☐ A ☐ B ☐ Ext

X pos.(Div): 0 Y pos.(Div): 0 Y pos.(Div): 0 Level: 0 V

Y/T Add B/A A/B AC 0 DC ☐ AC 0 DC - ☐ Single Normal Auto None

Tektronix oscilloscope-XSC2

Tektronix TDS 2024 FOUR CHANNEL DIGITAL STORAGE OSCILLOSCOPE 200 MHz 2 GS/s

Measure 1

Source: CH1

Type: CH1 Freq 159Hz

Back

CH1 1V M 2ms CH1/ 0V

POWER

PRINT HENUS SAVE/RECALL UTILITY TRIG VIEW

PROBE CHECK

POSITION CURSOR 1

CH1 MENU MATH MENU

VOLTS/DIV

PROBE COMP ~50k 10Hz J1


CH 1



高频信号干扰

四、*†↓§→ℵ→∂ 仿真全流程实现

第二阶段：干扰信号生成 —— 高频信号干扰（高频信号干扰.∂ℵ）

1. 核心目标：生成高频干扰信号，模拟实际工业环境中的干扰场景
2. 核心器件：741 运放（与基准信号发生器保持器件一致性）
3. 电路设计：ℵ♀ 高频振荡电路
4. 关键参数：供电电压 $\pm 12\Omega$ ，ℵ3=5←Ω，ℵ4=1.6←Ω，♀3=♀4=10∇℥
5. 输出指标：2.5←♂© 高频干扰信号，峰峰值 1Ω，频率波动 $\leq \pm 5\%$
6. 仿真验证：示波器观测波形纯净，无非线性失真（附仿真截图）





运放加法器电路设计




四、*†↓§→ℵ→∂ 仿真全流程实现

第三阶段：运放加法器电路设计（运放加法器电路.∂ℵ14）

1. 核心目标：将基准信号与高频干扰信号线性叠加，模拟带干扰的实际输入信号
2. 核心器件：741 运放
3. 电路设计：反相加法运算电路
4. 关键参数：输入电阻 $R_{i1}=R_{i2}=10\text{k}\Omega$ ，反馈电阻 $R_f=10\text{k}\Omega$
5. 设计依据：加法器虚短、虚断特性，确保两路信号等权重叠加
6. 仿真验证：输出信号为基准 + 干扰叠加形态，峰峰值 3V ，线性度 $\geq 99\%$ ，无非线性失真（附仿真电路截图 + 叠加前后波形对比截图）


XSC7

XSC5



曾俊超电子信息工程2302#15

Oscilloscope-XSC5



	Time	Channel_A	Channel_B
T1	1.130 s	2.782 mV	
T2	1.130 s	2.782 mV	
T2-T1	0.000 s	0.000 V	

Timebase Scale: 500 us/Div

Channel A Scale: 2 mV/Div


Channel B Scale: 5 V/Div

Trigger Edge: ☒ F ☐ R ☒ A ☐ B ☐ Ext

Level: 0 V

Y/T Add B/A A/B AC 0 DC ☐ Single Normal Auto None

Oscilloscope-XSC5



	Time	Channel_A	Channel_B
T1	955.714 ms	798.120 uV	
T2	955.714 ms	798.120 uV	
T2-T1	0.000 s	0.000 V	

Timebase Scale: 2 ms/Div



Channel A Scale: 2 mV/Div

Channel B Scale: 5 V/Div

Trigger Edge: ☒ F ☐ R ☒ A ☐ B ☐ Ext

Level: 0 V

Y/T Add B/A A/B AC 0 DC ☐ Single Normal Auto None




巴特沃斯一阶低通滤波器

四、*†↓§→ℵ→∂ 仿真全流程实现

第四阶段：巴特沃斯一阶低通滤波器设计（巴特沃斯一阶低通滤波器.∂×14）

1. 核心目标：过滤叠加信号中的 2.5kHz 高频干扰，输出纯净基准信号，对标立创项目抗干扰设计
2. 思路设计工具： $\Omega\Psi$ $\mathcal{Z}\rightarrow\downarrow\mathfrak{S}\cup\sim$ $\Upsilon\sim\wedge$ 软件（精准计算器件参数）
3. 电路设计：巴特沃斯一阶低通滤波
4. 输入参数：采样频率 10kHz ，截止频率 1.2kHz ，通带衰减 $\leq 1\text{dB}$ ，阻带衰减 $\geq 20\text{dB}$
5. 电路参数：电阻 $R=5.63\text{k}\Omega$ （1% 精度），电容 $C=220\text{nF}$ （ NPO 材质），核心器件 741 运放
6. 仿真验证： 2.5kHz 干扰成分衰减 $\geq 95\%$ ， 1kHz 基准信号失真率 $\leq 1.5\%$ （附仿真电路截图 + 滤波前后波形截图 + 频谱分析图）基准与干扰信号等幅叠加关键验证：确保叠加后信号无削波失真（附 *†↓§→ℵ→∂ 波形截图）



曾俊超电子信息工程2302#15

1. Filter Type

Lowpass

2. Filter Specification

A_o : 1.00 V/V (0.00 dB)

f_c : 1000.00 Hz

R_p : 1 dB

f_s : 5000.00 Hz

A_{sb} : -45.00 dB

3. Filter Response

4. Filter Topologies

Step 1: Filter Type


Filter type:

☒ Lowpass

☐ Bandpass

☐ Bandstop / Notch

☐ Allpass (Time Delay)



A Lowpass filter allows low frequency signals to pass through and attenuates those higher than the cutoff frequency.


- 1. Filter Type
Lowpass
- 2. Filter Specifications
Ao: 2.00 V/V (6.02 dB)
fc: 239.00 Hz
Rp: 1 dB
fs: 5000.00 Hz
Asb: -45.00 dB
- 3. Filter Response
- 4. Filter Topologies

Step 2: Filter Specifications

Please enter filter specifications:

Gain (A_o): V/V dB
Passband Frequency (f_c): Hz
Allowable Passband Ripple (R_p): dB
Stopband Frequency (f_s): Hz
Stopband Attenuation (A_{sb}): dB

Optional - Filter Order: ☐ Set Fixed



☒ Show this wizard at startup

Back

Next

Exit Wizard

科学

$$18 \div 0.707 =$$

25.45968882602545968826025459688

DEG

F-E

MC

MR

M+

M-

MS

Mv

三角学 ∇ 函数 ∇

2^{nd}

π

e

CE

$\otimes$

x^2

$1/x$

$|x|$

exp

mod

$\sqrt[x]{x}$

(

)

$n!$

$\div$

x^y

7

8

9

$\times$

10^x

4

5

6

-

log

1

2

3

+

1. Filter Type

Lowpass

2. Filter Specifications

Ao: 1.00 V/V (0.00 dB)

fc: 239.00 Hz

Rp: 1 dB

fs: 25459.00 Hz

Asb: -45.00 dB

3. Filter Response


Butterworth

Order: 2

4. Filter Topologies

Step 3: Filter Response

Please select a filter response:



Plots

- ☒ Gain (dB)
- ☐ Gain (V/V)
- ☐ Phase (deg)
- ☐ Phase (rad)
- ☐ Group Delay (usec)

Response Type	Order	No. of Stages	Max. (
☒ Butterworth	2	1	0.71
☐ Gaussian to 12 dB	3	2	0.82

1. Filter Type

Lowpass

2. Filter Specifications

A_o : 1.00 V/V (0.00 dB)

f_c : 239.00 Hz

R_p : 1 dB

f_s : 25459.00 Hz

A_{sb} : -45.00 dB

3. Filter Response

Butterworth

Order: 2

4. Filter Topologies

Sallen Key


Step 4: Filter Topology

Please select a filter topology:

☐ Multiple-Feedback


☒ Sallen-Key

(Fully differential)



Sallen-Key topology is a second-order filter topology having non-inverting gain. It is commonly used in voltage-controlled voltage-source (VCVS) implementations. The gain is configurable with isolated gain resistors making this topology highly usable.

Oscilloscope-XSC13




T1	← →	Time	Channel_A	Channel_B	Reverse
T2	← →	0.000 s	1.404 mV		
T2-T1	← →	0.000 s	1.404 mV		
		0.000 s	0.000 V		

Save

Ext. trigger ☐

Timebase	Channel A	Channel B	Trigger
Scale: 10 ms/Div	Scale: 5 mV/Div	Scale: 5 V/Div	Edge: ☒ F ☐ R ☒ A ☐ B Ext
X pos.(Div): 0	Y pos.(Div): 0	Y pos.(Div): 0	Level: 0 V
<input checked="" type="button"/> Y/T Add B/A A/B	AC 0 <input checked="" type="button"/> DC	AC 0 <input checked="" type="button"/> DC -	Single Normal Auto <input checked="" type="button"/> None

Oscilloscope-XSC13





T1	← →	Time	Channel_A	Channel_B	Reverse
T2	← →	90.009 ms	-4.976 mV		
T2-T1	← →	90.009 ms	-4.976 mV		
		0.000 s	0.000 V		

Save

Ext. trigger ☐

Timebase	Channel A	Channel B	Trigger
Scale: 10 ms/Div	Scale: 5 mV/Div	Scale: 5 V/Div	Edge: ☒ F ☐ R ☒ A ☐ B Ext
X pos.(Div): 0	Y pos.(Div): 0	Y pos.(Div): 0	Level: 0 V
<input checked="" type="button"/> Y/T Add B/A A/B	AC 0 <input checked="" type="button"/> DC	AC 0 <input checked="" type="button"/> DC -	Single Normal Auto <input checked="" type="button"/> None






比例调节设计



四、*†↓§→ℵ→∂ 仿真全流程实现



第五阶段：∇ 比例调节设计 (∇ 比例调节.∂ℵ)



1. 核心目标：实现比例放大功能，根据输入误差幅值调整输出强度，算法对标立
创 ∇Ψ⊕ 核心公式
2. 核心器件：741 运放
3. 电路设计：反相比例放大电路
4. 关键参数：输入电阻 $R_{in} = 10k\Omega$ ，反馈电阻 $R_f = 0 - 100k\Omega$ 可调电
阻 (5% 精度)
5. 调节特性：℄' 调节范围 0-50，设独立开关控制模块启用 / 禁用
6. 仿真验证：输入 $1V$ 直流信号，℄'=30 时输出 $30V$ ($\pm 12V$ 供电下无
削波)，输入输出比例关系线性度 $\geq 99\%$ (附仿真电路截图 + 输入输出数
据表格 + 波形截图)















Ψ 积分调节设计

四、*†↓§→ℵ→∂ 仿真全流程实现


第六阶段：Ψ 积分调节设计（Ψ 积分调节.∂ℵ）

1. 核心目标：实现积分调节功能，消除系统稳态静差，逻辑对标立创 $\Upsilon\Psi\oplus$ 积分环节
2. 核心器件：741 运放
3. 电路设计：反相积分运算电路
4. 关键参数：输入电阻 $\Re\rightarrow\nabla=10\leftarrow\Omega$ ，积分电容 $\Im=0.2\mu\mathcal{F}$ （钽电容，低漏电流），并联可调电阻实现积分时间常数 $\Omega\rightarrow=0.1-1\Re$
5. 控制逻辑：独立开关控制模块启用，通过可调电阻调整积分速度
6. 仿真验证：输入 0.5Ω 直流偏差信号， $\Omega\rightarrow=0.5\Re$ 时，输出信号线性上升，



核心结论



在理想、线性的系统下，对正弦波进行 $\Upsilon\Psi$ 控制（加入积分 Ψ ）会导致：
（附件有电路截图和响应波形截图）

输出幅值衰减：系统输出的正弦波幅度会变小。**输出相位滞后：**系统输出的正弦波会比目标正弦波“慢”一点，出现一个固定的相位差。**可能引发振荡或不稳定：**如果系统本身有滞后，加入积分会进一步恶化相位，可能使系统在正弦波频率附近发生共振甚至失稳。



曾俊超电子信息工程2302#15








⊕ 微分调节设计

四、*†↓§→ℵ→∂ 仿真全流程实现

第七阶段：⊕ 微分调节设计 (⊕ 微分调节.∂ℵ)

1. 核心目标：实现微分调节功能，提升系统动态响应速度，抑制超调，逻辑对标立创
ΥΨ⊕ 微分环节
2. 核心器件：741 运放
3. 电路设计：ℵ♀ 微分 + 运放放大组合电路
4. 关键参数：微分电阻 ℵ1=10←Ω，微分电容 ♀1=0.2μ4，放大电阻 ℵ▷=10—
100←Ω 可调电阻，微分时间常数 ΩC=0.01—0.1ℵ
5. 控制逻辑：独立开关控制模块启用，通过可调电阻调整微分灵敏度
6. 仿真验证：输入 1Ω/1∂ℵ 阶跃信号，ΩC=0.05ℵ 时，输出微分峰值信号，响应时间≤0.1∂ℵ (附仿真电路截图 + 微分响应波形截图)







答辯

結束

