#### NMV: Mémoires cache des CPU

Julien Sopena - julien.sopena@lip6.fr Gauthier Voron - gauthier.voron@lip6.fr

# Topologie mémoire : pourquoi

Code source	Temps d'exécution
<pre>for (i = 0; i &lt; WIDTH; i++)   for (j = 0; j &lt; HEIGHT; j++)</pre>	16.64 secondes
<pre>for (j = 0; j &lt; HEIGHT; j++)     for (i = 0; i &lt; WIDTH; i++)         array[j * WIDTH + i]++;</pre>	0.35 secondes

# Topologie mémoire : pourquoi

Code source	Temps d'exécution
<pre>for (i = 0; i &lt; WIDTH; i++)   for (j = 0; j &lt; HEIGHT; j++)</pre>	16.64 secondes
<pre>for (j = 0; j &lt; HEIGHT; j++)     for (i = 0; i &lt; WIDTH; i++)         array[j * WIDTH + i]++;</pre>	0.35 secondes


• Les deux codes sont fontionellement équivalents

# Topologie mémoire : pourquoi

Code source	Temps d'exécution
<pre>for (i = 0; i &lt; WIDTH; i++)   for (j = 0; j &lt; HEIGHT; j++)</pre>	16.64 secondes
<pre>for (j = 0; j &lt; HEIGHT; j++)     for (i = 0; i &lt; WIDTH; i++)         array[j * WIDTH + i]++;</pre>	0.35 secondes


- Les deux codes sont fontionellement équivalents
- La seconde version exploite correctement la topologie mémoire

### Topologie mémoire : quoi




 Représentation simple d'un ordinateur : le processeur accède à la mémoire

#### Topologie mémoire : quoi



- Représentation simple d'un ordinateur : le processeur accède à la mémoire
- Il n'y a pas une mémoire unique mais plusieurs mémoires qui communiquent entre elles et avec le processeur

#### Topologie mémoire : quoi



- Représentation simple d'un ordinateur : le processeur accède à la mémoire
- Il n'y a pas une mémoire unique mais plusieurs mémoires qui communiquent entre elles et avec le processeur
- La topologie mémoire est la manière dont les différentes mémoires d'un système sont reliées et communiquent entre elles

#### Plan du cours

Mémoire cache en monocœur Hiérarchie mémoire et mémoire cache Cache direct et collisions d'adresses Cache associatif et stratégies d'éviction Motifs d'accès et prefetching

② Caches hiérarchiques Topologie de caches et stratégies d'inclusion Contrôle logiciel du cache

#### Plan du cours

Mémoire cache en monocœur Hiérarchie mémoire et mémoire cache Cache direct et collisions d'adresses Cache associatif et stratégies d'éviction Motifs d'accès et prefetching


Caches hiérarchiques

Topologie de caches et stratégies d'inclusion Contrôle logiciel du cache

latence 1 cycle registres 100 o capacité


- Le processeur est une unité de traitement
  - Objectif : traiter rapidement de petites données
  - Solution : données placées dans un banc de registres






- Le processeur est une unité de traitement
  - Objectif : traiter rapidement de petites données
  - Solution : données placées dans un banc de registres
- La mémoire est une unité de stockage
  - Objectif : stocker longtemps de grosses données
  - Solution : données placées dans des bancs de DRAM






- À chaque accès mémoire, le processeur attend la donnée (stall)
  - Rappel : 100% des instructions sont stockées en mémoire
- Si le processeur faisait un accès mémoire par instruction
  - Alors le processeur passerait 99% du temps à attendre




- A chaque accès mémoire, le processeur attend la donnée (stall)
  - Rappel : 100% des instructions sont stockées en mémoire
- Si le processeur faisait un accès mémoire par instruction
  - Alors le processeur passerait 99% du temps à attendre
- Il faut une zone de stockage intermédiaire : le cache


#### Mémoire cache : définitions

- Une mémoire cache est une zone de stockage intermédiaire entre une zone de stockage principale et son utilisateur
  - Généralement plus rapide d'accès que la zone principale
  - Généralement de plus faible capacité que la zone principale
- Principe de localité temporelle : si un programme accède à une adresse A à un temps t, ce programme accède probablement à cette même adresse A au temps  $t+\epsilon$
- Principe de localité spatiale : si un programme accède à une adresse A à un temps t, ce programme accède probablement à une adresse proche  $A+\delta$  au temps  $t+\epsilon$







• Le CPU demande la donnée A qui n'est pas dans le cache




- Le CPU demande la donnée A qui n'est pas dans le cache
  - Cache miss : accès à la mémoire principale obligatoire



- Le CPU demande la donnée A qui n'est pas dans le cache
  - Cache miss : accès à la mémoire principale obligatoire
  - Les données A et  $A + \delta$  sont stockées en mémoire cache




- Cache miss: accès à la mémoire principale obligatoire
- Les données A et  $A + \delta$  sont stockées en mémoire cache




Les données A et  $A + \delta$  sont stockées en mémoire cache


J. Sopena NMV · Mémoires cache des CPU



- Le CPU demande la donnée A qui n'est pas dans le cache
  - Cache miss : accès à la mémoire principale obligatoire
  - Les données A et  $A + \delta$  sont stockées en mémoire cache
- Le CPU demande à nouveau la donnée  $A \rightarrow$  localité temporelle




- Le CPU demande la donnée A qui n'est pas dans le cache
  - Cache miss : accès à la mémoire principale obligatoire
  - Les données A et  $A + \delta$  sont stockées en mémoire cache
- Le CPU demande à nouveau la donnée  $A \rightarrow$  localité temporelle
  - Cache hit : accès à la mémoire cache uniquement




- Le CPU demande la donnée A qui n'est pas dans le cache
  - Cache miss : accès à la mémoire principale obligatoire
  - Les données A et  $A + \delta$  sont stockées en mémoire cache
- Le CPU demande à nouveau la donnée  $A \rightarrow$  localité temporelle
  - Cache hit : accès à la mémoire cache uniquement
- Le CPU demande la donnée  $A + \delta \rightarrow$  localité spatiale


J. Sopena NMV : Mémoires cache des CPU 8/




- Le CPU demande la donnée A qui n'est pas dans le cache
  - Cache miss : accès à la mémoire principale obligatoire
  - Les données A et  $A+\delta$  sont stockées en mémoire cache
- Le CPU demande à nouveau la donnée  $A \rightarrow$  localité temporelle
  - Cache hit : accès à la mémoire cache uniquement
- Le CPU demande la donnée  $A+\delta 
  ightarrow$  localité spatiale
  - Cache hit : accès à la mémoire cache uniquement

J. Sopena NMV : Mémoires cache des CPU 8 /







• Le CPU modifie la donnée A qui n'est pas dans le cache



- Le CPU modifie la donnée A qui n'est pas dans le cache
  - Cache miss : la donnée est d'abord ramenée dans le cache




- Le CPU modifie la donnée A qui n'est pas dans le cache
  - Cache miss: la donnée est d'abord ramenée dans le cache
- Le CPU modifie la donnée A qui est dans le cache




- Le CPU modifie la donnée A qui n'est pas dans le cache
  - Cache miss : la donnée est d'abord ramenée dans le cache
- Le CPU modifie la donnée A qui est dans le cache
  - Cache hit : la donnée A est modifiée dans le cache



- Le CPU modifie la donnée A qui n'est pas dans le cache
  - Cache miss : la donnée est d'abord ramenée dans le cache
- Le CPU modifie la donnée A qui est dans le cache
  - Cache hit : la donnée A est modifiée dans le cache
  - La donnée A' est marquée dirty dans le cache




- Le CPU modifie la donnée A qui n'est pas dans le cache
  - Cache miss : la donnée est d'abord ramenée dans le cache
- Le CPU modifie la donnée A qui est dans le cache
  - Cache hit : la donnée A est modifiée dans le cache
  - La donnée A' est marquée dirty dans le cache
- Le CPU vide le cache



- Le CPU modifie la donnée A qui n'est pas dans le cache
  - Cache miss : la donnée est d'abord ramenée dans le cache
- Le CPU modifie la donnée A qui est dans le cache
  - Cache hit : la donnée A est modifiée dans le cache
  - La donnée A' est marquée dirty dans le cache
- Le CPU vide le cache
  - Write-back : les données dirty sont propagées en mémoire principale

J. Sopena NMV : Mémoires cache des CPU 9



- Le CPU modifie la donnée A qui n'est pas dans le cache
  - Cache miss : la donnée est d'abord ramenée dans le cache
- Le CPU modifie la donnée A qui est dans le cache
  - Cache hit : la donnée A est modifiée dans le cache
  - La donnée A' est marquée dirty dans le cache
- Le CPU vide le cache
  - Write-back : les données dirty sont propagées en mémoire principale

J. Sopena NMV : Mémoires cache des CPU 9

#### Performance du cache et hit rate

- Quand le CPU accède, en lecture ou en écriture à une donnée
  - Si la donnée est dans le cache : cache hit  $\rightarrow$  faible latence
  - ullet Si la donnée n'est pas dans le cache : cache miss o forte latence
- Le hit rate d'une exécution est la proportion :
   (nombre de cache hit) / (nombre d'accès)
   pendant cette exécution
- Plus le hit rate d'une exécution est élevé
  - moins le processeur passe de temps en stall
  - plus le processeur fait d'opérations par seconde
- Le hit rate d'une exécution dépend
  - ullet du programme exécuté o responsabilité du programmeur / compilateur
  - ullet du fonctionnement de la mémoire cache ightarrow responsabilité du matériel

J. Sopena NMV : Mémoires cache des CPU 10/3

#### Performance du cache et hit rate

- Quand le CPU accède, en lecture ou en écriture à une donnée
  - Si la donnée est dans le cache : cache hit  $\rightarrow$  faible latence
  - ullet Si la donnée n'est pas dans le cache : cache miss o forte latence
- Le hit rate d'une exécution est la proportion :
   (nombre de cache hit) / (nombre d'accès)
   pendant cette exécution
- Plus le hit rate d'une exécution est élevé
  - moins le processeur passe de temps en stall
  - plus le processeur fait d'opérations par seconde
- Le hit rate d'une exécution dépend
  - ullet du programme exécuté o responsabilité du programmeur / compilateur
  - ullet du fonctionnement de la mémoire cache o responsabilité du matériel

J. Sopena NMV : Mémoires cache des CPU 10/37

#### Hiérarchie mémoire et mémoire cache : résumé


- Le processeur traite rapidement de petites quantitées de donnée
- La mémoire principale fournit lentement beaucoup de donnée
- La mémoire cache est une zone de stockage intermédiaire entre le CPU et la mémoire principale
- Quand le CPU demande une donnée
  - Si la donnée existe dans le cache, elle est disponible rapidement
  - Sinon, la donnée est fournie lentement depuis la mémoire principale
- La mémoire cache utilise les principes de localité temporelle et spatiale pour avoir les données demandées à disposition
- Le *hit rate* mesure dans quelle proportion la mémoire cache peut servir rapidement le CPU  $\to$  plus le *hit rate* est élevé, plus l'exécution est rapide

# Unité d'échange mémoire : la ligne de cache


- Une ligne de cache est une donnée de taille fixe. Cette taille est invariable sur un même matériel
- Un emplacement de ligne de cache est un emplacement susceptible de contenir une ligne de cache. Si cet emplacement est en mémoire, il a une adresse alignée sur la taille d'une ligne

- La ligne de cache est l'unité d'échange entre le CPU, la mémoire cache et la mémoire principale
- L'offset est la partie d'une adresse qui désigne la position d'un octet à l'intérieur d'une ligne de cache


Objectif : trouver rapidement une donnée demandée par le CPU




Objectif : trouver rapidement une donnée demandée par le CPU




Objectif : trouver rapidement une donnée demandée par le CPU



Objectif : trouver rapidement une donnée demandée par le CPU




Objectif : trouver rapidement une donnée demandée par le CPU



- - index offset


- Chaque ligne est repérée par un index
  - L'index indique l'entrée du cache susceptible de contenir la ligne

Objectif : trouver rapidement une donnée demandée par le CPU




- Chaque ligne est repérée par un index et un tag
  - L'index indique l'entrée du cache susceptible de contenir la ligne

Objectif : trouver rapidement une donnée demandée par le CPU





- Chaque ligne est repérée par un index et un tag
  - L'index indique l'entrée du cache susceptible de contenir la ligne
  - Le tag est stocké avec la ligne dans le cache correspondante
  - Si les tags demandé et stocké sont les mêmes


Objectif : trouver rapidement une donnée demandée par le CPU




- Chaque ligne est repérée par un index et un tag
  - L'index indique l'entrée du cache susceptible de contenir la ligne
  - Le tag est stocké avec la ligne dans le cache correspondante
  - ullet Si les tags demandé et stocké sont les mêmes ightarrow cache hit








14/37




Si les tags demandé et stocké sont différents




• Si les tags demandé et stocké sont différents  $\rightarrow$  cache miss

14/37




- Si les tags demandé et stocké sont différents  $\rightarrow$  cache miss
  - La nouvelle ligne est chargée depuis la mémoire principale

14/37



- Si les tags demandé et stocké sont différents → cache miss
  - La nouvelle ligne est chargée depuis la mémoire principale
  - Le tag demandé est chargé dans la mémoire cache



- Si les tags demandé et stocké sont différents  $\rightarrow$  cache miss
  - La nouvelle ligne est chargée depuis la mémoire principale
  - Le tag demandé est chargé dans la mémoire cache
  - La nouvelle ligne est envoyée au CPU

- On considère un cache direct de 32 Kio
  - Une ligne de cache fait 64 octets
- Quel est le hit rate du code suivant :

```
char *src = (char *) 0x18000;
char *dest = (char *) 0x10000;
char tmp;

for (i = 0; i < 10; i++) {
    tmp = scr[i];
    dest[i] = tmp;
}</pre>
```

- On considère un cache direct de 32 Kio
  - Une ligne de cache fait 64 octets
- Quel est le hit rate du code suivant :

```
char *src = (char *) 0x18000;
char *dest = (char *) 0x10000;
char tmp;

for (i = 0; i < 10; i++) {
    tmp = scr[i];
    dest[i] = tmp;
}</pre>
```

	lignes	Cache		tags
0				
1				
2				

. . .

- On considère un cache direct de 32 Kio
  - Une ligne de cache fait 64 octets
- Quel est le hit rate du code suivant :

```
char *src = (char *) 0x18000;
char *dest = (char *) 0x10000;
char tmp;

for (i = 0; i < 10; i++) {
    tmp = scr[i];
    dest[i] = tmp;
}</pre>
```

lignes	Cache	tags
	lignes	lignes Cache


A = 0x18000

tag = 3

- On considère un cache direct de 32 Kio
  - Une ligne de cache fait 64 octets
- Quel est le hit rate du code suivant :

```
char *src = (char *) 0x18000;
char *dest = (char *) 0x10000;
char tmp;

for (i = 0; i < 10; i++) {
    tmp = scr[i];
    dest[i] = tmp;
}</pre>
```



A = 0x18000

tag = 3 index = 0

- On considère un cache direct de 32 Kio
  - Une ligne de cache fait 64 octets
- Quel est le hit rate du code suivant :

```
char *src = (char *) 0x18000;
char *dest = (char *) 0x10000;
char tmp;

for (i = 0; i < 10; i++) {
    tmp = scr[i];
    dest[i] = tmp;
}</pre>
```

Nombre d'accès	1
Nombre de hit	0

lignes Cache		che		tags
21212121.			3	
	lignes 21212121.	lignes <b>Ca</b>		

A = 0x18000

tag = 3

- On considère un cache direct de 32 Kio
  - Une ligne de cache fait 64 octets
- Quel est le hit rate du code suivant :

```
char *src = (char *) 0x18000;
char *dest = (char *) 0x10000;
char tmp;

Nombre d'accès 1

Nombre de hit 0
```

	<pre>r *dest = (char *) 0x10000 r tmp;</pre>
for	(i = 0; i < 10; i++) { tmp = scr[i]; dest[i] = tmp;
}	1,7

	lignes	Cache			tags
0	21212121.			3	
1					
2					

A = 0x10000


$$tag = 2$$


- On considère un cache direct de 32 Kio
  - Une ligne de cache fait 64 octets
- Quel est le hit rate du code suivant :

```
char *src = (char *) 0x18000;
char *dest = (char *) 0x10000;
char tmp;

Nombre d'accès 1

Nombre de hit 0
```





A = 0x10000

 $\mathsf{tag} = 2 \qquad \qquad \mathsf{index} = 0$ 

- On considère un cache direct de 32 Kio
  - Une ligne de cache fait 64 octets
- Quel est le hit rate du code suivant :

```
char *src = (char *) 0x18000;
char *dest = (char *) 0x10000;
char tmp;
for (i = 0; i < 10; i++) {
    tmp = scr[i];
    dest[i] = tmp;</pre>
```

Nombre d'accès	2
Nombre de hit	0

	lignes	Cache		tags	
0	f8f8f8f8.			2	
1					
2					

A = 0x10000

tag = 2

- On considère un cache direct de 32 Kio
  - Une ligne de cache fait 64 octets
- Quel est le hit rate du code suivant :

```
char *src = (char *) 0x18000;
char *dest = (char *) 0x10000;
char tmp;

for (i = 0; i < 10; i++) {
    tmp = scr[i];</pre>
```

dest[i] = tmp;

Nombre d'accès	2
Nombre de hit	0

	lignes	Cache			tags
0	21f8f8f8.			2	
1					
2					

A = 0x10000

$$tag = 2$$

- On considère un cache direct de 32 Kio
  - Une ligne de cache fait 64 octets
- Quel est le hit rate du code suivant :

```
char *src = (char *) 0x18000;
char *dest = (char *) 0x10000;
char tmp;

for (i = 0; i < 10; i++) {
    tmp = scr[i];
    dest[i] = tmp;
}</pre>
```

Nombre d'accès	2
Nombre de hit	0

	lignes	Cache			tags
0	21f8f8f8.			2	
1					
2					

A = 0x18001

tag = 3

- On considère un cache direct de 32 Kio
  - Une ligne de cache fait 64 octets
- Quel est le hit rate du code suivant :

```
char *src = (char *) 0x18000;
char *dest = (char *) 0x10000;
char tmp;

for (i = 0; i < 10; i++) {
    tmp = scr[i];
    dest[i] = tmp;
}</pre>
```

Nombre d'accès	20
Nombre de hit	0

■ Hit rate = 0%

	lignes	Cache			tags
כ	21212121.			2	
1					
2					
1 2					


A = 0x10009

$$tag = 2$$


### Cache direct : résumé

- La ligne de cache est l'unité d'échange entre le CPU et les mémoires
  - Une ligne de cache a toujours la même taille L sur un matériel donné
  - L'offset est la partie d'une adresse qui désigne la position d'un octet à l'intérieur d'une ligne : codé sur  $log_2(L)$
- Un cache direct d'une taille de N lignes est un tableau à N entrées
  - L'index est la partie d'un adresse qui désigne l'entrée dans laquelle une ligne peut être stockée : codé sur log<sub>2</sub>(N) → dépend du cache considéré
  - Toute adresse correspond à exactement un emplacement de ligne dans un cache direct / un emplacement du cache correspond à plusieurs adresses → possibilité de collision
- Un cache direct stocke le tag associé à chaque ligne stockée
  - Le tag est la partie de l'adresse qui n'est ni l'index, ni l'offset
  - La correspondance des tags entre l'adresse demandée et l'entrée correspondante du cache indique qu'il y a cache hit

- Problème du cache direct : collisions d'adresses
  - Pour un cache direct de N lignes, toutes les adresses distantes de N lignes sont en conflit
  - ullet Travailler simultanément sur des lignes en conflit ightarrow mauvais hit rate




- Problème du cache direct : collisions d'adresses
  - Pour un cache direct de N lignes, toutes les adresses distantes de N lignes sont en conflit
  - ullet Travailler simultanément sur des lignes en conflit ightarrow mauvais hit rate




- Cache direct : 1 emplacement pour N lignes de même index
  - On ne peut pas stocker plus d'une ligne avec le même index

- Problème du cache direct : collisions d'adresses
  - Pour un cache direct de N lignes, toutes les adresses distantes de N lignes sont en conflit
  - ullet Travailler simultanément sur des lignes en conflit ightarrow mauvais hit rate



- Cache direct : 1 emplacement pour N lignes de même index
  - On ne peut pas stocker plus d'une ligne avec le même index
  - On veut stocker M lignes avec le même index en même temps

- Problème du cache direct : collisions d'adresses
  - Pour un cache direct de N lignes, toutes les adresses distantes de N lignes sont en conflit
  - ullet Travailler simultanément sur des lignes en conflit ightarrow mauvais hit rate



- Cache direct : 1 emplacement pour N lignes de même index
  - On ne peut pas stocker plus d'une ligne avec le même index
- Cache M-associatif: M emplacements pour N lignes de même index
  - On stocke M lignes avec le même index en même temps

## Fonctionnement d'un cache associatif : cache hit

#### Cache 2-associative

1f621	b4494
f92d8	e1840
14578	1850f
94ad1	3ec24
161e4	19e5b
3ee0e	0a597
ec7d2	1620c
20a3f	d0f86

lignes tags

#### Fonctionnement d'un cache associatif : cache hit

 Un cache associatif est composé d'ensembles (set) d'emplacement

#### Cache 2-associative

ſ	1f621	b4494
ĺ	f92d8	e1840
ſ	14578	1850f
ĺ	94ad1	3ec24
$\int$	161e4	19e5b
ĺ	3ee0e	0a597
$\int$	ec7d2	1620c
)	20a3f	d0f86

lignes tags


### Fonctionnement d'un cache associatif : cache hit


#### Cache 2-associative


ſ	1f621	b4494
ĺ	f92d8	e1840
ſ	14578	1850f
$\int$	94ad1	3ec24
ſ	161e4	19e5b
J.	3ee0e	0a597
$\int$	ec7d2	1620c
)	20a3f	d0f86

lignes tags


- Un cache associatif est composé d'ensembles (set) d'emplacement
- Dans un cache M-associatif, les sets sont composés de M ways











set index	Cache 2-a	ssociative
0 {	12351	c8d88
	7e99a	85329
1 {	1a0a9	1a518
	65d68	9a046
$2\left\{ \right.$	1a8d2	163ca
	49c73	236f7
3 {	4febe	1d924
	313ce	280a8
	lignes	tags












- Si aucun tag ne correspond au tag demandé → cache miss
- Il faut charger la ligne demandée depuis la mémoire principale
- Dans quelle way stocker la nouvelle ligne → quelle ligne évincer?



# Cache associatif : stratégie d'éviction

- Au moment d'un cache miss dans un cache M-associatif
  - La ligne demandée est chargée depuis la mémoire
  - Il faut décider dans quel way stocker la nouvelle ligne
  - Il faut décider quelle ligne évincer du cache
- Il existe plusieurs stratégies d'éviction
  - Least Recently Used → profite de la localité temporelle
  - Not Recently Used → approximation peu coûteuse de LRU
  - Most Recently Used → activée quand le hit rate devient trop faible
- La stratégie utilisée varie selon les implémentations
  - Les contrôleurs de cache sont des circuits complexes
  - Peuvent choisir la stratégie en fonction des accès observés

#### Cache associatif: résumé

- Un cache M-associatif d'une taille de N lignes est un tableau à N/M entrées indexées
  - Chaque entrée d'un cache M-associatif s'appelle un set
  - Chaque set d'un cache *M*-associatif contient *M* ways
- L'index est la partie d'un adresse qui désigne le set associé à l'adresse
  - Une ligne à l'adresse A peut être stockée dans n'importe quelle way du set associé à l'adresse A
  - Un cache M-associatif stocke jusqu'à M lignes avec le même index sans qu'il n'y ait de collision
- Lors d'un cache miss, le contrôleur doit charger la ligne demandée depuis la mémoire dans le set associé
  - Le contrôleur doit décider quelle ligne évincer du set
  - Il existe plusieurs stratégies d'éviction → objectif : maximiser le hit rate
  - Chaque contrôleur de cache *M*-associatif implémente une ou plusieurs de ces stratégies

• Les programmes accèdent souvent à la mémoire de la même manière

```
for (i = 0; i < len; i++) {
    elm = array[i];
    ...
}</pre>
```

```
while (cursor != NULL) {
    ...
    cursor = cursor->next;
}
```

• Les programmes accèdent souvent à la mémoire de la même manière

```
for (i = 0; i < len; i++) {
    elm = array[i];
    ...
}</pre>
```

- Au temps  $t \to accès à A$
- Au temps  $t+1 \rightarrow \text{accès à } A+N$
- Au temps  $t+2 \rightarrow accès à A+2 \cdot N$

```
while (cursor != NULL) {
    ...
    cursor = cursor->next;
}
```

Les programmes accèdent souvent à la mémoire de la même manière

```
for (i = 0; i < len; i++) {
   elm = array[i];
   ...
}</pre>
```

- Au temps  $t \to accès à A$
- Au temps  $t+1 \rightarrow \text{accès à } A+N$
- Au temps  $t + 2 \rightarrow \text{accès à } A + 2 \cdot N$

```
while (cursor != NULL) {
    ...
    cursor = cursor->next;
}
```

- Au temps  $t \to accès à A$
- Au temps t+1 o accès à \*A=B
- Au temps  $t + 2 \rightarrow$  accès à \*B = C

• Les programmes accèdent souvent à la mémoire de la même manière


```
for (i = 0; i < len; i++) {
    elm = array[i];
    ...
}</pre>
```


- Au temps  $t \to accès à A$
- Au temps  $t+1 \rightarrow \text{accès à } A+N$
- Au temps  $t+2 \rightarrow \text{accès à } A+2 \cdot N$


```
while (cursor != NULL) {
    ...
    cursor = cursor->next;
}
```


- Au temps  $t \to accès à A$
- Au temps t+1 o accès à \*A=B
- Au temps  $t + 2 \rightarrow accès à *B = C$


 La manière dont un processus accède à la mémoire s'appelle un motif d'accès














 Les contrôleurs de cache tentent de prédire les accès futurs en détectant les motifs d'accès




 Quand le contrôleur de cache détecte un motif, il prefetch automatiquement les prochaines données



- Quand le contrôleur de cache détecte un motif, il prefetch automatiquement les prochaines données
- Le *prefetcher* et le CPU fonctionnent en parallèle ightarrow pas de stall



- Quand le contrôleur de cache détecte un motif, il prefetch automatiquement les prochaines données
- Le *prefetcher* et le CPU fonctionnent en parallèle  $\rightarrow$  pas de stall
- Si la prédiction est correcte, le prefetching augmente le hit rate



- Quand le contrôleur de cache détecte un motif, il prefetch automatiquement les prochaines données
- Le *prefetcher* et le CPU fonctionnent en parallèle ightarrow pas de stall
- Si la prédiction est correcte, le prefetching augmente le hit rate
- Si la prédiction est érronée, consommation inutile de ressources
  - Ligne de cache évincée sans contrepartie
  - Consommation de bande passante mémoire

#### Mémoire cache : résumé

- La mémoire cache est une mémoire secondaire rapide de plus faible capacité que la mémoire principale
  - La mémoire cache tire parti des principes de localité pour avoir à disposition les données demandées par le CPU
  - Les données sont échangées sous forme de ligne de cache
- Le cache direct associe à chaque adresse un slot de cache unique
  - Le slot d'une ligne est déterminé par l'index de son adresse
  - Si deux lignes ont le même index, elles sont en conflit
- Le cache M-associatif associe à chaque adresse un slot parmis M
  - Un ensemble de M slots possibles (les ways) s'appelle un set
  - Le set d'une ligne est déterminé par l'index de son adresse
  - Le cache décide quelle ligne évincer d'un set avec une stratégie d'éviction
- Le prefetcher est la partie du cache qui détecte les motifs d'accès
  - En fonction du motif observé, le prefetcher va chercher en mémoire principale les lignes prochainement accédées

#### Plan du cours


Mémoire cache en monocœur


Hiérarchie mémoire et mémoire cache Cache direct et collisions d'adresses Cache associatif et stratégies d'éviction Motifs d'accès et *prefetching* 

② Caches hiérarchiques Topologie de caches et stratégies d'inclusion Contrôle logiciel du cache


J. Sopena NMV : Mémoires cache des CPU

25 / 37







- Un cache de 10 Ko est très petit devant la mémoire (100 Go)
  - Beaucoup de cache miss, même avec une bonne localité
- Augmenter la taille du cache  $\rightarrow$  impossible sans augmenter la latence




- Un cache de 10 Ko est très petit devant la mémoire (100 Go)
  - Beaucoup de cache miss, même avec une bonne localité
- ullet Augmenter la taille du cache ightarrow impossible sans augmenter la latence
- Ajouter un second cache entre le premier cache et la mémoire




- Un cache de 10 Ko est très petit devant la mémoire (100 Go)
  - Beaucoup de cache miss, même avec une bonne localité
- ullet Augmenter la taille du cache o impossible sans augmenter la latence
- Ajouter un second cache entre le premier cache et la mémoire
- Ajouter un troisième cache entre le second cache et la mémoire



- Un cache de 10 Ko est très petit devant la mémoire (100 Go)
  - Beaucoup de cache miss, même avec une bonne localité
- ullet Augmenter la taille du cache o impossible sans augmenter la latence
- Ajouter un second cache entre le premier cache et la mémoire
  - Appelé cache L2
- Ajouter un troisième cache entre le second cache et la mémoire
  - Appelé cache L3




- Un cache de 10 Ko est très petit devant la mémoire (100 Go)
  - Beaucoup de cache miss, même avec une bonne localité
- ullet Augmenter la taille du cache o impossible sans augmenter la latence
- Ajouter un second cache entre le premier cache et la mémoire
  - Appelé cache L2
- Ajouter un troisième cache entre le second cache et la mémoire
  - Appelé cache L3
  - Appelé Last Level Cache (quand c'est le cas)




27 / 37


• Un cache L2 privé par cœur  $\rightarrow$  meilleure localité



- Un cache L2 privé par cœur → meilleure localité
- Un unique cache L3 pour tous les cœurs → moins de communications




- Un cache L2 privé par cœur → meilleure localité
- Un unique cache L3 pour tous les cœurs  $\rightarrow$  moins de communications




• Le cœur fait systématiquement une requête au cache L1

- Un cache L2 privé par cœur → meilleure localité
- Un unique cache L3 pour tous les cœurs  $\rightarrow$  moins de communications




- Le cœur fait systématiquement une requête au cache L1
- Si un niveau de cache miss, il transmet la requête au niveau suivant

- Un cache L2 privé par cœur → meilleure localité
- ullet Un unique cache L3 pour tous les cœurs o moins de communications




- Le cœur fait systématiquement une requête au cache L1
- Si un niveau de cache miss, il transmet la requête au niveau suivant
- Si le LLC miss, il transmet à la mémoire principale

- Un cache L2 privé par cœur  $\rightarrow$  meilleure localité
- ullet Un unique cache L3 pour tous les cœurs o moins de communications




- Le cœur fait systématiquement une requête au cache L1
- Si un niveau de cache miss, il transmet la requête au niveau suivant
- Si le LLC miss, il transmet à la mémoire principale
- Plusieurs requêtes peuvent être émises en parallèle

- Un cache L2 privé par cœur → meilleure localité
- Un unique cache L3 pour tous les cœurs  $\rightarrow$  moins de communications



- Le cœur fait systématiquement une requête au cache L1
- Si un niveau de cache miss, il transmet la requête au niveau suivant
- Si le LLC miss, il transmet à la mémoire principale
- Plusieurs requêtes peuvent être émises en parallèle
  - Si une des requêtes est servie, les autres requêtes sont annulées


- Un cache L2 privé par cœur → meilleure localité
- ullet Un unique cache L3 pour tous les cœurs o moins de communications



- Le cœur fait systématiquement une requête au cache L1
- Si un niveau de cache miss, il transmet la requête au niveau suivant
- Si le LLC miss, il transmet à la mémoire principale
- Plusieurs requêtes peuvent être émises en parallèle
  - Si une des requêtes est servie, les autres requêtes sont annulées
- Plusieurs niveaux de prefetching


#### Stratégies d'inclusion

• En cas de cache miss sur plusieurs niveaux de cache  $\rightarrow$  où est stockée la nouvelle ligne? Tous les niveaux? L1?




#### Stratégies d'inclusion


• Toute ligne transmise au cœur est stockée au moins en cache L1




28 / 37




- Le cache LX est inclusif du cache LY (Y < X)
  - Si une ligne A est présente dans LY
  - Alors la ligne A est présente dans LX



- Le cache LX est inclusif du cache LY (Y < X)
  - Si une ligne A est présente dans LY
  - Alors la ligne A est présente dans LX
- Quand miss LY et miss LX




- Le cache LX est inclusif du cache LY (Y < X)
  - Si une ligne A est présente dans LY
  - Alors la ligne A est présente dans LX
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LX et LY




- Le cache LX est inclusif du cache LY (Y < X)
  - Si une ligne A est présente dans LY
  - Alors la ligne A est présente dans LX
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LX et LY
- Quand la ligne A est évincée de LY

Toute ligne transmise au cœur est stockée au moins en cache L1




- Le cache LX est inclusif du cache LY (Y < X)
  - Si une ligne A est présente dans LY
  - Alors la ligne A est présente dans LX
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LX et LY
- Quand la ligne A est évincée de LY → pas d'effet sur LX

28 / 37




- Le cache LX est inclusif du cache LY (Y < X)
  - Si une ligne A est présente dans LY
  - Alors la ligne A est présente dans LX
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LX et LY
- Quand la ligne A est évincée de  $LY \rightarrow pas$  d'effet sur LX
- Quand la ligne A est évincée de LX


Toute ligne transmise au cœur est stockée au moins en cache L1




- Le cache LX est inclusif du cache LY (Y < X)
  - Si une ligne A est présente dans LY
  - Alors la ligne A est présente dans LX
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LX et LY
- Quand la ligne A est évincée de  $LY \rightarrow pas$  d'effet sur LX
- Quand la ligne A est évincée de LX → eviction de LY




- Les caches LX et LY sont exclusifs
  - Une ligne A est présente dans au plus un des caches
  - Quand Y = X 1, on dit que LX est le *victim cache* de LY




- Les caches LX et LY sont exclusifs
  - Une ligne A est présente dans au plus un des caches
  - Quand Y = X 1, on dit que LX est le *victim cache* de LY
- Quand miss LY et miss LX




- Les caches LX et LY sont exclusifs
  - Une ligne A est présente dans au plus un des caches
  - Quand Y = X 1, on dit que LX est le *victim cache* de LY
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LY




- Les caches LX et LY sont exclusifs
  - Une ligne A est présente dans au plus un des caches
  - Quand Y = X 1, on dit que LX est le *victim cache* de LY
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LY
- Quand miss LY et hit LX




- Les caches LX et LY sont exclusifs
  - Une ligne A est présente dans au plus un des caches
  - Quand Y = X 1, on dit que LX est le *victim cache* de LY
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LY
- Quand miss LY et hit LX  $\rightarrow$  la ligne est évincée de LX



- Les caches | X et | Y sont exclusifs
  - Une ligne A est présente dans au plus un des caches
  - Quand Y = X 1, on dit que LX est le *victim cache* de LY
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LY
- Quand miss LY et hit LX  $\rightarrow$  la ligne est évincée de LX
- Quand la ligne A est évincée de LY




- Les caches LX et LY sont exclusifs
  - Une ligne A est présente dans au plus un des caches
  - Quand Y = X 1, on dit que LX est le *victim cache* de LY
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LY
- Quand miss LY et hit LX  $\rightarrow$  la ligne est évincée de LX
- Quand la ligne A est évincée de LY  $\rightarrow$  elle va dans LX




- Les caches LX et LY sont exclusifs
  - Une ligne A est présente dans au plus un des caches
  - Quand Y = X 1, on dit que LX est le *victim cache* de LY
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LY
- Quand miss LY et hit LX → la ligne est évincée de LX
- Quand la ligne A est évincée de LY → elle va dans LX
- Quand la ligne A est évincée de LX


29 / 37




- Les caches | X et | Y sont exclusifs
  - Une ligne A est présente dans au plus un des caches
  - Quand Y = X 1, on dit que LX est le *victim cache* de LY
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LY
- Quand miss LY et hit LX  $\rightarrow$  la ligne est évincée de LX
- Quand la ligne A est évincée de LY  $\rightarrow$  elle va dans LX
- Quand la ligne A est évincée de LX  $\rightarrow$  pas d'effet sur LY



- Les caches LX et LY sont Ni Inclusif Ni Exclusif
  - Pas d'éviction forcée.




- Les caches LX et LY sont Ni Inclusif Ni Exclusif
  - Pas d'éviction forcée
- Quand miss LY et miss LX




- Les caches LX et LY sont Ni Inclusif Ni Exclusif
  - Pas d'éviction forcée
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LX et LY


30 / 37




- Les caches LX et LY sont Ni Inclusif Ni Exclusif
  - Pas d'éviction forcée
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LX et LY
- Quand la ligne A est évincée de LY



- Les caches LX et LY sont Ni Inclusif Ni Exclusif
  - Pas d'éviction forcée
- Quand miss LY et miss LX → la nouvelle ligne va dans LX et LY
- Quand la ligne A est évincée de LY → pas d'effet sur LX



- Les caches LX et LY sont Ni Inclusif Ni Exclusif
  - Pas d'éviction forcée
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LX et LY
- Quand la ligne A est évincée de  $LY \rightarrow pas$  d'effet sur LX
- Quand la ligne A est évincée de LX



- Les caches LX et LY sont Ni Inclusif Ni Exclusif
  - Pas d'éviction forcée
- Quand miss LY et miss LX  $\rightarrow$  la nouvelle ligne va dans LX et LY
- Quand la ligne A est évincée de  $LY \rightarrow pas$  d'effet sur LX
- Quand la ligne A est évincée de  $LX \rightarrow pas$  d'effet sur LY

#### Stratégies d'inclusion : résumé

- Les différents niveaux de cache peuvent se combiner différemment
  - Combinaison via des stratégies d'inclusion
  - Comment une ligne A s'échange entre les niveaux LX et LY (Y < X)
- Stratégie inclusive : si A est dans LY, alors A est dans LX
  - Gain de temps  $\rightarrow$  si miss LX alors pas de requête à LY (cache partagé)
  - ullet Perte de place o même ligne stockée dans deux caches en même temps
- Stratégie exclusive : si A est dans un cache, alors A n'est pas dans l'autre
  - Gain de place  $\rightarrow$  capacité totale = somme de LX et LY
  - Consommation de bande passante  $\rightarrow$  transferts entre LX et LY
- Stratégie NINE : pas de contrainte
  - Gain de place  $\rightarrow$  capacité totale  $\simeq$  somme de LX et LY
  - Pas de gain ni de perte de temps

- Le prefetching est fait automatiquement par le contrôleur de cache
  - Tente de prédire le prochain accès en se basant sur les accès passés
  - Mauvaise prédiction  $\rightarrow$  consommation de ressources inutile
- Le logiciel peut demander un prefetch  $\rightarrow$  instructions dédiées
  - Le programmeur connaît le programme exécuté → meilleure prédiction
  - Requête traitée en parallèle des instructions suivantes  $\rightarrow$  pas de stall


- Le prefetching est fait automatiquement par le contrôleur de cache
  - Tente de prédire le prochain accès en se basant sur les accès passés
  - Mauvaise prédiction  $\rightarrow$  consommation de ressources inutile
- Le logiciel peut demander un prefetch ightarrow instructions dédiées
  - Le programmeur connaît le programme exécuté → meilleure prédiction
  - Requête traitée en parallèle des instructions suivantes  $\rightarrow$  pas de stall
- prefetch ⇒ prefetch simple en lecture ≃ lecture mémoire standard

- Le prefetching est fait automatiquement par le contrôleur de cache
  - Tente de prédire le prochain accès en se basant sur les accès passés
  - ullet Mauvaise prédiction o consommation de ressources inutile
- ullet Le logiciel peut demander un prefetch o instructions dédiées
  - Le programmeur connaît le programme exécuté → meilleure prédiction
  - Requête traitée en parallèle des instructions suivantes  $\rightarrow$  pas de stall
- prefetch ⇒ prefetch simple en lecture ≃ lecture mémoire standard
- prefecthw ⇒ prefetch simple en écriture → état Modified

- Le prefetching est fait automatiquement par le contrôleur de cache
  - Tente de prédire le prochain accès en se basant sur les accès passés
  - Mauvaise prédiction  $\rightarrow$  consommation de ressources inutile
- ullet Le logiciel peut demander un prefetch o instructions dédiées
  - Le programmeur connaît le programme exécuté ightarrow meilleure prédiction
  - Requête traitée en parallèle des instructions suivantes  $\rightarrow$  pas de stall
- prefetch ⇒ prefetch simple en lecture ≃ lecture mémoire standard
- prefecthw ⇒ prefetch simple en écriture → état Modified
- prefetchnta ⇒ prefetch en minimisant la pollution de cache
  - Charger en cache L1 uniquement
  - Interdire l'éviction en niveau de cache supérieur

- Le prefetching est fait automatiquement par le contrôleur de cache
  - Tente de prédire le prochain accès en se basant sur les accès passés
  - Mauvaise prédiction  $\rightarrow$  consommation de ressources inutile
- Le logiciel peut demander un prefetch ightarrow instructions dédiées
  - Le programmeur connaît le programme exécuté o meilleure prédiction
  - Requête traitée en parallèle des instructions suivantes ightarrow pas de stall
- prefetch ⇒ prefetch simple en lecture ≃ lecture mémoire standard
- $prefecthw \Rightarrow prefetch simple en écriture \rightarrow état Modified$
- prefetchnta ⇒ prefetch en minimisant la pollution de cache
  - Charger en cache L1 uniquement
  - Interdire l'éviction en niveau de cache supérieur
- Ne peut pas déclencher de faute de page

- Le prefetching est fait automatiquement par le contrôleur de cache
  - Tente de prédire le prochain accès en se basant sur les accès passés
  - ullet Mauvaise prédiction o consommation de ressources inutile



- prefetchnta ⇒ prefetch en minimisant la pollution de cache
  - Charger en cache L1 uniquement
  - Interdire l'éviction en niveau de cache supérieur

Ne peut pas déclencher de faute de page

- Le prefetching est fait automatiquement par le contrôleur de cache
  - Tente de prédire le prochain accès en se basant sur les accès passés
  - ullet Mauvaise prédiction o consommation de ressources inutile



- prefetchnta ⇒ prefetch en minimisant la pollution de cache
  - Charger en cache L1 uniquement
  - Interdire l'éviction en niveau de cache supérieur

Ne peut pas déclencher de faute de page

## Contrôle logiciel du cache : éviction

- Les lignes sont automatiquement évincées du cache
  - Évènement non prédictible pour le logiciel
  - Stratégies d'éviction complexes : pas toujours la meilleure ligne choisie
- Le logiciel peut demander une éviction o instructions dédiées
  - Contrôle fin des ways d'un cache associatif  $\rightarrow$  performance
  - Synchronisation avec les périphériques → validité

## Contrôle logiciel du cache : éviction


- Les lignes sont automatiquement évincées du cache
  - Évènement non prédictible pour le logiciel
  - Stratégies d'éviction complexes : pas toujours la meilleure ligne choisie
- Le logiciel peut demander une éviction o instructions dédiées
  - Contrôle fin des ways d'un cache associatif → performance
  - Synchronisation avec les périphériques → validité
- clflush ⇒ évince une ligne donnée de tous les niveaux de cache
  - Si la ligne est dirty, elle est propagée en mémoire

# Contrôle logiciel du cache : éviction

- Les lignes sont automatiquement évincées du cache
  - Évènement non prédictible pour le logiciel
  - Stratégies d'éviction complexes : pas toujours la meilleure ligne choisie
- Le logiciel peut demander une éviction o instructions dédiées
  - Contrôle fin des ways d'un cache associatif → performance
  - Synchronisation avec les périphériques → validité
- clflush ⇒ évince une ligne donnée de tous les niveaux de cache
  - Si la ligne est dirty, elle est propagée en mémoire
- wbinvd ⇒ invalide tout le cache (instruction privilégiée)
  - Les lignes dirty sont propagées en mémoire
  - Exemple d'utilisation : effectuer toutes les modifications en mémoire principale avant de lancer un transfert DMA

## Contrôle logiciel du cache : table des pages


- Le bit Page Cache Disable indique si les lignes de la page peuvent être mises en cache
- Le bit Page Write Through indique si les lignes de la page peuvent être dirty



- Quand un cœur modifie une ligne marquée write through
  - La ligne est modifiée dans le cache
  - La ligne est modifiée en mémoire principale

## Contrôle logiciel du cache : table des pages

- Le bit Page Cache Disable indique si les lignes de la page peuvent être mises en cache
- Le bit Page Write Through indique si les lignes de la page peuvent être dirty



- Quand un cœur modifie une ligne marquée write through
  - La ligne est modifiée dans le cache
  - La ligne est modifiée en mémoire principale
- Utile pour les périphériques mappés en mémoire
  - Exemple : la mémoire CGA (vidéo)

# Contrôle logiciel du cache : résumé

- En espace utilisateur, le fonctionnement des caches est transparent
  - Affecte uniquement les performances
  - Un contrôle fin est possible avec prefetch\* et clflush

- En noyau, le fonctionnement des caches est souvent transparent
  - Affecte également les performances
  - Peut affecter le fonctionnement du système  $\rightarrow$  DMA, CGA, ...
  - Un contrôle explicite est possible avec wbinvd et la pagination

#### Conclusion: mémoire cache en monocœur

- La mémoire principale fournit les données trop lentement par rapport à la consommation du processeur
  - Problème de latence d'accès aux données et aux instructions
  - La mémoire cache est une zone de stockage intermédiaire
  - Échange des lignes de cache avec la mémoire principale et le CPU
  - Réduit la latence d'accès grâce aux principes de localité
- ullet Il existe plusieurs types de cache o cache direct, cache associatif
  - Utilise l'adresse des lignes de cache pour choisir où les stocker
  - M lignes sont en conflit si elles ne peuvent pas être stockées en même temps dans le cache
  - Les caches associatifs utilisent des stratégies d'éviction pour minimiser l'impact des conflits
- Les mémoires cache tentent de prédire les accès futurs pour charger les lignes en avance
  - Un chargement de ligne qui résulte d'une prédiction est un prefetch
  - Le prefetching est fait automatiquement par les contrôleurs de cache
  - Le prefetching fonctionne bien pour les motifs d'accès simples

# Conclusion : cache hiérarchique

- II existe plusieurs niveaux de cache → L1, L2, ..., LLC
  - Si une ligne est absente du niveau LX, elle est recherchée dans le niveau L(X+1)
  - Les différents niveaux de cache communiquent entre eux selon des stratégies d'inclusion
- Le logiciel peut contrôler finement le cache
  - Obtenir de meilleurs performances
  - Guarantir que des données sont bien en mémoire principale