UNIVERSIDAD NACIONAL DE SAN ANTONIO ABAD DEL CUSCO

FACULTAD DE INGENIERÍA ELÉCTRICA, ELECTRÓNICA, INFORMÁTICA Y MECÁNICA

ESCUELA PROFESIONAL DE INGENIERÍA INFORMÁTICA Y DE SISTEMAS





Tema: Circuitos Cuánticos

Integrantes

N.º	Apellidos y nombres completos	Código
1	Brayan Vladymir Molocho Condori	164244
2	Haider Alex Carpio Hermoza	164563
3	Vitorino Marín Efraín	160337

Asignatura: Computación Cuántica (IF460AIN)
Docente: Raúl Huillca Huallparimachi
Semestre: 2026-II

Cusco – Perú
Octubre de 2026

Índice

Introducción **3**

Artículos seleccionados **3**

1. Resource-Efficient Quantum Circuit Design for Reversible Logic Implementation **4**

2. Quantum simulation of Boolean logic, digital circuits, and cryptographic schemes **5**

3. Leveraging Different Boolean Function Decompositions to Reduce T-Count in LUT-Based Quantum Circuit Synthesis **6**

4. Q-Map: quantum circuit implementation of boolean functions **7**

Cuadro comparativo y conclusiones **8**

Referencias **8**

Introducción

Los computadores cuánticos procesan la información mediante compuertas unitarias y, por tanto, reversibles; en cambio, las compuertas booleanas clásicas como AND, OR o NAND borran información y no pueden usarse directamente. Por ello, implementar lógica y aritmética clásicas en un circuito cuántico exige rediseñarlas de forma reversible, normalmente con compuertas NOT, CNOT y Toffoli y, a menudo, con qubits auxiliares (ancillas). En los dispositivos NISQ actuales, donde el ruido crece con el número de qubits y de compuertas de dos qubits, y en el régimen tolerante a fallos, donde las compuertas T son las más costosas, cada diseño debe equilibrar qubits, compuertas, profundidad y conteo T.

Este trabajo resume cuatro artículos publicados entre 2024 y 2026 sobre este problema, elegidos por su relación con los circuitos cuánticos y los circuitos booleanos equivalentes del curso de Computación Cuántica: un diseño basado en la transformada cuántica de Fourier [1], una biblioteca que convierte circuitos digitales y cifrados clásicos en circuitos cuánticos [2], una síntesis por tablas de búsqueda que reduce las compuertas T [3] y una técnica visual para minimizar el circuito de una función booleana [4]. Cada artículo se resume en una hoja con su objetivo, el problema que aborda, cómo se solucionó, la metodología, la experimentación, los resultados y el trabajo futuro. Al final se incluyen un cuadro comparativo y las referencias en formato IEEE.

Artículos seleccionados

Ref.	Autores	Título original	Fuente	Año
[1]	Kaltehei, Kurt, Gençten y Çakmak	Resource-Efficient Quantum Circuit Design for Reversible Logic Implementation	Quantum Engineering	2026
[2]	Escanez-Exposito y Caballero-Gil	Quantum simulation of Boolean logic, digital circuits, and cryptographic schemes	Logic Journal of the IGPL	2026
[3]	Clarino, Asada, Matsuo y Yamashita	Leveraging Different Boolean Function Decompositions to Reduce T-Count in LUT-Based Quantum Circuit Synthesis	IEICE Trans. Inf. & Syst.	2025
[4]	Hajjdiab, Khalil y Eleuch	Q-Map: quantum circuit implementation of boolean functions	Physica Scripta	2024

1. Resource-Efficient Quantum Circuit Design for Reversible Logic Implementation

A. Kaltehei, M. Kurt, A. Gençten y S. Çakmak (2026)

Quantum Engineering, 2026:9882453. doi:10.1155/que2/9882453 [1]

Objetivo

Construir las contrapartes cuánticas reversibles de las compuertas AND, NAND, OR, NOR y XOR con una única plantilla: un sumador basado en la transformada cuántica de Fourier (QFT) que emula un semisumador digital. Además, demostrar su reversibilidad, generalizar la construcción a N entradas con $N + \log_2 N$ qubits y cuantificar el compromiso entre qubits y compuertas frente a las síntesis estándar.

Problema

Las compuertas booleanas clásicas son irreversibles (borran información) y la síntesis estándar con escalera de Toffoli requiere $2N - 1$ qubits para N entradas. En dispositivos NISQ el error crece con el número de qubits y de compuertas, así que reducir el ancho del circuito suele encarecer su volumen (compuertas × profundidad).

Cómo se solucionó

Un solo bloque aritmético, el sumador QFT sobre $|A, q_0, q_1\rangle$, entrega las cinco compuertas: solo se insertan puertas X y SWAP antes y después, apoyándose en las leyes de De Morgan. Para N entradas se usa un acumulador de conteo de población (peso de Hamming) que permite leer AND, NAND, OR, NOR y paridad desde el mismo circuito.

Metodología

- Sumador tipo Draper: QFT → fases controladas → QFT^{-1}, equivalente a $U_{\mathrm{add}}|x\rangle|q_1\rangle = |x + q_1 \bmod 4\rangle|q_1\rangle$; el acarreo queda en $|A\rangle$ y la suma en $|q_0\rangle$.
- Cada compuerta es $G = V_{\mathrm{post}} U_{\mathrm{add}} V_{\mathrm{pre}}$, p. ej. $G_{\mathrm{NAND}} = X_A U_{\mathrm{add}}$, $G_{\mathrm{NOR}} = U_{\mathrm{add}}(X_{q_0} X_{q_1})$ y $G_{\mathrm{XOR}} = \mathrm{SWAP}_{A,q_0} U_{\mathrm{add}}$; su reversibilidad se prueba con $G^\dagger G = I$ y se verifica numéricamente (error $< 10^{-10}$).
- Generalización a $N = 2^n$ entradas: acumulador de $n + 1$ bits; el bit más significativo vale 1 solo si todas las entradas valen 1 (AND) y el menos significativo da la paridad; $N_{CP} = (n + 1)(N + n - 1) = O(N \log N)$.

Experimentación

Validación en tres niveles: simulación sin ruido en Qiskit (todas las entradas, $N \leq 8$); simulación con el modelo de ruido calibrado de `ibm_marrakesh` (Heron r2, 156 qubits); y ejecución real en esa QPU con 4096 shots por entrada. Se probaron las 20 combinaciones de las 5 compuertas de 2 entradas y las 16 de un NAND de 4 entradas (6 qubits), y se compararon qubits, CX, profundidad, conteo T y éxito frente a Toffoli/CNOT/X y a cuatro síntesis MCX (escalera, v-chain, 1 ancilla y sin ancilla).

Resultados

- En los 36 casos la salida más probable coincide con la tabla de verdad; éxito en hardware de 0.971–0.987 (2 entradas) y 0.884–0.933 (NAND de 4 entradas).
- Con $N = 2$ equivale a la versión con Toffoli tras transpilar (10 vs. 9–10 CZ, éxito ≈ 0.99): su valor es la plantilla uniforme. En XOR no hay ventaja y el conteo T es mayor (9 vs. 7).
- Con $N = 16$ usa 20 qubits (vs. 31) y es la opción con menos compuertas entre las de pocos ancillas, pero la escalera sigue ganando en CX y fidelidad (NAND de 4 entradas: 27 CZ y éxito 0.978 vs. 51 CZ y 0.953 simulado).

Tabla 1. AND de $N = 16$ entradas compilado a $\{CX, U\}$ (datos del artículo).

Método	Qubits	CX	Profundidad
QFT (este trabajo)	20	175	119
Escalera de Toffoli	31	90	95
MCX v-chain	31	90	180
MCX con 1 ancilla	18	232	446
MCX sin ancilla	17	1732	3011

Trabajo futuro

Evaluar la QFT aproximada para N grande (donde los ángulos $\pi/2^n$ exigen más precisión), ejecutar en dispositivos con mayor conectividad o acopladores ajustables, combinar con mitigación de errores, integrar la lógica en procesadores aritméticos basados en QFT y demostrar en hardware la lectura multifunción (AND/paridad/umbral).

2. Quantum simulation of Boolean logic, digital circuits, and cryptographic schemes

D. Escanez-Exposito y P. Caballero-Gil (2026)

Logic Journal of the IGPL, 34(1), jzaf019. doi:10.1093/jigpal/jzaf019 [2]

Objetivo

Extender la biblioteca de código abierto *QuantumSolver Composer* (basada en Qiskit) para generar automáticamente circuitos cuánticos reversibles a partir de definiciones de circuitos digitales clásicos, y usarlos para implementar sistemas de cifrado clásicos y un AES simplificado (S-AES), como herramienta didáctica y de experimentación.

Problema

Para quien viene de la electrónica digital es difícil entender y programar circuitos cuánticos; además, la reversibilidad (mismo número de entradas y salidas) obliga a rediseñar cada circuito clásico. No existían implementaciones públicas en Qiskit de cifrados simétricos como S-AES para experimentar con ellos.

Cómo se solucionó

Una librería modular que traduce circuitos clásicos a su versión cuántica reversible: semisumador, sumador completo, codificador ($2^n \to n$), decodificador ($n \to 2^n$) y multiplexor. Con ellos se construyen los cifrados Vernam, César, Vigenère, de permutación y S-AES, accesibles desde una interfaz web y una línea de comandos.

Metodología

- Semisumador: AND (acarreo), XOR (suma) y un SWAP final. Sumador completo: sum $= a \oplus b \oplus c_{in}$ y $c_{out} = ab + c_{in}(a \oplus b)$.
- Codificador, decodificador y multiplexor: registros independientes de entrada y salida más auxiliares (p. ej. el decodificador usa una copia negada de la entrada y un qubit auxiliar).
- Cifrados por sustitución (Vernam, César, Vigenère): XOR con la clave implementada con CNOT. Cifrado por permutación: tres registros (mensaje, clave, salida) y SWAP controlados según cada símbolo de la clave.
- S-AES de 16 bits y 2 rondas con nibbles de 4 bits: AddRoundKey, S-box, ShiftRows (SWAP triviales) y MixColumns optimizado con CNOT; se usa `reset` para ahorrar qubits auxiliares y evitar descomputar.

Experimentación

Los circuitos se generan con la propia herramienta, se simulan con Qiskit y se prueban las operaciones de cifrado para validar el software, incluido S-AES. No se reportan ejecuciones masivas en hardware: un AES real requiere más qubits y de mejor calidad que los disponibles actualmente.

Resultados

- Primera implementación de S-AES en Qiskit, con código abierto y diagramas generados automáticamente por la herramienta.
- No es óptima en costo cuántico (tabla), pero su diseño modular permite sustituir los circuitos base por versiones más eficientes. El uso de `reset` podría afectar entradas entrelazadas, aunque solo toca qubits de salida y auxiliares.

Tabla 2. Costo cuántico / qubits auxiliares (datos de la Tabla 1 del artículo).

Implementación	Semisumador	Sumador completo
QuantumSolver Composer	9 / 1	22 / 3
Sarma y Jain	5 / 1	15 / 1
Hung et al.	4 / 1	12 / 3

Trabajo futuro

Implementar una versión de AES más cercana a la real (a la espera de hardware adecuado), otros cifrados simétricos como ChaCha20 y cifrados asimétricos; comparar el rendimiento con otras herramientas de simulación cuántica y estudiar una versión sin `reset`, usando descomputación.

3. Leveraging Different Boolean Function Decompositions to Reduce T-Count in LUT-Based Quantum Circuit Synthesis

D. Clarino, N. Asada, A. Matsuo y S. Yamashita (2025)

IEICE Trans. Inf. & Syst., vol. E108-D, n.º 4, pp. 320–327. doi:10.1587/transinf.2024EDP7194 [3]

Objetivo

Reducir el número de compuertas T (T-count) de los circuitos cuánticos sintetizados con tablas de búsqueda (LUT) en el paradigma tolerante a fallos, implementando la lógica de cada nodo como un circuito de fase relativa. Para ello se propone generar funciones booleanas arbitrarias salvo una fase relativa, usando descomposición de Shannon, expansiones de Davio y construcciones balanceadas/no balanceadas.

Problema

En computación tolerante a fallos las compuertas T son mucho más costosas que NOT y CNOT: un Toffoli exacto usa 7 compuertas T, mientras que un Toffoli de fase relativa (RTOF) usa 4 a cambio de añadir una fase que depende de la entrada ($\pi/2$ para $|110\rangle$ y $|111\rangle$). En la síntesis jerárquica por LUT los nodos se calculan y se descomputan en pares sobre ancillas, y allí esas fases se cancelan; pero los trabajos previos solo cubrían casos particulares (p. ej. compuertas MCT), no funciones booleanas arbitrarias.

Cómo se solucionó

Cada nodo intermedio de la red booleana se calcula como una compuerta de un solo objetivo "hasta una fase relativa" y su inversa lo descomputa, de modo que las fases se anulan; solo los nodos de salida usan una implementación exacta (ESOP). La función de cada nodo se construye recursivamente eligiendo la mejor expansión y el mejor orden de variables.

Metodología

- Red booleana (DAG) → circuito con síntesis jerárquica por LUT: cada nodo es una compuerta U_F de un solo objetivo. El Algoritmo 1 (`relative_phase`) genera la función de forma recursiva y el Algoritmo 2 (`lut_synthesis`) recorre los nodos.
- Shannon: $F = x_k F_{x_k=1} + \overline{x_k} F_{x_k=0}$, implementado como una OR de ambas ramas. Casos base: verdadero → NOT, falso → identidad, una sola variable → CNOT.
- Expansiones de Davio: $F = F_{x_k=0} \oplus x_k F_2$ (positiva) y $F = F_{x_k=1} \oplus \overline{x_k} F_2$ (negativa), con $F_2 = F_{x_k=0} \oplus F_{x_k=1}$; solo hay una multiplicación por nivel, lo que baja el máximo de 8 a 4 compuertas T por nodo.
- Construcciones balanceadas y no balanceadas alternadas por nivel: la dependencia pasa de 2^{n-1} a $2^{(n-1)/2}$. Se prueban todos los órdenes de variables y se elige el de menor T-count.

Experimentación

Benchmarks de la suite combinacional EPFL (priority, int2float, i2c, dec, ctrl, cavlc, bar, arbiter y adder), convertidos a redes booleanas con la herramienta ABC y mapeados a LUT de 3 a 6 entradas (LUT3–LUT6); implementación en Python/Qiskit. Se comparan el método ingenuo basado en ESOP (cada LUT exacta, con código Gray o ancilla sucia de Barenco), el uso de solo Shannon y el método propuesto, midiendo el T-count relativo al caso LUT6 con ESOP.

Resultados

- T-count relativo promedio: ESOP 1.13, solo Shannon 0.72 y método propuesto 0.24, es decir, cerca del 24 % del método existente. Con LUT3 el propuesto obtiene entre 0.05 y 0.24 en 8 de los 9 circuitos.
- Excepciones: en `bar_size_2015` solo-Shannon empeora mucho (7.15 en LUT6) y en `adder_size_2022` el propuesto no supera al caso LUT6, porque ahí toda la lógica de cada salida cabe en un solo nodo; con LUT menores mejora al ESOP y a solo-Shannon, pero sigue siendo peor que con LUT6.

Tabla 3. T-count relativo al baseline ESOP con LUT6 (menor es mejor); extracto de la Tabla 1 del artículo.

Circuito (LUT3)	ESOP	Solo Shannon	Propuesto
priority_size_2022	0.26	0.16	**0.05**
bar_size_2015	**0.03**	0.21	0.07
adder_size_2022	1.94	2.54	**1.66**
Promedio (todos los LUT)	1.13	0.72	**0.24**

Trabajo futuro

Sintetizar redes booleanas que busquen explícitamente la estructura de nodos de salida independientes (el caso del `adder`) y repetir los experimentos; seguir estudiando las variables que quedan por controlar (tamaño de LUT, orden de variables, ancillas), pues los autores consideran que optimizarlas sería fructífero.

4. Q-Map: quantum circuit implementation of boolean functions

H. Hajjdiab, A. Khalil y H. Eleuch (2024)

Physica Scripta, 99, 085127. doi:10.1088/1402-4896/ad5c17 [4]

Objetivo

Proponer una técnica visual, llamada Q-Map y análoga al mapa de Karnaugh, para realizar funciones booleanas clásicas como circuitos cuánticos reversibles con un número mínimo de compuertas y de qubits auxiliares (ancillas), sin recurrir a descomposiciones complejas de funciones.

Problema

La computación clásica disipa energía al borrar información (Landauer: $kT\ln 2$ por bit, unos 3×10^{-21} J a 300 K), mientras que las compuertas cuánticas son reversibles. Sin embargo, sustituir cada compuerta clásica por su equivalente reversible genera muchos qubits ancilla, y los métodos de síntesis existentes son heurísticos y de manipulación compleja.

Cómo se solucionó

El circuito se modela como n etapas en cascada en las que cada etapa cambia un solo qubit q_i. Para cada qubit se define la función de conmutación (toggle) $T(q_i) = q_i \oplus q_i'$, que se minimiza con un mapa cuántico (Q-Map) y se implementa con la base NOT–CNOT–Toffoli, obteniendo un método exacto y visual.

Metodología

- Pasos: (1) construir $T(q_i)$ desde la tabla de verdad; (2) dibujar el Q-Map; (3) inscribir $T(q_i)$ en cada celda; (4) agrupar los 1 en bloques grandes **sin traslape**, de modo que los términos sean mutuamente excluyentes (ESOP → SOP); (5) implementar con NOT, CNOT y Toffoli.
- Q-Map optimizado: cada 1 debe estar en un número *impar* de grupos y cada 0 incluido en un número *par*, lo que permite grupos más grandes y menos compuertas.
- Se necesita ancilla solo si $T(q_i)$ depende de q_i o si un término tiene más de dos variables (Toffoli de 2 controles en Qiskit). Hay soluciones alternativas según la agrupación y según el orden de cálculo de los qubits ($O(k!)$ órdenes).

Experimentación

Dos casos de estudio en Qiskit: el convertidor de código Gray a binario de 4 bits y el sumador completo de 3 entradas (Sum y C_{out} reutilizan q_0 y q_1). El circuito Gray se ejecutó en el computador real `ibm_osaka` (Eagle r3, 3.3 % EPLG) con 10 000 shots, para todos los estados de su tabla de verdad.

Resultados

- Gray → binario: $T(q_0)$ pasó de 4 términos de 3 variables a $\bar{q}_3q_1 + q_3\bar{q}_1 + q_2$; el circuito optimizado usa 4 qubits y ninguna ancilla ($T(q_1) = q_3 + q_2$, $T(q_2) = q_3$, $T(q_3) = 0$).
- Sumador completo: 4 qubits (una ancilla guarda q_1) y dos soluciones equivalentes.
- En hardware la salida correcta fue la más probable en los casos mostrados, pero con ruido considerable (tabla); el artículo no presenta un análisis cuantitativo del costo frente a otros métodos.

Tabla 4. Resultados en `ibm_osaka` del convertidor Gray a binario (10 000 shots).

Entrada	Salida esperada	Probabilidad medida
1111	1010	58.65 %
1001	1110	69.10 %
1010	1100	58.46 %
0110	0100	33.34 %

Trabajo futuro

Estudiar los criterios para elegir el mejor orden de cálculo de los qubits objetivo y realizar un análisis formal del costo cuántico del método.

Cuadro comparativo y conclusiones

Tabla 5. Comparación de los cuatro artículos resumidos.

Aspecto	Kaltehei et al. [1]	Escanez-Exposito y Caballero-Gil [2]	Clarino et al. [3]	Hajjdiab et al. [4]
Año y fuente	2026, Quantum Engineering	2026, Logic Journal of the IGPL	2025, IEICE Trans. Inf. & Syst.	2024, Physica Scripta
Problema	Compuertas irreversibles y alto costo en qubits $(2N-1)$ de la síntesis con Toffoli	Difícil aprender y programar circuitos cuánticos; faltan cifrados simétricos en Qiskit	Alto T-count en la síntesis por LUT en computación tolerante a fallos	Muchas ancillas y métodos heurísticos al volver reversible la lógica clásica
Técnica principal	Sumador QFT como plantilla única, con puertas X/SWAP y leyes de De Morgan	Librería *QuantumSolver Composer*: sumadores, codificador, decodificador, multiplexor y cifrados	Fase relativa con Shannon, Davio y construcciones balanceadas/no balanceadas	Q-Map: minimización visual, tipo Karnaugh, de funciones de conmutación
Métrica principal	Qubits $(N+\log_2 N)$, CX, profundidad, conteo T y éxito	Costo cuántico y qubits auxiliares	T-count relativo al baseline ESOP con LUT6	Número de compuertas y de ancillas
Validación	Qiskit, simulador con ruido y `ibm_marrakesh` (36 casos)	Simulación y pruebas de cifrado en Qiskit; sin hardware	9 benchmarks EPFL con LUT3–LUT6 (Python/Qiskit)	Qiskit e `ibm_osaka` (Gray a binario, 10 000 shots)
Resultado clave	Éxito en hardware 0.971–0.987 (2 entradas) y 0.884–0.933 (4 entradas); 20 qubits vs. 31 con $N=16$	Primer S-AES en Qiskit; semisumador de costo 9 frente a 4–5 en otros diseños	T-count medio de 0.24, cerca del 24 % del método existente	Gray a binario con 4 qubits sin ancilla; acierto en hardware de 33 a 69 %
Limitación	Más CX y menor fidelidad que la escalera si hay qubits suficientes	Costo cuántico no óptimo; más didáctica que práctica	Búsqueda exhaustiva solo tratable para $n<6$; sin mejora en `adder`	Sin análisis formal de costo ni comparación con otros métodos
Trabajo futuro	QFT aproximada, mayor conectividad y mitigación de errores	AES más realista, ChaCha20 y versión sin `reset`	Redes con nodos de salida independientes; optimizar LUT y orden	Mejor orden de los qubits y análisis de costo

Conclusiones

Los cuatro artículos muestran que el diseño de circuitos cuánticos para lógica booleana consiste en equilibrar recursos: [1] reduce qubits a costa de más compuertas CX, [3] reduce compuertas T a costa de fases relativas y una búsqueda más costosa, [4] minimiza compuertas y ancillas con un método visual y manual, y [2] prioriza la claridad didáctica sobre el costo. En los trabajos que usaron hardware real de IBM ([1] y [4]), el ruido limitó la fidelidad a medida que aumentó el número de compuertas de dos qubits.

Referencias

[1] A. Kaltehei, M. Kurt, A. Gençten y S. Çakmak, "Resource-Efficient Quantum Circuit Design for Reversible Logic Implementation," *Quantum Engineering*, vol. 2026, art. 9882453, 2026. https://doi.org/10.1155/que2/9882453

[2] D. Escanez-Exposito y P. Caballero-Gil, "Quantum simulation of Boolean logic, digital circuits, and cryptographic schemes," *Logic Journal of the IGPL*, vol. 34, n.º 1, jzaf019, 2026. https://doi.org/10.1093/jigpal/jzaf019

[3] D. Clarino, N. Asada, A. Matsuo y S. Yamashita, "Leveraging Different Boolean Function Decompositions to Reduce T-Count in LUT-Based Quantum Circuit Synthesis," *IEICE Trans. Inf. & Syst.*, vol. E108-D, n.º 4, pp. 320–327, abr. 2025. https://doi.org/10.1587/transinf.2024EDP7194

[4] H. Hajjdiab, A. Khalil y H. Eleuch, "Q-Map: quantum circuit implementation of boolean functions," *Physica Scripta*, vol. 99, n.º 8, 085127, 2024. https://doi.org/10.1088/1402-4896/ad5c17