Chinese Journal of Electron Devices

Vol. 40 No. 6 Dec. 2017

Design of Doppler Radar Speed Measurement System Based on FPGA*

LI Jinming 12* ZHANG Huwei 12 GAO Wengang 12 GUO Chun 12

(1.National Key Laboratory for Electronic Measurement Technology Taiyuan 030051 China;

2. Key Laboratory of Instrumentation Science and Dynamic Measurement of Ministry of Education North University of China Taiyuan 030051 China)

Abstract: In order to realize the high real-time performance and high precision measurement of vehicle speed ,a Doppler radar speed measurement system based on FPGA is designed. The system takes FPGA as the core processor makes use of high precision ADC to acquire signals with mixed frequencies then carries out fast Fourier transform (FFT) and analyses the spectrum by Welch algorithm in FPGA which extract the Doppler frequency shift of moving vehicles then uses the Doppler effect to calculate the velocity of the vehicle under test. The results of simulation and experiment show that the system works stably and has high real-time performance the measurement accuracy is less than 1 km/h.

Key words: radar speed measurement; FFT; FPGA; spectrum analysis **EEACC**: **7950 doi:** 10.3969/j.issn.1005-9490.2017.06.016

基于 FPGA 的多普勒雷达测速系统设计*

李锦明12* 张虎威12 高文刚12 郭 淳12

(1.中北大学电子测试国家重点实验室 太原 030051; 2.中北大学仪器科学与动态测试教育部重点实验室 太原 030051)

摘 要: 为了实现对车辆速度进行高实时性、高精度的测量,设计了一种基于 FPGA 的多普勒雷达测速系统。系统以 Spartan 6 系列 FPGA 作为核心处理器,使用高精度 ADC 采集微波雷达模块输出的混频信号,将数据通过 FPGA 进行快速傅里叶变换 (FFT) 处理并利用 Welch 算法进行频谱分析,提取出运动车辆的多普勒频移,进而根据多普勒效应计算出被测车辆的运动速度。仿真和实验结果表明: 系统工作稳定,具有较高的实时性,测量精度小于 1 km/h。

关键词: 雷达测速; FFT; FPGA; 频谱分析

中图分类号: TN953+.1 文献标识码: A

交通运输是国家经济发展的基础 近年来随着我 国经济的高速发展 高速公路与高铁都得到了飞速的 发展,智能交通已经成为了交通运输建设的一大趋 势[1]。车辆速度是影响交通安全与智能化的主要因 素 随着车速的不断提高和车流量的不断增大 对车 辆速度测量系统实时性与精度的要求也越来越 高[2-3]。传统的光电测速、视频测速以及线圈测速等 方法已经逐渐不能满足高实时性、高精度的测量要 求 雷达测速凭借其测速快、测量准确以及可移动测 量等优点 已经成为交通运输中运用最广泛的测速方 法[4]。目前 国内多数雷达测速系统都使用 DSP 作 为处理芯片,但是随着 FPGA 技术的不断发展,使得 FPGA 在数字信号处理领域显示出特有的优势 特别 是在进行大点数 FFT 计算时 FPGA 并行设计的特点 将极大地提升处理速度 这使得基于 FPGA 的测速系 统设计将具有很大的实时性优势[5]。

项目来源: 国家自然科学基金项目(61335008) 收稿日期: 2016-10-21 修改日期: 2016-11-18 文章编号: 1005-9490(2017) 06-1408-06

本文利用 Welch 算法对传统周期图法进行了改进 提高了频谱分辨率和系统抗干扰能力 并且使用 FPGA 对算法进行了优化和硬件实现 ,极大地提高了系统的测量精度与实时性 ,实现了对车辆运行速度的有效测量。

1 多普勒雷达测速原理

1.1 多普勒效应

当波源和接收物体间存在径向相对移动时,接收波的频率将会发生变化。波源移向接收物体时接收波频率变高,而波源背离接收物体时接收频率变低,发射波与接收波的频率差就是运动物体的多普勒频移^[6]。

1.2 雷达测速原理

如图 1 所示 ,当被测车辆向微波雷达运动时,根据多普勒效应,车辆的接收频率 f_0 会随着车速的变化而变化:

$$f_0 = \frac{c - v}{v} f_1 \tag{1}$$

式中: f_1 为微波雷达发射的电磁波频率; c 为光速; v 为车辆运行的速度。同理 ,反射波的频率 f_2 也会发生改变:

$$f_2 = \frac{v}{c+v} f_0 \tag{2}$$




图 1 雷达测速示意图

可以得出发射频率与接收频率的关系:

$$f_2 = \frac{c - v}{c + v} f_1 \tag{3}$$

因此,可以得出被测车辆的多普勒频移:

$$f_d = f_1 - f_2 \approx \frac{2v}{c} f_1$$
 (4)

最后可以得到车辆运行的速度 其计算公式为

$$v = \frac{f_d c}{2f_1} \tag{5}$$

根据以上推导 ,车辆运行的速度与多普勒频移 成正比 ,在其他变量已知的情况下 ,只要测量出 f_a 即可以得到车辆运行速度。系统中使用的是 K 波段的微波雷达 ,其发射频率为 24.125 GHz ,计算可得 ,当运动车辆以 $1 \, \text{km/h}$ 的速度对于微波雷达做径向移动时 ,其多普勒频移约为 $44.7 \, \text{Hz}$ 。

2 系统硬件电路设计

雷达测速系统主要由微波雷达模块、信号调理 电路、模数转换电路、FPGA 控制模块、串口模块、电 源电路、Flash 存储模块、按键模块以及 LCD 显示模 块组成。

系统设计总体框图如图 2 所示,车辆与微波雷达发生径向移动时,会引起微波雷达输出混频信号




图 2 系统设计总体框图

的变化 混频信号经过信号调理电路进行中频放大处理 ,再通过 ADC 转换为数字信号 ,进而传输给FPGA 进行频谱分析 ,提取出信号中的多普勒频移分量并根据式(5) 计算出被测物体的速度 ,最后通过 LCD1602 字符液晶显示器显示目标的实时速度。Flash 模块用于存储速度信息 ,最后通过串口模块发送到上位机。


2.1 微波雷达模块

微波雷达模块是测速系统设计的关键,主要由测速雷达传感器及天线组成,其性能的好坏将直接影响系统的稳定性和测量的精度。目前,雷达测速仪常用的工作频段分为 X、K 以及 Ka 3 个波段,工作频率分别为 10.5 GHz、24.125 GHz 以及 35.1 GHz。其中,X 波段的波束主瓣宽度较宽,抗干扰能力差; Ka 波段多普勒频移太大,会增加之后信号调理与频谱分析的难度^[7-8]。综合考虑,选取 K 波段多普勒雷达作为系统测速传感器。系统选用了 MACOM 公司的 MA7801 微波传感器,其工作频率为 24.125 GHz ,天线采用圆锥喇叭天线。

喇叭天线是一种应用非常广泛的微波天线,其优点有频带宽、结构简单、功率容量大以及使用方便,选择合适的喇叭天线参数可以获得尖锐的主瓣、较高的增益以及良好的辐射方向性,因此,喇叭天线在雷达和无线通信等领域都得到了广泛的使用。微波模块实物图及其 HFSS 三维增益方向仿真图如图 3 所示。由仿真结果可以看出,在 24.125 GHz 的频率下,天线最大辐射方向上的增益大于 20 dB,得到了理想的结果。



(a) 微波雷达模块



(0) 二维增益切其图

图 3 微波雷达模块与三维增益仿真图

2.2 信号调理电路

因为多普勒微波模块输出电压范围为 0~5 mV , 同时其输出信号的带宽至少在 200 MHz 以上 ,所以必须对信号进行放大以及滤波处理以满足 ADC 的输入要求 ,并且减小噪声 ,增加信号的抗干扰能力。系统信号调理电路如图 4 所示 ,放大器选用 TI 公司的 OPA2735 ,其失调电压 Vos 仅有 5 μV ,主要利用两级放大电路对信号进行中频放大处理。




图 4 信号调理电

第1级为同相放大电路,其放大倍数:




图 5 AD7934 电路原理图

2.4 Flash 模块

系统选用的 Flash 芯片为 Micom 公司生产的 MT29F16G08 ,数据位数为 16 bit。Flash 存储器的读写操作是以页为单位的 ,所以页编程时间就成为了影响 Flash 读写速度的主要因素 ,该 Flash 芯片具有 Two plane 操作模式 ,即双页读写模式 ,可以对两块 plane 同时进行读写操作。这种操作模式大幅度的提升了 Flash 芯片的存储速度 ,有效地减小了对 FPGA 缓存的压力。同时使用 ECC 校验算法对内存进行纠错处理 ,有效地提升了系统的稳定性。

$$Au_1 = 1 + R_7 / R_6 = 23 \tag{6}$$

第2级为反相放大电路 其放大倍数:

$$Au_2 = -R_5/R_4 = -50 \tag{7}$$

因此 信号调理电路整体增益约为 60 dB。电路中 R_6 与 C_4 组成高通滤波器 ,其截止频率 f_L 约为 16 Hz; R_5 与 C_6 组成低通滤波器 ,其截止频率 f_H 约为 14.5 kHz ,所以中频放大电路的频率范围为 $16 \text{ Hz} \sim 14.5 \text{ kHz}$,根据式(5) 以及微波雷达的发射频率可以得出系统的测速范围约为 $0.4 \text{ km/h} \sim 320 \text{ km/h}$ 。

2.3 A/D 转换模块

为了确保速度信息采集的实时性与准确性,需要使用具有高转换速度与高精度的 ADC。综合考虑使用 AD 公司生产的 12 bit、高速、低功耗模数转换器 AD7934,可处理最高 50 MHz 带宽的信号,吞吐速率可以达到 1.5 MS/s,转换速度与分辨率均满足系统设计要求。A/D 转换电路原理图如图 5 所示,其中 AD7934 的采样率由 FPGA 提供的时钟信号 CLKIN 决定,根据内奎斯特采样定理,采样频率必须大于信号中最高频率的两倍,为了减小频率混叠,实际应用中一般保证采样频率为信号最高频率的 2.5 倍~4 倍,因此设定 AD 采样频率为 50 K。

FPGA 与 DSP 相比 ,其最大的优点就是并行处理 ,对于实时性强的电路 ,使用 FPGA 来设计将非常有优势。例如 在 DSP 处理器中 ,FFT 运算通常采用循环编码算法 ,虽然程序量小 ,但处理速度却较慢 ,已经难以满足现代信号处理大规模、实时性的要求。并且 ,FPGA 具有丰富的存储资源 ,不需要外接存储器 ,可以简化电路 ,提升系统运行速度。因此 基于 FPGA 的 FFT 设计 ,可以把 FFT 运算对实时性的要求与FPGA 芯片的灵活性结合起来 ,实现并行处理与硬件

结构的最优化配置 提高 FFT 运算的速度 满足现代数字信号处理高速以及高可靠性的要求^[9]。

系统选用 Xilinx 公司的 Spartan 6 系列 FPGA 芯片 XC6SLX45T-CSG324 作为核心处理器,该芯片功耗低,内部包含多达 2 088 kbyte 的块 RAM 存储资源以及丰富的数字信号处理 IP 核。I/O 引脚数量最多可达 296 个,足以满足 ADC、LCD、串口以及Flash 等外设资源的使用需求。

3 系统软件设计与仿真

系统中 FPGA 的主要工作有 3 个。第 1 ,控制 AD 对信号进行采样 ,并将采样后的数据存入 FIFO 中; 第 2 ,将采样后的数据进行 FFT 变换和频谱分析 ,并计算出目标的运动速度; 第 3 ,完成对 LCD 显示器驱动以及 Flash 存储器和串口模块的控制。FPGA 程序设计流程图如图 6 所示。




图 6 FPGA 程序流程图

3.1 算法实现

系统使用的谱估计算法为 Welch 算法 属于经典 谱估计法 是周期图法的改进算法。周期图法是对信号进行了截取 直接对 N 点的样本进行 FFT 变换。这种方法相当于把无限长序列变成有限长序列 ,会造成频谱泄漏 降低频谱分辨率。Welch 法则是对 N 点样本进行分段 并且样本之间有相互交叠 将分段后的信号与合适的窗函数相乘 再对每段进行谱估计 最后取其平均值。由于系统对频谱分辨率的要求较高 综合考虑 选择矩形窗作为 Welch 法的窗函数[10-11]。

为了提高运算速度,设计了一种基-2 时间抽取的 全并行 FFT 算法。算法结构如图 7 所示,整个并行 FFT 算法全部由蝶形运算组成 因此蝶形运算就是 FFT




图 7 基-2 时间抽取全并行 FFT 算法结构

算法的核心。该算法实现的关键在于按照一定的顺序依次分级完成全部蝶形运算,一次蝶形运算包括一次复数乘法和两次复数加法,其中乘法运算可由 FPGA内部 DSP 运算 IP 核来实现。本设计中对信号进行了4 096 点的 FFT 变换 因此在图 6 中 FIFO 内一帧数据的深度为 4 096。由傅里叶变换可知,对 N 个点进行FFT 变换之后,可以得到 N 点的频谱,求出频谱中找到最大幅值点对应的频率,就是多普勒频移,再根据式(5)可得被测车辆的速度。其中某点 n 所对应的频率:

$$F_n = (n-1) F_S / N$$
 (8)

式中: F_s 为 AD 采样率。因此 其频谱分辨率为 F_s/N , 对于 50 kHz 采样信号的 4 096 点变换 ,分辨率约为 12 Hz 根据式(5) ,系统对应速度分辨率约为 0.3 km/h。

3.2 程序仿真

为了尽可能的使仿真信号接近真实环境,必须对输入信号加入噪声,但是常用 FPGA 设计仿真软件,都只能使用硬件描述语言进行数据输入或用手工的波形输入方式,而且仿真结果也只能以波形方式输出,这对于设计结果的验证非常不便。针对上述问题,使用了 Modelsim 和 MATLAB 联合仿真的方式。这种方法首先在 MATLAB 中产生加入噪声的输入信号,并以 16 进制的形式存入数据文件中;其次,在测试文件中以文件读写的方式将数据文件中的测试信号读入,在 Modelsim 中进行时序仿真,并将仿真结果写入另一个数据文件;最后,使用 MATLAB 对数据文件中的仿真结果进行作图分析。本文使用幅值为 1 V、频率为 10 kHz 的正弦信号对算法进行仿真验证,所使用仿真波形的 MATLAB 表达式为:

 $x(n) = 1.0\sin(2pi10^3 n) + 0.5\sin(2pi10^4 n)$ (9) 式中: pi 表示 π 。

在加入信噪比为 5 dB 的高斯白噪声后 "Modelsim 中的仿真输出波形如图 8 所示 ,时钟周期为 10 ns , xk_re 与 xk_im 分别为频谱的实部与虚部。由图 8 可

知 FFT 变换完成的时间为 $96~\mu s$ 其中开始时间约为 $65~\mu s$ 所以仅使用约 $30~\mu s$ 就完成了 4~096 点的 FFT 变换 因此 该并行算法极大地提升了系统处理速度。

Name	Value		95, 990 ns	96, 000 ns	96, 010 ns	96, 020 ns	96, 030 ns
	1			10000			
Un start	0						
Un busy	0						
₩a dv	1			10 20 20 12			
xk_index[6:0]	06	0	0	01	02	03	04
▶ ■ xk_re[16:0]	00a1b	08-	2f	0043f	00474	004dd	00597
xk_im[16:0]	004d5	00	00	00050	000ac	0011e	001ba
Unload	0						

图 8 Modelsim 中的仿真输出波形

用 MATLAB 对仿真输出波形作图分析如图 9 所示,由于 FFT 运算结果的对称性,只对前半部分结果进行分析,由图可知,该算法成功的提取出 1 kHz 与 10 kHz 的频率分量,并正确计算出该频率分量对应的幅值。根据以上分析,本设计的并行FFT 算法在有噪声的情况下任然可以精确、快速地提取出信号中的各种频率分量。




图 9 MATLAB 对仿真输出波形作图分析

4 系统测试与误差分析

为了验证系统设计的正确性,对系统做了实际路面测试。实际测试时测速系统与路面的摆放方位如图 10 所示,雷达波法线与道路的夹角为 30°,雷达与地面的高度约为 60 cm,其中,虚线为雷达波的法线,实线间的区域为雷达波的覆盖范围。因此,采用此方法测得的实际速度:

$$v_r = \frac{f_d c}{2f_1 \cos \theta} \tag{10}$$

式中: θ 为雷达法线与道路的夹角 、即 30° 。

实际测量时,汽车使用定速巡航系统匀速行驶 一段时间后再进入测量范围,测量结果如表1所示,




图 10 测速系统摆放方位图

其中 测量值均是 10 次测量结果的平均值。

表 1 测量结果

实际速度 /(km/h)	多普勒频移 /Hz	测量车速 /(km/h)	误差 /(km/h)
40	1 774.6	39.7	0.3
60	2 655.2	59.4	0.6
80	3 593.9	80.4	0.4
100	4 447.7	99.5	0.5
120	5 381.9	120.4	0.4
140	6 284.8	140.6	0.6

由表 1 可知 ,系统测量值与实际车速基本一致 ,测量误差小于 1 km/h ,满足现代交通系统对测速系统精度的要求。误差主要由汽车仪表盘自身误差与系统测量误差组成 ,其中系统测量误差主要包含以下几个方面: (1) 微波雷达的实际发射频率与 f_1 存在一定误差 Δf_1 ; (2) 雷达摆放角度与计算角度存在一定误差 $\Delta \theta$; (3) 在 FPGA 进行 FFT 运算时会对每一级蝶形运算的结果进行截断,每一级截断的累积会带来一定的误差[12]。

5 结论

本文设计了一种基于 FPGA 的多普勒雷达测速系统 介绍了 FPGA 在数字信号处理领域的优势及应用前景 对微波雷达模块、信号调理模块、AD 模块以及存储模块等主要系统硬件电路进行了阐述 同时通过时序仿真对并行算法的运算速度进行了详细分析。经过实际路面测试 证明该系统可以对车辆速度进行有效地测量 且具有较高的实时性和测量精度。

参考文献:

- [1] 蔡玖良,桂佑林,汪文英. 一种单脉冲测量雷达测速新方法 [J]. 现代电子技术 2014,15:15-19.
- [2] Garbos M K ,Euser T G. Doppler Velocimetry on Microparticles Trapped and Propelled by Laser Light in Liquid-Filled Photonic Crystal Fiber [J]. Optics Letters 2011 36(11): 2020-2022.
- [3] Nguyen T T ,Pham X D ,Song J H. Compensating Background for Noise Due to Camera Vibration in Uncalibrated-Camera-Based Vehicle Speed Measurement System [J]. Vehicular Technology , 2011 60(1): 30-43.
- [4] 眭晓林 ,周寿桓 ,赵鸿 ,等. 一种全光纤结构的相干激光测速雷达研究[J]. 中国激光 ,2013(12):192-196.
- [5] 张春生,苏开友. FPGA 数字信号处理与工程应用实践[M]. 北京: 中国铁道出版社 2013: 17-19.
- [6] 李宏伟. 雷达测速传感器及其测试系统研究[D]. 华中科技学 2013.
- [7] 吴家国 周晓明. X 波段汽车雷达测速仪低噪声放大器设计


- [J]. 半体技术 2012 ,11: 874-877.
- [8] 王秀芝 高劲松 徐念喜. Ku/Ka 波段双通带频率选择表面雷达罩设计研究[J]. 物理学报 2013 23: 324-330.
- [9] 王旭东 ,潘明海. 数字信号处理的 FPGA 实现[M]. 北京: 清华 大学出社 2011: 202-207.
- [10] Haykin S ,Thomson D J ,Reed J H. Spectrum Sensing for Cognitive

Radio[J]. IEEE Proceedings 2009 97(5):899-877.

- [11] Tian Z , Tafesse Y , Sadler B M. Cyclic Feature Detection with Suh-Nyquist Sampling for Wideband Spectrum Sensing [J]. IEEE Journal of Selected Topics in Signal Processing 2012 6(1):58-69.
- [12] 吴秀萍 .葛红娟 .倪建丽 .等. 多普勒雷达安装偏差及测速精度的估计与补偿[J]. 计算机仿真 .2013(4):89-92 .242.



李锦明(1971-) 男 重庆垫江人,中北大学仪器与电子学院,副教授,研究方向为动态测试技术、智能仪器设计等,lijinming@nuc.edu.cn;



张虎威(1991-) 男 山西太原人 ,中北 大学仪器与电子学院硕士研究生 ,主 要研究方向为测试计量技术与数字信 号处理 zhanghuwei272@163.com。