

入门综合项目: 三位数码管扫描显示电路


- 1 实验日志
- 1.1.1 3位数码管实验下载到实验板上的操作说明:
- 选择 Tools->Programmer 命令, 进入下载命令



单击 Hardware Setup 按钮,在硬件设备列表里选择【USB_Blaster】并双击,单击 close 并返



单击 start 按钮,Progress 栏中出现 100%,下载成功。



1.1.2 现象描述

Sof 文件刚下载完,实验板上方 sel7-5 位循环点亮,持续闪烁,通过控制按键开关每四位对

应一位数码管显示数字,分别对应权值 8, 4, 2, 1。clk 对应的三个开关,每打开一个时钟 频率减少。

1.2.1 示波器测量位选信号和时钟信号的截图



1.2.2 实验说明:

黄色的是示波器的时钟信号,频率为 100HZ, 三位数码管轮流显示, 时钟信号管脚号为 100, 当该二极管亮时, 下一个数码管才会改变。

蓝色的是示波器位选信号频率位 20HZ,对应 b(2)管脚号为 101,当该二极管亮的时候,第一位数码管不亮,当该二极管不亮的时候,第一位二极管亮。

根据示波器图片可知,位选信号都是在时钟上升沿变化,因为 101 亮的时候 100 二极管亮三次,五次是一个时钟周期。


2 报告

2.1 实验目的


多位数码管显示电路由显示字符的段选信号和选通数码管的位选信号控制。各位数码管共用 8 位段选信号的电路结构使得同一时刻选通的所有数码管显示相同的字符。利用 Quartus II 完成三位数码管显示电路的逻辑设计,通过仿真波形及硬件实验平台验证设计,掌握硬件实验平台的一系列操作方法,明白三位数码管显示电路的逻辑设计。

2.2 设计

2.2.1 模 4 计数器电路图



引脚分配




连好电路图点击 Assignments->Pins->Location 选择要分配的引脚。观察电路图因为 74161 是 4 位二进制计数器且芯片带自动清零的端口,所以当 q[0]q[1]全为 1 时通过与非门会输出一个零连接到 clrn 端口异步清零从而实现 00 到 11 的计数。

2.2.2 模 4 计数器下载现象描述

下载好对应文件后,实验板上分配引脚的两个二极管会发光,呈现的状态是先两个都不亮,然后左边亮,右边不亮,然后左边不亮右边亮,最后两个灯同时亮。验证方法就是因为模 4 计数器从 00 开始到 11 结束,意味着两个二极管的开始与结束一定是先两个都不亮到最后两个都亮的过程,由于分配引脚的问题,可以知道这个过程应该是先左不亮右亮,然后左亮右不亮。模 4 计数器会重复这一过程所以从而得到验证。

2.2.3 比较仿真验证和下载验证



仿真验证


仿真验证分为时序仿真验证和功能仿真验证,时序仿真存在延时,一般更能真实反映一个实验的真实情况,功能仿真直接对 VHDL,原理图描述或其他描述形式的逻辑功能进行测试模拟,以便于了解其实现的功能是否满足原设计的要求。仿真验证的结果只需要通过改变输入信号就能通过波形图查看结果不需要分配引脚,但当设计文件较大时,仿真速度较慢,验证速度会变慢。

下载验证

下载验证是通过实验板观察现象判断设计是否符合要求,通过人眼观察会存在较大误差,同时还需要分配引脚,操作比较繁琐,但更直接,更具有真实性,能够清晰地观察到二极管的变化。

2.3 实现

2.3.1 顶层电路截图



2.3.2 各模块功能与实现

counter4:模4计数器,通过将4位二进制计数器功能74161芯片的两个输出端通过与非门连接到异步清零端实现记录4个脉冲,将值累加传送给2-3译码器和3选1选择器,从而实现控制功能。


decorder2-3: 2-3 译码器利用 2-4 译码器芯片 74139 实现功能,接受来自模 4 计数器传来的信号,控制位选信号的输出。


mux_3_1: 三选一多路选择器通过接受来自模 4 计数器的信号,实现三路 4 位数据的选择输出。

2.3.2 实作截图



2.3.3 顶层优化 实验电路:





实验代码

```
1
    library ieee;
     use ieee.std_logic_ll64.all;
2
    mentity n7449 is
 3
    ■port(dout:in std logic vector(3 downto 0);
     cout:out std_logic_vector(6 downto 0));
 5
     end n7449;
 6
 7
    marchitecture change of n7449 is
8
    ■begin
9
     cout<="11111110"when dout="0000"else
10
      "0110000"when dout="0001"else
11
      "1101101"when dout="0010"else
      "1111001"when dout="0011"else
12
13
      "0110011"when dout="0100"else
14
      "1011011"when dout="0101"else
      "10111111"when dout="0110"else
15
16
      "1110000"when dout="0111"else
      "1111111"when dout="1000"else
17
      "1111011"when dout="1001"else
18
19
      "1110111"when dout="1010"else
      "00111111"when dout="1011"else
20
      "1001110"when dout="1100"else
21
      "0111101"when dout="1101"else
22
23
      "1001111"when dout="1110"else
      "1000111"when dout="1111";
24
25
     end change;
```

设计思路:

对于 A-F, 0-9 其实只需要知道当一个数据传过来的时候数码管中段选信号哪些会亮,比如 0000,因为控制开关 4 位控制一位数码管数据,那么该数码管数据应该是 0,那么就需要点亮 a,b,c,d,e,f 段选信号所以输出 1111110,同理可以把 A-F 表示出来用相应的 a[6]-a[0]输出,然后需要注意最后的引脚分配高位到低位的顺序是 abcdefg。同时对 9 和 6 的输出也做了修改。

实验验证:

















3总结

从这次实验中,让我熟练掌握了 VHDL 语言的编写,bdf 的画图功能,引脚分配,仿真,下载验证等操作。

强化了自身的学习素养,增进了动手能力。并且让我了解到一个大的工程需要分解为小的模块进行实现,最后通过信号的控制实现连接。

这不禁让我明白团队的重要性,需要团队的合作,交流,才能使这个实验顺利的完成。在记忆方法上我觉得,只有在掌握了基础知识后再加以实践,才能达到实验的要求,更好的完成实验。