

# Microcontroladores PLC: <u>Organización</u> Memoria



@ATE-Universidad de Oviedo

#### Organización de la Memoria



#### ORGANIZACIÓN de la MEMORIA

Dentro del PIC16F877 se distinguen tres bloques de memoria.

· Memoria de programa

En sus 8192 posiciones (8Kx14bits) contiene el programa con las instrucciones que gobiernan la aplicación. Es del tipo no volátil.


· Memoria de datos RAM


Guarda las variables y datos. Son registros de 8 bits. Es volátil.

· Memoria EEPROM de datos

Es una pequeña área de memoria de datos de lectura y escritura no volátil que permite garantizar que determinada información estará siempre disponible al reinicializarse el programa. Se gestiona de manera distinta a la memoria de datos RAM.

©ATE-Universidad de Oviedo








### MEMORIA DE PROGRAMA - CONTADOR DE PROGRAMA (P

- A la memoria de programa de los PIC16 (entre ellos los PIC16F87X) se accede mediante un registro de 13 bits que actúa como puntero de la instrucción que se debe ejecutar en el siguiente ciclo de instrucción.
- Este registro de 13 bits se denomina Contador de Programa (Program Counter) y su acrónimo es PC.
- $\cdot$  Con este contador de programa de 13 bits se pueden direccionar 8K posiciones de memoria. Debido a que la codificación de las instrucciones son de 14 bits y para aprovechar las ventajas de la arquitectura Harvard, cada una de esas 8K posiciones corresponde a una instrucción y por tanto, el contador de programa es capaz de direccionar 8K x 14 posiciones ó 8Kinstrucciones.
- Como cada instrucción ocupa una posición de memoria resulta mucho más fácil saber si un dispositivo tiene memoria de programa suficiente para una aplicación.


@ATE-Universidad de Oviedo





#### MEMORIA DE PROGRAMA - CONTADOR DE PROGRAMA

- · Los 8K de memoria de programa disponible están divididos en 4 páginas de 2K cada una (Oh-7FFh, 800h-FFFh, 1000h-17FFh y 1800h-1FFFh). Esto es debido a que las instrucciones de salto y llamada a subprograma permiten cargar sólo 11 bits en el PC (desplazamiento en 2<sup>11</sup> = 2K)
- •Si se están ejecutando instrucciones secuencialmente, el contador de programa pasará de una página a otra sin necesidad de intervención por parte del usuario o programador.
- •Para saltar entre páginas de la memoria de programa los 2 bits más altos del PC deben modificarse. Esto se realiza escribiendo en el registro PCLATH (es un registro situado en la memoria de datos).



@ATE-Universidad de Oviedo

7

#### Organización de la Memoria

# Æ


#### PC y PCLATH


- El PC de 13 bits se divide en dos registros: PCH (parte alta) y PCL (parte baja). El registro PCL es uno más de los registros de RAM, pero PCH no es accesible directamente
- Cada vez que se opere con PCL o se cargue el PC con 11 bits procedentes de un salto o llamada a subprograma, un registro denominado PCLATH, aportará los bits que le falten al PC para llegar a los 13 (aporta 5 bits ó 2 bits).
- El PCLATH no es la parte alta del PC, sino que es un complemento al PCL o a la dirección que aporta una instrucción de salto o llamada a subprograma



@ATE-Universidad de Oviedo

ŏ







# MEMORIA DE PROGRAMA - Información de calibración




- En algunos dispositivos, especialmente en aquellos que tienen la opción de utilizar como oscilador una red RC interna, viene grabada en la memoria de programa una información de calibración.
- ·Esta información es programada por MICROCHIP cuando el dispositivo está en la fase final de test.
- Dicha información de calibración está programada habitualmente al final de la memoria de programa y está programada como una instrucción RETLW, donde el valor literal es la información de calibración que ha de cargarse en un registro llamado OSCCAL.
- ·La utilización de este valor permite obtener una frecuencia de reloj mas aproximada a la nominal.

@ATE-Universidad de Oviedo



#### CONTADOR DE PROGRAMA

El contador de programa (PC) es un registro de 13 bits que se descompone en 2 registros:




El byte bajo PC<0:7> se denomina PCL y está disponible en la memoria de datos. Es un registro que se puede leer y escribir directamente desde programa.


El "cuasibyte" alto PC<8:12> se denomina PCH y no está disponible en la memoria de datos. Este registro no se puede leer ni escribir directamente. La escritura debe realizarse usando como registro intermedio el registro PCLATH que sí es un registro de 8 bits accesible en la memoria de datos del microcontrolador. El contenido del registro PCLATH se transfiere a la parte alta del PC en el momento en que se escribe en el registro PCL. También aporta dos bits al PC en los saltos.


Las instrucciones que modifican el PCL y que por tanto pueden modificar el PCH son las siguiente:


- · Instrucciones que tengan el PCL como destino. Ej. MOVWF PCL
- Instrucciones GOTO
- · Instrucciones CALL


@ATE-Universidad de Oviedo













# LA PILA PARA ALMACENAR EL PC (STACK)

- La pila permite almacenar las direcciones (PCs) a donde debe retornar el programa cuando se finaliza una llamada a una subrutina o cuando se finaliza la ejecución de una rutina de interrupción.
- Los microcontroladores de la familia PIC16 tienen una pila de 8 niveles  $\times$  13 bits, que por tanto permite concatenar como máximo 8 saltos a subrutinas (CALLs) o ejecuciones de rutinas de interrupción (salto a 0004h).
- El espacio de memoria para la pila no forma parte de la memoria de programa ni de la memoria de datos que tiene el microcontrolador. Es un espacio de memoria totalmente independiente. El puntero de pila no se puede leer ni escribir. La pila es gestionada por el hardware.
- Al contrario que en otros micros, no se dispone de una pila en RAM que se pueda gestionar por software (no hay inst. "PUSH" ni "POP")

©ATE-Universidad de Oviedo

19

#### Organización de la Memoria ¿Cuál o cuales de los siguientes programas para un PIC16C67 realizará correctamente la puesta a cero de TMRO? Razónese la respuesta INCLUDE P16C67.INC INCLUDE P16C67.INC INCLUDE P16C67.INC ORG 0X00 ORG 0X00 PCLATH,3 MOVLW 0XFF BSF ORG 0X00 MOVWF PCLATH PCLATH,4 PCLATH.3 CALL SUBRUT1 CALL SUBRUT1 CALL SUBRUT1 ESPERA ESPERA GOTO ESPERA NOP NOP ORG ORG 0X1800 ORG 0X1800 SUBRUT1 CLRF SUBRUT1 CLRF TMR0 SUBRUT1 CLRF PCLATH PCLATH CLRF PCLATH,3 RETURN RETURN RETURN END END SI SI NO @ATE-Universidad de Oviedo



¿Cuál o cuales de los siguientes programas para PIC16C67 realizará correctamente la ejecución desde la posición 0x100 hasta la etiquetada como WAIT?. Suponer que TECLA es una variable donde se tiene el valor para el desplazamiento dentro de TABLA. Razónese la respuesta.

| a)  | b)   | c)   | d)   |
|---|--|--|--|
| INCLUIDE PIGC67.INC ORG 0X100 MOVUW 0x10 MOVWF PCLATH MOVF TECLA,W CALL TABLA CLIF PCLATH WAIT GOTO WAIT ORG 0X100 TABLA ADDWF PCLF RETLW 0x01 RETLW 0x02 RETLW0x0F | INCLUDE P16C67.INC ORG 0X100 BSF PCLATH,4 MOVF TECLAW CALL TABLA WAIT GOTO WAIT ORG 0X1000 TABLA ADDWF PCLF RETLW 0x01 RETLW 0x02 RETLW_0x0F END | INCLUDE P16C67.INC  ORG 0X100  MOVLW 0x1F  MOVWP PCLATH  MOVF TECLA,W  CALL TABLA  CLRF PCLATH  WAIT GOTO WAIT  ORG 0X1000  TABLA  ADDWF PCL,F  RETLW 0x01  RETLW 0x02 | INCLUDE PI6C67.INC ORG 0X100 BSF PCLATH,3 MOVF TECLAW CALL TABLA CLEF PCLATH WAIT GOTO WAIT ORG 0X1000 TABLA DOWF PCLF RETLW 0x01 RETLW 0x02 RETLW0x0F END |
| SI  | NO   | NO   | NO   |

@ATE-Universidad de Oviedo

21

Organización de la Memoria



### MEMORIA RAM DE DATOS

La memoria de datos está distribuida en 4 posibles bancos de 128 bytes cada uno. Por tanto, la máxima cantidad de memoria disponible en los microcontroladores PIC16 es de 512 bytes. No obstante, no están implementadas todas las posiciones de memoria en todos los bancos. Por ejemplo, un PIC16F876 solo tiene implementadas 368 posiciones de memoria de datos.

La memoria de datos se organiza en bancos de 128 bytes porque cuando se indica una dirección de operando fuente, sólo se pueden incluir 7 bits en la codificación.

Nos movemos pues en 2<sup>7</sup>=128 bytes cy los otros 2 bits?


8bits

000h
080h
100h
a
07Fh
0FFh
17Fh
1FFh

Bank0
Bank1
Bank2
Bank3

A cada posición de memoria se le denomina registro.

@ATE-Universidad de Oviedo






#### MODOS DE DIRECCIONAMIENTO DE LA MEMORIA DE DATOS


- · La memoria de datos está distribuida en 4 posibles bancos de 128 bytes cada uno.
- Existen 2 modos de direccionamiento para acceder a cualquiera de las posiciones de la memoria de datos:

Direccionamiento directo Direccionamiento indirecto

- <u>Direccionamiento directo</u>: La posición de memoria con la que se trabaja viene directamente definida en el código de la instrucción.
- <u>Direccionamiento indirecto</u>: La posición de memoria con la que se trabaja viene definida por el contenido de el registro FSR (Posición 04h, 84h, 104h ó 184h), es decir, el registro FSR actúa como puntero de la posición de memoria con la que se pretende operar.


@ATE-Universidad de Oviedo







#### DIRECCIONAMIENTO INDIRECTO



- SE LEE EL REGISTRO CONTENIDO EN EL 1)
- SE LEE EL REGISTRO CONTENDO EN EL
  CODIGO DE LA INSTRUCCIÓN.
  SI EL REGISTRO ES DISTINTO DEL
  CORRESPONDIENTE A INDF (00h,80h,100h 6
  180h) LA INSTRUCCIÓN SE EJECUTA SOBRE EL
  REGISTRO INDICADO EN LA INSTRUCCIÓN COMPLEMENTADO CON LOS BITS RP1:RPO DEL REGISTRO STATUS (DIRECCIONAMIENTO DIRECTO)
- SI EL REGISTRO CORRESPONDE A LA POSICION DE INDF (00h,80h,100h 6 180h), LA INSTRUCCIÓN SE EJECUTA SOBRE EL REGISTRO INDICADO EN EL REGISTRO FSR COMPLEMENTADO CON EL BIT IRP DEL REGISTRO STATUS

Ejemplo de direccionamiento indirecto donde se limpian las posiciones de memoria de datos comprendidas entre la posición 20h y la 2Fh (ambas incluidas)

BCF STATUS, IRP MOVLW 0x20 MOVWF FSR NEXT CLRF INDF INCF FSR,F BTFSS FSR.4 GOTO NEXT CONTINUE

: dir. Indirecto, bancos 0/1 ; Inicializa puntero a RAM : limpia registro INDF ; Inc puntero : Todo limpio?

; NO, limpia siguiente

; SI, continua

@ATE-Universidad de Ovieda

27

#### Organización de la Memoria



Ejemplo de direccionamiento indirecto donde se limpian todas las posiciones de memoria de datos correspondientes a registros de propósito general (GPR).

CLRF STATUS ; Limpia STATUS (Banco 0) MOVLW 0x20 ; 1ª dir de los GPRs en el banco MOVWF FSR ; Moverlo al reg, de dir. ind. Bank0\_LP CLRF INDF0 ; Limpia el GPR apuntado por FSR INCF FSR ; Inc.puntero ; Fin de banco? (FSR = 80h, C = 0) BTFSS FSR. 7 GOTO Bank0\_LP; NO, limpia siguiente : Banco 1 ; (\*\*Solo si el micro tiene banco 1 \*\*) MOVLW 0xA0 ; 1ª dir de los GPRs en el banco MOVWF FSR ; Moverlo al reg, de dir. ind. Bank1\_LP CLRF INDF0 ; Limpia el GPR apuntado por FSR INCF FSR ; Inc.puntero BTFSS STATUS,C; Fin de banco? (FSR = 00h, C = 1) GOTO Bank1 LP ; NO, limpia siguiente

· Banco 2 ; (\*\*Solo si el micro tiene banco 2 \*\*) BSF STATUS, IRP ; Selecciona Banco 2 y 3 MOVLW 0x20 : 1ª dir de los GPRs en el banco MOVWF FSR ; Moverlo al reg, de dir. ind. Bank2\_LP CLRF INDF0 ; Limpia el GPR apuntado por FSR INCF FSR BTFSS FSR, 7 ; Inc.puntero ; Fin de banco? (FSR = 80h, C = 0) GOTO Bank2\_LP; NO, limpia siguiente ; (\*\*Solo si el micro tiene banco 3 \*\*) MOVLW 0xA0 ; 1ª dir de los GPRs en el banco MOVWF FSR ; Moverlo al reg, de dir. ind. Bank3\_LP CLRF INDF0 ; Limpia el GPR apuntado por FSR ; Inc.puntero BTFSS STATUS,C; Fin de banco? (FSR = 00h, C = 1)
GOTO Bank3\_LP; NO, limpia siguiente

@ATE-Universidad de Oviedo



#### REGISTROS DE FUNCIONES ESPECIALES ASOCIADOS AL NÚCLE MICROCONTROLADOR- REGISTRO STATUS

REGISTER 2-1: STATUS REGISTER (ADDRESS 03h, 83h, 103h, 183h)

|   | R/W-0 | R/W-0 | R/W-0 | R-1 | R-1 | R/W-x | R/W-x | F/W-x |   |
|---|-------|-------|-------|-----|-----|-------|-------|-------|---|
| ı | IRP   | RP1   | RP0   | 10  | PO  | Z     | DC    | С     | ] |
|   | bit 7 |       |       |     |     |       |       | Ыtо   | • |

R = Regdable bit W = Writable bit U = Unimplemented bit, read as "0" n = Walk to of POR "1" = Rif is sof T = Bit is cleared x = Bit is unknown

bit 7 IRP: Register Bank Select bit (used for indirect addressing)

1 = Bank 2, 3 (100h - 1FFh)

0 = Bank 0, 1 (00h - FFh)

bit 6-5 RP1:RP0: Register Bank Select bits (used for direct addressing)

11 = Bank 3 (180h - 1FFh) 10 = Bank 2 (100h - 17Fh)

01 = Bank 1 (80h - FFh)

 $00 = Bank \ 0 \ (00h - 7Fh)$ Each bank is 128 bytes

bit 4 TO: Time-out bit  $\mathbf{1} = After$  power-up, CLRWDT instruction, or SLEEP instruction  $\mathbf{0} = A$  WDT time-out occurred

bit 3 PD: Power-down bit

= After power-up or by the CLRWDT instruction

 $0 = By \; execution \; of \; the \; SLEEP \; instruction$ 

1 = The result of an arithmetic or logic operation is zero

0 = The result of an arithmetic or logic operation is not zero

bit 1 DC: Digit carry/borrow bit (ADDWF, ADDLW, SUBLW, SUBWF instructions)

(for borrow, the polarity is reversed)

1 = A carry-out from the 4th low order bit of the result occurred

0 = No carry-out from the 4th low order bit of the result

bit 0 C: Carry/borrow bit (ADDWF, ADDLW ,SUBLW ,SUBWF instructions)

1=A carry-out from the Most Significant bit of the result occurred 0=No carry-out from the Most Significant bit of the result

Note: For borrow, the polarity is reversed. A subtraction is executed by adding the two's complement of the second operand. For rotate (RRF, RLF) instructions, this bit is loaded with either the high, or low order bit of the source register.

@ATE-Universidad de Oviedo

29

#### Organización de la Memoria



#### REGISTROS DE FUNCIONES ESPECIALES ASOCIADOS AL NUCLEO DEL MICROCONTROLADOR- REGISTRO OPTION

REGISTER 2-2: OPTION\_REG REGISTER (ADDRESS 91h, 191h)

| RAV-1 | R/W-1  | R/W-1 | RW-1 | R/W-1 | R/W-1 | R/W-1 | R/W-1 |
|-------|--------|-------|------|-------|-------|-------|-------|
| RBPU  | INTEDG | TOCS  | TOSE | PBA   | PS2   | P81   | PS0   |
| bt 7  |        |       |      |       |       |       | bito  |

bit 7 RBPU: PORTB Pull-up Enable bit

1 = PORTB pull-ups are disabled

0 = PORTB pull-ups are enabled by individual port latch values

bit 6 **INTEDG**: Interrupt Edge Select bit 1 = Interrupt on rising edge of RB0/INT pin

0 = Interrupt on falling edge of RB0/INT pin

bit 5 TOCS: TMR0 Clock Source Select bit 1 = Transition on RA4/TOCKI pin

0 = Internal instruction cycle clock (CLKOUT)

bit 4 T0SE: TMR0 Source Edge Select bit

1 = Increment on high-to-low transition on RA4/T0CKI pin 0 = Increment on low-to-high transition on RA4/T0CKI pin

bit 3 PSA: Prescaler Assignment bit

1 = Prescaler is assigned to the WDT

0 = Prescaler is assigned to the Timer0 module

bit 2-0 PS2:PS0: Prescaler Rate Select bits

| Bit Value | TMR0 Rate | WDT Rate |
|-----------|-----------|----------|
| 000       | 1:2       | 1:1      |
| 001       | 1:4       | 1:2      |
| 010       | 1:8       | 1:4      |
| 011       | 1:16      | 1:8      |
| 100       | 1:32      | 1:16     |
| 101       | 1:64      | 1:32     |
| 110       | 1:128     | 1:64     |
| 111       | 1:256     | 1:128    |
|           |           |          |

@ATE-Universidad de Oviedo

Jυ



#### REGISTROS DE FUNCIONES ESPECIALES ASOCIADOS AL NUCLEO MICROCONTROLADOR- REGISTRO INTCON

REGISTER 2-3: INTC ON REGISTER (ADDRESS 0Bh. 8Bh. 10Bh. 18Bh)

| R/W-0 | R/W-0 | R/W-0 | R/W-0 | RW-0 | R/W-0 | RW-0 | R/W-x |
|-------|-------|-------|-------|------|-------|------|-------|
| GIE   | PEIE  | TOLE  | INTE  | RBIE | TOIF  | INTE | RBIF  |
| bit 7 |       |       |       |      |       |      | bito  |

bit 7 GIE: Global Interrupt Enable bit

- 1 = Enables all unmasked interrupts
- 0 = Disables all interrupts

bit 6 PEIE: Peripheral Interrupt Enable bit

- 1 = Enables all unmasked peripheral interrupts
- 0 = Disables all peripheral interrupts

bit 5 TOIE: TMR0 Overflow Interrupt Enable bit

- 1 = Enables the TMR0 interrupt
- 0 = Disables the TMR0 interrupt

bit 4 INTE: RB0/INT External Interrupt Enable bit

- 1 = Enables the RB0/INT external interrupt 0 = Disables the RB0/INT external interrupt

bit 3 RBIE: RB Port Change Interrupt Enable bit

- 1 = Enables the RB port change interrupt
- 0 = Disables the RB port change interrupt

bit 2 T0IF: TMR0 Overflow Interrupt Flag bit

- 1 = TMR0 register has overflowed (must be cleared in software)
- 0 = TMR0 register did not overflow

bit 1 INTF: RB0/INT External Interrupt Flag bit

- 1 = The RB0/INT external interrupt occurred (must be cleared in
- 0 = The RB0/INT external interrupt did not occur

- bit 0 RBIF: RB Port Change Interrupt Flag bit 1 = At least one of the RB7:RB4 pins changed state; a mismatch condition will continue to set the bit. Reading PORTB will end the mismatch condition and allow the bit to be cleared (must be cleared in
- 0 = None of the RB7:RB4 pins have changed state

#### @ATE-Universidad de Oviedo

#### Organización de la Memoria



31

#### REGISTROS DE FUNCIONES ESPECIALES ASOCIADOS AL NUCLEO DEL MICROCONTROLADOR- REGISTRO PIE1

REGISTER 2-4: PIE1 REGISTER (ADDRESS 8Ch)

| RW-0                 | R/W-0 | R/W-0 | RW-0 | R/W-0 | R/W-0  | R/W-0  | FWW-0  |
|----------------------|-------|-------|------|-------|--------|--------|--------|
| PSPIE <sup>(1)</sup> | ADIE  | RCIE  | TXIE | SSPIE | CCP1IE | TMR2IE | TMR1IE |
| bit 7                |       |       |      |       |        |        | bito   |

bit 7 PSPIE(1): Parallel Slave Port Read/Write Interrupt

Enable bit

- 1 = Enables the PSP read/write interrupt
- 0 = Disables the PSP read/write interrupt

bit 6 ADIE: A/D Converter Interrupt Enable bit

- 1 = Enables the A/D converter interrupt 0 = Disables the A/D converter interrupt

bit 5 RCIE: USART Receive Interrupt Enable bit

- 1 = Enables the USART receive interrupt
- 0 = Disables the USART receive interrupt
- bit 4 TXIE: USART Transmit Interrupt Enable bit 1 = Enables the USART transmit interrupt
- 0 = Disables the USART transmit interrupt

bit 3 SSPIE: Synchronous Serial Port Interrupt Enable bit

- 1 = Enables the SSP interrupt
- 0 = Disables the SSP interrupt

bit 2 CCP1IE: CCP1 Interrupt Enable bit

- 1 = Enables the CCP1 interrupt
- 0 = Disables the CCP1 interrupt

bit 1 TMR2IE: TMR2 to PR2 Match Interrupt Enable bit

- 1 = Enables the TMR2 to PR2 match interrupt
- 0 = Disables the TMR2 to PR2 match interrup

bit 0 TMR1IE: TMR1 Overflow Interrupt Enable bit

- 1 = Enables the TMR1 overflow interrupt 0 = Disables the TMR1 overflow interrupt

Note 1: PSPIE is reserved on PIC16F873/876 devices; always maintain this bit clear.

@ATE-Universidad de Oviedo



#### REGISTROS DE FUNCIONES ESPECIALES ASOCIADOS AL NUCLEO D MICROCONTROLADOR- REGISTRO PIR1

REGISTER 2-5: PIR1 REGISTER (ADDRESS OCH)

| R/W-0   | RW-0 | R-0  | R-0  | R/W-0 | R/W-0  | R/W-0  | R/W-0  |
|---------|------|------|------|-------|--------|--------|--------|
| PSPF(1) | ADIF | RCIF | TXIF | SSPF  | CCP1IF | TMR2IF | TMR1IF |
| bit 7   |      |      |      |       |        |        | bito   |

- bit 7 PSPIF(1): Parallel Slave Port Read/Write Interrupt Flag bit
- ${\bf 1}={\bf A}$  read or a write operation has taken place (must be cleared in software)  ${\bf 0}={\bf N}{\bf 0}$  read or write has occurred

bit 6 ADIF: A/D Converter Interrupt Flag bit

- 1 = An A/D conversion completed 0 = The A/D conversion is not complete
- bit 5 RCIF: USART Receive Interrupt Flag bit 1 = The USART receive buffer is full
- 0 = The USART receive buffer is empty
- bit 4 TXIF: USART Transmit Interrupt Flag bit
- 1 = The USART transmit buffer is empty 0 = The USART transmit buffer is full
- bit 3 SSPIF: Synchronous Serial Port (SSP) Interrupt Flag
- $1={\hbox{The SSP}}$  interrupt condition has occurred, and must be cleared in software before returning from the Interrupt Service Routine. The conditions that will set before returning from the interpretable this bit are:
  • SPI - A transmission/reception has taken place.
  • 12C Slave - A transmission/reception has taken place.

- 12C Master

   A transmission/reception has taken place.

   The initiated START condition was completed by the SSP module.

   The initiated STOP condition was completed by the SSP module.

   The initiated Restart condition was completed by the SSP module.

   The initiated Acknowledge condition was completed by the SSP module.

   A START condition occurred while the SSP module was idle (Multi-Master system).
- system).
   A STOP condition occurred while the SSP module was idle (Multi-Master
- system). 0 = No SSP interrupt condition has occurred.

- 0-305 metropy contains an accuracy.

  bit 2 CCPIIIF: CCP1 Interrupt Flag bit
  Capture mode:
  1 = A TMR1 register capture occurred (must be cleared in software)
  0 = No TMR1 register capture occurred

- Compare mode: 1 = A TMR1 register compare match occurred (must be cleared in software)
- 0 = No TMR1 register compare match occurred
- PWM mode:
- PWM mode:
  Unused in this mode
  bit 1 TMR2IF: TMR2 to PR2 Match Interrupt Flag bit
  1 = TMR2 to PR2 match occurred (must be cleared in software)
  0 = No TMR2 to PR2 match occurred
  bit 0 TMR1IF: TMR1 Overflow Interrupt Flag bit

- 1 = TMR1 register overflowed (must be cleared in software) 0 = TMR1 register did not overflow

**©ATE-Universid** Note 1: PSPIF is reserved on PIC16F873/876 devices; always maintain this bit clear.

#### Organización de la Memoria



#### REGISTROS DE FUNCIONES ESPECIALES ASOCIADOS AL NUCLEO DEL MICROCONTROLADOR- REGISTRO PIE2

REGISTER 2-6: PIE2 REGISTER (ADDRESS 8Dh)

| U-0   | R/W-0 | U-0 | R/W-0 | R/W-0 | U-0 | U-0 | R/W-0  |
|-------|-------|-----|-------|-------|-----|-----|--------|
| _     | CMIE  | _   | EEIE  | BCLIE | _   | _   | CCP2IE |
| bit 7 |       |     |       |       |     |     | bit 0  |

bit 7 Unimplemented: Read as '0'

bit 6 CMIE: Comparator Interrupt Enable bit

- 1 = Enables the Comparator interrupt
- 0 = Disable the Comparator interrupt bit 5 **Unimplemented:** Read as '0'

bit 4 EEIE: EEPROM Write Operation Interrupt Enable

- 1 = Enable EE Write Interrupt 0 = Disable EE Write Interrupt

bit 3 BCLIE: Bus Collision Interrupt Enable

- 1 = Enable Bus Collision Interrupt
- 0 = Disable Bus Collision Interrupt

bit 2-1 Unimplemented: Read as '0'

- bit 0 CCP2IE: CCP2 Interrupt Enable bit
- 1 = Enables the CCP2 interrupt 0 = Disables the CCP2 interrupt

@ATE-Universidad de Oviedo



#### REGISTROS DE FUNCIONES ESPECIALES ASOCIADOS AL NUCLEO MICROCONTROLADOR- REGISTRO PIR2

#### REGISTER 2-7: PIR2 REGISTER (ADDRESS 0Dh)

| U-0   | R/W-0 | U-0 | R/W-0 | R/W-0 | U-0 | U-0 | R/W-0  |
|-------|-------|-----|-------|-------|-----|-----|--------|
| _     | CMIF  | _   | EEIF  | BCLIF | _   | _   | CCP2IF |
| bit 7 |       |     |       |       |     |     | bit 0  |

bit 7 Unimplemented: Read as '0'

bit 6 **CMIF**: Comparator Interrupt Flag bit 1 = The Comparator input has changed (must be cleared in software)

0 = The Comparator input has not changed

bit 5 Unimplemented: Read as '0'

#### bit 4 EEIF: EEPROM Write Operation Interrupt Flag bit

- 1 = The write operation completed (must be cleared in software) 0 = The write operation is not complete or has not been started

bit 3 BCLIF: Bus Collision Interrupt Flag bit

- 1 = A bus collision has occurred in the SSP, when configured for I2C Master mode
- 0 = No bus collision has occurred

bit 2-1 Unimplemented: Read as '0'

bit 0 CCP2IF: CCP2 Interrupt Flag bit

Capture mode:

- 1 = A TMR1 register capture occurred (must be cleared in software)
- 0 = No TMR1 register capture occurred

Compare mode:

- 1 = A TMR1 register compare match occurred (must be cleared in software)
- 0 = No TMR1 register compare match occurred

PWM mode:

Unused

#### @ATE-Universidad de Oviedo

35

#### Organización de la Memoria



#### REGISTROS DE FUNCIONES ESPECIALES ASOCIADOS AL NUCLEO DEL MICROCONTROLADOR- REGISTRO PCON

#### REGISTER 2-8: PCON REGISTER (ADDRESS 8Eh)



bit 7-2 Unimplemented: Read as '0'

bit 1 POR: Power-on Reset Status bit

- $1=\mbox{No Power-on Reset occurred}$   $0=\mbox{A Power-on Reset occurred}$  (must be set in software after a Power-

on Reset occurs)

bit 0 BOR: Brown-out Reset Status bit 1 = No Brown-out Reset occurred

- 0 = A Brown-out Reset occurred (must be set in software after a

Brown-out Reset occurs)

36

#### @ATE-Universidad de Oviedo