IA embarquée sécuritaire sur FPGA

État de l'art, verrous et proposition de problématique

Léonard Rivals

Octobre 2026

Point ARCYS – ISAE-SUPAERO

Le sujet

Sujet et cas d'usage


Intitulé de travail : « IA embarquée sécuritaire certifiable sur base de technologies FPGA »

Cas d'usage ARCYS

- détecteur de type YOLO sur flux caméra ;
- surveillance de zones industrielles dangereuses où la présence humaine est interdite ;
- exigence forte sur les faux négatifs (personne non détectée), puis sur les faux positifs (arrêts intempestifs) ;
- réseau maîtrisé : opérations reproduites, sans dépendre de bibliothèques « boîte noire ».

Deux volets : le réseau de neurones embarqué, et la démarche de sûreté / certification. « Sécuritaire » s'entend d'abord au sens *safety* ; la *security* est secondaire.

Où se loge le risque dans la chaîne




Les articles FPGA évaluent le bloc orange (débit, puissance, mAP). La sûreté se juge sur la chaîne entière : une personne manquée, à quel taux par heure, avec quelle preuve.

En bref

1. **YOLO sur FPGA existe**, mais la précision est rarement remesurée sur la carte, et les pertes après quantification sont parfois fortes et imprévisibles.
2. **Les cadres de certification du ML disent quoi prouver**, pas comment le faire sur un FPGA ; ils viennent de l'aéronautique et de l'automobile, pas des normes de sécurité machine.
3. **Les méthodes de sûreté** (fautes, vérification, moniteurs) existent sur de petits classifieurs, jamais sur un détecteur implanté sur FPGA.
4. **Le croisement est vide** : c'est la place de la thèse.

Proposition : un détecteur de personnes sur SoC FPGA dont on démontre que le circuit fait ce que fait le modèle, et qui signale ses situations de doute.

Périmètre de la lecture



- 104 articles, une fiche de lecture critique chacun ;
- 306 lignes de benchmarks, liées à leur section source ;
- 29 articles sûreté / certification, 5 détection de personnes.

Réserves

- aucun texte normatif lu directement ;
- « absent » = absent des travaux étudiés ;
- ^{p} = preprint non relu ; ^{hc} = hors corpus, à vérifier.


YOLO sur FPGA : ce qui existe

Détecteurs YOLO sur FPGA : quelques repères

Travail	Modèle	Carte / flot	Résultat rapporté
Karki 2026[P]	YOLOv8/11/26 nano INT8	ZCU104, DPU	34,05 FPS de bout en bout ; mAP@.5 :.95 0,66–0,79 (jeu de personnes non publié) ; puissance estimée
Gutierrez 2026[P]	YOLOv3-tiny allégé w2a4	PYNQ-Z1, FINN	35,66 FPS ; 2,91 W au rail 12 V ; mAP@.5 0,594 (VOC, véhicules)
Fata 2026	YOLOv3-tiny élagué	KV260, DPU	24,3 FPS ; « accuracy » au lieu d'une mAP
Montgomerie-C. 2023	YOLOv5n	ZCU104, SATAY	dataflow, tous les poids on-chip
Zhang 2024	YOLOv3-tiny	Kintex-7, HLS	15,2 ms de bout en bout ; NMS en matériel
Schlosser 2023	YOLOv4	ZCU104 vs AGX Xavier	Jetson plus rapide (22,0 contre 54,42 ms) et plus précis


Un seul travail mesure un détecteur de personnes sur FPGA (Karki 2026, preprint) ; les autres portent sur véhicules, VOC, défauts de PCB, drones.

Débit et puissance : un nuage, pas un classement



Détection : les FPGA occupent la zone 2–25 W, les Jetson 7–15 W, à efficacité voisine (1 à 20 FPS/W). Mais la moitié des points FPGA sont des puissances estimées ou de portée non dite (cercles vides) : le graphique ne permet pas de dire qui gagne.


Deux façons d'implanter : DPU ou dataflow



- rapide à mettre en œuvre, YOLO récents démontrés ;
- impose un modèle modifié (ReLU, attention approchée) : ≈ 3 points de mAP en plus (Karki 2026[P]) ;
- matériel peu inspectable.

- open source, chaque couche traçable jusqu'au HLS ;
- démontré pour un YOLOv3-tiny allégé sur Zynq-7020 (Gutierrez 2026[P]), pas pour un YOLO récent sur KV260 ;
- limité par la mémoire on-chip ; QAT à ≈ 0,006 de mAP du flottant, contre ≈ 0,17 en PTQ.

La précision après quantification est rarement vérifiée sur la cible



Karki 2026[P], Table II.

- écarts jugés imprévisibles d'un modèle à l'autre ;
- YOLOv4, Vitis AI : $-2{,}2$ points à la quantification, puis encore à la compilation (Schlosser 2023) ;
- TensorRT INT8 : $-6{,}4$ à $-12{,}3$ points, conclu « sans perte significative » (Rey 2025).

Conséquence : une propriété validée sur le modèle entraîné n'est pas garantie sur le circuit. Problème de performance *et* de certification (objectif EASA IMP-06).

Les mesures publiées sont difficilement comparables


Recompte de la base : 216 lignes mesurées sur FPGA, 44 articles.

- **puissance** : 115 lignes en ont une, 47 seulement mesurée (10 articles) ; une seule paire puce / carte sur une même FPGA (7,8 W Vivado contre 12,3 W au wattmètre, Zhang 2024) ;
- **précision** : 87 lignes de détection, 14 libellés de précision différents ; 6 lignes seulement mesurées sur la carte de façon établie (Schlosser, Karki[P]) ;
- **latence** : toujours en moyenne ; aucun pire cas, p99 ni gigue de bout en bout ;
- **comparaisons flatteuses** : GOPS/DSP face à un autre modèle, « 70x » face à un GPU qui fait 44,6 FPS contre 24,3 sur la KV260 (Fata 2026) ;
- aucun bitstream publié, code rarement disponible.

Cadre de mesure le plus complet : Schlosser 2023 (mAP sur la cible, puissance de carte au multimètre, repos soustrait), mais un seul modèle et sans pire cas.

Cadres de certification du ML

Le cycle en W et le principe Doer / Checker (EASA CoDANN)



CoDANN (EASA, 2020) : cycle en W (§6.1), fonction et moniteur séparés (§6.6). Bornes de généralisation inutilisables sur de gros réseaux : la garantie repose sur un échantillonnage i.i.d. du domaine (§5.3.5).

EASA Concept Paper (Issue 02, 2024) : les objectifs qui nous touchent

Objectif	Ce qu'il demande	Conséquence pour la thèse
MOC LM-02	modèle gelé à l'approbation ; apprentissage en ligne non accepté	tension avec l'apprentissage continu
LM-06	la quantification qui change le comportement relève de l'apprentissage	la QAT fait partie de la preuve
MOC IMP-04-2	en implémentation, seules les optimisations sans effet sur le comportement sont admises	compilation DPU à justifier
MOC IMP-05	FPGA et ASIC : guides existants (AMC 20-152A) ; GPU : guides à créer	avantage FPGA
IMP-06	préservation des propriétés après conversion ; méthodes formelles « expected to be necessary »	verrou 1
EXP-04 à 07, SRM-02	surveiller ODD, distribution et confiance ; repli sur un système classique	verrou 3

Document non contraignant (moyens de conformité « anticipated »). Seul cas de vision : Visual Landing System, sur GPU COTS non certifié (§F.2.1.3.3) ; rien sur les SEU.

CoDANN II (2024) : du modèle entraîné au modèle déployé

Trois niveaux d'équivalence (§3.6.1)

- *ponctuelle* : même sortie, entrée par entrée ;
- *proximité ponctuelle* : écart borné, entrée par entrée ;
- *en moyenne* : mêmes performances statistiques.

Borne de généralisation évaluée sur le modèle transformé, dans l'environnement d'inférence (§3.7.3) ; outils qualifiés selon DO-178C §12.2 (§3.7.1).

Moniteur et matériel

- le moniteur hors distribution reçoit le même niveau d'assurance que la fonction (§5.2.2) ;
- FPGA plus visible que le GPU (pilotes, microcode, ordonnancement propriétaires) (§3.2.2, annexe B).

Argument de l'entreprise Daedalean, sans mesure ; sections sûreté et DAL retirées de la version publique.

Lecture pour le FPGA : un flot dataflow en virgule fixe vise l'équivalence *ponctuelle* (bit à bit), là où le GPU ne peut viser que la proximité. (déduit)

Guides académiques : AMLAS, DEEL, Ashmore, Salay

- **AMLAS** (Hawkins 2021[P]) : six étapes, chacune close par un argument GSN ; exemple d'exigence « identifier toute personne présente avec une précision d'au moins 0,93 » (Stage 2, Ex. 7) ; matériel vu seulement à l'intégration (Stage 6).
- **DEEL** (Delseny 2021[P]) : sept défis ; perte asymétrique (piéton manqué catastrophique, fausse détection « major », §4.2.4.2) ; conversion d'un taux d'erreur par image en taux par heure (§4.2.4.4) ; implémentation hors périmètre.
- **Ashmore 2019[P]** : tester sur la cible, car la représentation numérique change entre étapes (§7.4.1) ; surveiller les internes du modèle contre les SEU (§7.2.2).
- **Salay 2017[P]** (ISO 26262) : « reconnaître un piéton » est peut-être inspécifiable ; pour les ASIL élevés, reconnaisseurs redondants entraînés sur des modèles et données différents (§III-C).

Tous partent de l'aéronautique ou de l'automobile.

Cas de référence : Certified ML Object Detection for Surveillance Missions

Belcaid et al., ERTS 2024 : détection de drones intrus, démarche ED-324 / ARP 6983 appliquée en partie.

Ce qui est fait

- ODD système, puis ODD du composant ML (taille, position, luminosité) ;
- biais de position du jeu corrigé, augmentation ;
- YOLOv3-tiny, image 1920×1080 découpée en tuiles ;
- GEMM réécrit en CUDA, sans cuBLAS.

Limites

- cible Jetson AGX Xavier : traçabilité arrêtée aux pilotes NVIDIA ;
- exigences : détection $> 80\,\%$, latence < 50 ms ; 15 ms obtenues en FP16, tuile ou image non précisé ;
- aucune métrique de détection publiée ;
- ni vérification, ni moniteur hors ODD.

Transposable : démarche ODD et données. À faire : la même chose avec un accélérateur dont le RTL / HLS est inspectable.

Normes industrielles

Ce que le corpus dit des normes de sécurité machine

- aucune fiche ne traite IEC 61508, ISO 13849, IEC 62061 ou ISO/IEC TR 5469 pour elles-mêmes ;
- IEC 61508 citée comme contexte (Li 2017, §1) ; cible $<$ 10 FIT tirée d'ISO 26262, reprise pour l'ASIL D (Rech 2024, §III-C) ;
- Halme 2018 (vision pour la collaboration humain-robot) : s'appuie sur ISO 10218-1/2 et ISO/TS 15066 ; sur 15 méthodes de vision, une seule commerciale et certifiée (SafetyEYE, Table 1) ;
- difficultés listées par Halme : occultations, sensibilité des caméras 2D à la lumière et à la poussière, latence de perception non traitée (§4).


Constat : les cadres ML existants (EASA, AMLAS, DEEL) ne sont mis en correspondance avec aucune norme industrielle. C'est un travail à faire, et une question pour ARCYS : quelle norme vise le produit ?

Paysage normatif à positionner

Texte	Domaine	Niveau d'intégrité	Statut vis-à-vis du ML
IEC 61508[hc]	sécurité fonctionnelle générique	SIL 1–4 (PFH)	pas de ML ; base des normes sectorielles
IEC 62061[hc]	machines (commande électrique)	SIL 1–3	dérivée d'IEC 61508
ISO 13849-1[hc]	machines (parties de commande)	PL a–e	architectures par catégories, pas de ML
IEC 61496 / TS 61496-4-3[hc]	équipements de protection électrosensibles, vision	types 2–4	dispositifs de protection par caméra ; pas de réseau appris
ISO/IEC TR 5469 (2024)[hc]	IA et sécurité fonctionnelle	—	rapport technique : classes d'usage de l'IA, mesures de maîtrise
ED-324 / ARP 6983	aéronautique	DAL	processus ML, en cours ; appliqué par Belcaid 2024

[hc] hors corpus : rappels de connaissance générale, à vérifier dans les textes. **Action** : lire TR 5469 et la série IEC 61496 en priorité ; ce sont les plus proches d'une « caméra qui protège des personnes ».

L'ordre de grandeur à combler



Calcul de DEEL (§4.2.4.4) : un obstacle par minute et 10^{-3} d'erreur par image donnent $6 \cdot 10^{-2}$ défaillance par heure.

Écart à un SIL 2 : 4 à 5 ordres de grandeur. Aucun réseau ne les gagne seul. Ils doivent venir de l'architecture : moniteur, redondance, vote temporel sur plusieurs images, repli. (déduit)

Bornes hautes des niveaux : hors corpus^{hc}, à vérifier.

D'où l'intérêt de raisonner sur la chaîne (détecteur + moniteur + suivi), et de mesurer ce que chaque élément gagne.


Les verrous

Six verrous, vus d'ensemble

Verrou	Ce qui existe	Ce qui manque
1. Circuit = modèle ?	code traçable FP32 sur CPU (ACETONE)	aucune preuve modèle quantifié → bitstream
2. Vérification formelle	réseaux denses $\leq 52\,650$ paramètres	un détecteur convolutif
3. Moniteur d'exécution	MSP, patrons, boîtes, conforme ; sur CPU / GPU	implanté sur FPGA, coût mesuré
4. Fautes matérielles (SEU)	classifieurs de 19 poids à VGG-16	un YOLO, un DPU, les BRAM
5. Erreur dangereuse	critère par boîtes (Rech 2024)	lien taux d'erreur → SIL / PL
6. Déterminisme	argument CoDANN II, sans mesure	pire cas et gigue mesurés

Les verrous 1 et 3 sont les plus proches du cas ARCYS et du savoir-faire de l'équipe d'Arnaud (code certifiable pour FPGA) ; le 4 est secondaire au sol.


Verrou 1 : prouver que le circuit fait ce que fait le modèle



- CoDANN I renvoie l'implémentation à plus tard ; IMP-06 la demande sans moyen de conformité ; la qualification d'outil (DO-178C §12.2) n'a jamais été appliquée à FINN ni à Vitis AI ;
- ACETONE (de Albuquerque Silva 2022) : C traçable, écart $\approx 10^{-6}$ en FP32, sémantique *testée*, non prouvée ; WCET hors de portée pour AlexNet.

Piste : en virgule fixe, l'équivalence ponctuelle est atteignable ; la vérifier par tests exhaustifs ou preuve, couche par couche, sur un flot FINN.

Verrou 2 : la vérification formelle ne passe pas à l'échelle



- Reluplex (Katz 2017[P]) : 45 réseaux de 300 ReLU ; φ_1 prouvée sur 41 en 394 517 s, 4 timeouts ;
- BNN en SAT (Narodytska 2017[P]) : robustesse certifiée pour au plus 21 images sur 200 ; permet aussi l'équivalence de deux réseaux ;
- QNN bit-exact (Henzinger 2021) : PSPACE-difficile ; réseau dense de 52 650 paramètres ;
- méthodes à bornes approchées : au plus $\approx$ 10 000 neurones cachés (Huang 2018[P], §4.2–4.3).

Unités différentes : l'ordre de grandeur seul compte. Propriétés vérifiées : robustesse locale, sans lien avec un danger. **Piste** : vérifier des composants (moniteur, tête, NMS) et l'équivalence réseau quantifié / circuit, compléter par des garanties statistiques.

Verrou 3 : un détecteur qui signale son incertitude

Moniteur	Testé sur	Résultat et limite
Score softmax max. (Hendrycks 2017)	classifieur	AUROC 95 CIFAR / SUN, 61 presque en distribution
Patrons d'activation (Cheng 2018[P])	GTSRB	muet 95,42 % du temps ; couche surveillée limitée à ≈ 200 neurones
Boîtes d'abstraction (Henzinger 2020)	classifieur	< 1 ms par entrée ; mémoire indépendante de la taille du jeu
SafeML (Aslansefat 2020[P])	cas jouet	estime 0,772 pour une vraie exactitude de 0,508 : erreur dans le sens dangereux
Gaussian YOLOv3 (Choi 2019)	KITTI, GPU	$+0{,}04$ % de FLOPs ; $-41{,}4$ % de faux positifs
Prédiction conforme (Andéol 2023[P])	YOLOv5m, rail	couverture 0,92–1,00 pour 0,9 visé ; ne couvre pas les faux négatifs

Demandés par l'EASA (EXP-04 à 07), jamais implantés sur FPGA. Plusieurs se réduisent à des comparaisons et additions : a priori peu coûteux en logique (déduit). **Piste** : moniteur à côté d'un YOLO sur KV260 ; ressources, latence ajoutée, erreurs détectées à fausse alarme fixée.

Verrou 4 : fiabilité matérielle (SEU) d'un détecteur

- **Libano 2019** (Zynq, ZU9EG, neutrons) : TMR de la seule couche la plus vulnérable → −64,2 % d'erreurs, contre −85,1 % en TMR complet ; sur un CNN MNIST, ≈ 40 % des fautes masquées pour +8 % de ressources ; BRAM exclues ;
- **Libano 2020** : binariser baisse la section efficace de 39 %, mais les erreurs critiques passent de 26 à 38 % ; au sol, l'inexactitude du modèle domine ;
- **Gambardella 2019** (FINN, ZCU104) : un canal bloqué coûte jusqu'à 10,8 points ; réplication sélective : +49,87 % de MAC pour 2 % de chute tolérée, contre +200 % ;
- **Li 2017** : 7,19 % de corruptions silencieuses en virgule fixe contre 0,38 % en flottant ; bornes d'activation par couche : FIT d'Eyeriss 8,55 → 0,35 ;
- **Rech 2024** : cohérence temporelle entre images ≈ 70 % des erreurs critiques détectées.

Toujours des classifieurs ; aucune injection dans un DPU ni sur un YOLO. Volet probablement secondaire pour le cas ARCYS au sol.

Verrou 5 : qu'est-ce qu'une erreur dangereuse ?

- critère d'erreur des études de fiabilité : celui d'un classifieur (changement de classe) ;
- Rech 2024 : erreur critique de détection par seuil de Jaccard sur les boîtes, sans lien avec SIL ou PL ;
- aucun papier ne traduit un taux d'erreur ou un FIT en SIL / PL ;
- asymétrie faux négatif / fausse alarme posée par EASA et DEEL, sans métrique pour la détection de personnes.

À définir

proposition

- événement redouté : « personne présente dans la zone, non signalée pendant N images consécutives, à distance $\leq d$ » ;
- taux de défaillance dangereuse par heure qui combine erreurs du modèle, fautes matérielles et couverture du moniteur.

Verrou 6 : le déterminisme du FPGA reste à mesurer

- CoDANN II plaide pour le FPGA : pas de microcode secret, pas de DVFS, pas de multicœur partagé ; mais sans mesure ;
- côté GPU : traçabilité bloquée aux pilotes (Belcaid 2024) ;
- côté FPGA : latences publiées en moyenne, latence variable selon la vidéo (Fata 2026, Fig. 14) ; post-traitement sur l'ARM souvent limitant ;
- aucun pire cas, p99 ni gigue de bout en bout publié.

Question candidate : le FPGA rend-il la borne de latence d'un détecteur démontrable ? Comparer DPU, FINN et Jetson sur le même YOLO, sur 10^5 images, pré- et post-traitement compris.

Apprentissage continu contre certification

- EASA : l'apprentissage en ligne « will not be accepted by EASA at this stage » (MOC LM-02) ;
- CoDANN, AMLAS, DEEL : système gelé, apprentissage hors ligne ;
- côté apprentissage continu embarqué : ni non-régression, ni versionnage, ni retour arrière.

Piste proposition

Backbone gelé et certifié, petite tête adaptée sous contraintes (SLDA, OS-ELM), test de non-régression embarqué avant activation, retour arrière.

Utile si la thèse doit garder un lien avec l'adaptation en service ; sinon, perspective.

Détection de personnes

Données et métriques pour la détection de personnes

- CrowdHuman : 22,64 personnes par image ; taux d'échec moyen 50,42 sur le corps entier contre 10,08 sur Caltech ; images du web (Shao 2018[p]) ;
- aucun jeu industriel : EPI, machines, éclairage dégradé, poussière ;
- métriques publiées : mAP ou taux d'erreur moyennés ; aucun rappel à taux de fausse alarme fixé, par distance ou par occultation ;
- le cas complet le plus proche (Belcaid 2024) ne publie pas de métrique.

Piste : YOLO nano de personnes, opérateurs compatibles DPU et FINN, entraîné sur CrowdHuman ; rappel à 0,1 FPPI mesuré sur KV260, en flottant et en INT8. Puis un ODD d'exemple et des images de site fournies par ARCYS.

Robustesse et chaîne détection, suivi, identification

Robustesse adverse


- un patch imprimé fait tomber le rappel de YOLOv2 de 100 à 26,46 % (Thys 2019[p]) ;
- effet de la quantification et du FPGA sur cette vulnérabilité : non étudié.

Suivi et identification

- suivi sur l'ARM : le débit peut tomber de 195 à 24 FPS ;
- aucune chaîne détection + suivi + Re-ID complète sur SoC FPGA ;
- le suivi peut servir la sûreté : vote temporel, persistance d'une personne (rejoint les ≈ 70 % d'erreurs détectées par cohérence temporelle, Rech 2024).

Synthèse

Le croisement central est vide



Dans les travaux étudiés, aucun détecteur quantifié sur FPGA n'est soumis à la fois à une mesure de précision sur cible, à un moniteur d'exécution et à une analyse de fiabilité. Les deux moitiés existent, séparément.

Ce qu'il manquerait, au minimum

1. une correspondance entre objectifs EASA / AMLAS et normes industrielles ;
2. une métrique de criticité propre à la détection de personnes, reliée à un taux de défaillance par heure, puis à un SIL ou un PL ;
3. une preuve, ou au moins une borne mesurée, de l'écart entre le modèle de référence et le circuit déployé ;
4. un moniteur d'exécution implanté sur la même puce, au coût et à la latence mesurés ;
5. une campagne d'injection de fautes sur un YOLO quantifié, BRAM comprises ;
6. un jeu de personnes en zone industrielle sur lequel évaluer le tout.

Une thèse ne couvre pas les six : il faut choisir. Les points 2, 3 et 4 forment un tout cohérent et démontrable sur une carte. (déduit)

Problématique et plan

Proposition de problématique

Problématique principale

Comment démontrer qu'un détecteur de personnes quantifié, implanté sur SoC FPGA, conserve sur la carte les propriétés validées sur le modèle, et signale à l'exécution les situations où il risque de manquer une personne, à un coût matériel et une latence bornés ?

Variante A – chaîne certifiable

contraintes de conception (opérations, virgule fixe, architecture) pour une génération de code et une équivalence bit à bit ; proche des thèses encadrées par Arnaud.


Variante B – moniteur embarqué

détecteur qui estime son incertitude sur FPGA ; couverture des faux négatifs, coût matériel, contribution au taux de défaillance par heure.

Objet expérimental commun : un YOLO nano de personnes sur KV260.

Architecture cible

proposition




Plan sur trois ans

proposition

Année 1	Année 2	Année 3
▪ normes : TR 5469, IEC 61496, 61508 ▪ prototype : YOLO nano de personnes, KV260, DPU puis FINN ▪ protocole de mesure sur cible ▪ ODD et événement redouté	▪ équivalence modèle ↔ circuit sur FINN, couche par couche ▪ moniteur sur la PL : coût, latence, couverture ▪ contraintes de conception du réseau maîtrisé	▪ cas d'assurance (AMLAS / norme visée) ▪ taux de défaillance dangereuse de la chaîne ▪ démonstrateur ARCYS sur site ▪ rédaction
Article : mesure sur cible	Article : moniteur sur FPGA	Article : cas d'assurance

Première expérience : la mAP mesurée sur la carte

Protocole rédigé (`docs/experiences/kv260-map-sur-cible.md`), non exécuté. YOLOv5s, COCO val2017 complet, même calcul de mAP (pycocotools) pour tous les points.



- chaque écart isole une étape : quantification, DPU, post-traitement ;
- en même session : latence par étape, puissance carte et puce, trois répétitions, empreintes et versions archivées ;
- suites : même protocole sur Jetson Orin Nano (TensorRT), puis sur FINN.

Coût estimé 1 à 2 semaines (déduit). C'est la brique de base des verrous 1 et 6.

Reformuler l'intitulé ?

Si aucune chaîne d'outils ne permet aujourd'hui de certifier, l'intitulé ne devrait pas le promettre.

- « IA embarquée sécuritaire en vue de la certification sur base de technologies FPGA »
- « Conception de réseaux de neurones embarqués sur FPGA pour des applications critiques certifiables »
- « IA embarquée sur FPGA : vers la certification de réseaux de neurones pour la détection en environnement critique »
- « Détection de personnes sur FPGA démontrablement sûre : équivalence et surveillance à l'exécution »

Questions pour la réunion

- Quel volet porte la thèse : le réseau maîtrisé et la preuve d'équivalence (variante A), ou le moniteur d'exécution (variante B) ?
- Quelle norme vise le produit ARCYS : IEC 61508 / 62061, ISO 13849, IEC 61496, ARP 6983 ? Quel niveau (SIL, PL) ?
- Données : ARCYS peut-il fournir des images de sites industriels ?
- Matériel visé : KV260, Zynq-7020, autre ? Contraintes de latence et de puissance ?
- Articulation avec les deux thèses encadrées par Arnaud sur le code certifiable pour FPGA ?
- Calendrier et montage (mécénat ISAE, RH ARCYS).

Merci. Questions ?


Annexes : bilan détaillé, carte des gaps, glossaire, références.

Annexe : familles de garanties dans le corpus

Famille	Travaux	Cible	Modèle	Limite principale
Cadres et guides	EASA, AMLAS, DEEL, Ashmore	aucune	générique	matériel hors périmètre ou renvoyé à AMC 20-152A
Processus appliqué	ARP 6983 (Belcaid)	Jetson AGX Xavier	YOLOv3-tiny	pas de FPGA ; aucune métrique publiée
Fautes, radiations	Li, Libano, Gambardella	simulateur ; Zynq, ZU9EG, ZCU104	classifieurs	aucun détecteur ; pas de lien FIT–SIL
Mitigation logicielle	FT-ClipAct, Rech	simulation ; GPU	classifieurs	transfert vers FPGA quantifié non fait
Vérification formelle	Reluplex, BNN, QNN	CPU (solveurs)	denses, $\leq$ 52 650 paramètres	échelle ; pas d'équivalence avec le circuit
Moniteurs OOD	MSP, patrons, boîtes, SafeML	CPU, GPU	classifieurs	jamais sur détecteur ni sur FPGA
Incertitude, conforme	Gaussian YOLOv3, POD, conforme	GPU de bureau	YOLOv3, RetinaNet, YOLOv5m	faux négatifs non couverts ; coût FPGA inconnu
Code prédictible	ACETONE	CPU ARM	MLP, CNN FP32	pas de HLS/RTL ni de quantification
Personnes, robustesse	Halme, CrowdHuman, Re-ID, patch	aucune ou GPU	FPN, YOLOv2	ni scène industrielle ni cible embarquée

Source : état de l'art de la base `fpga`, section « Sûreté, fiabilité et certification », tableau Bilan.

Annexe : carte de couverture des benchmarks



Colonnes *safety-certification* et *person-detection* : 2 et 1 papiers FPGA avec au moins une ligne chiffrée. Un 0 signifie « absent de la base ».

Annexe : incertitude en détection, et mitigations peu coûteuses

Incertitude en détection (Feng 2020, RetinaNet)

- la mAP ne mesure pas la qualité de l'incertitude ;
- modéliser directement la variance est essentiel ; MC-Dropout ou ensembles trop coûteux (2 à 3 FPS pour 10 passes) ;
- sous décalage de domaine (Lyft), la mAP tombe vers 5 à 6 pour toutes les variantes.

Mitigations recensées par Rech 2024 (§VI, chiffres d'autres travaux, non comparables entre eux)

- ABFT : jusqu'à 85 % des erreurs critiques détectées ;
- cohérence temporelle entre images : $\approx 70\,\%$;
- RP-DWC : 75 % pour moins de 20 % de surcoût.

Évaluation de la résilience (Ruospo 2023) : simulation RTL d'un petit CNN ≈ 25 min par inférence ; résultats d'injection variables selon le composant et la température.

Annexe : glossaire

SIL / PL	niveaux d'intégrité de sécurité (IEC 61508 / 62061) et de performance (ISO 13849), définis par une probabilité de défaillance dangereuse par heure
DAL	niveau d'assurance du développement en aéronautique
FIT	défaillances par 10^9 heures de fonctionnement
SEU	inversion d'un bit par une particule (mémoire de configuration, BRAM, registres)
TMR	triplication avec vote majoritaire
ODD	domaine opérationnel de conception : conditions dans lesquelles le système est censé fonctionner
OOD	entrée hors de la distribution d'entraînement
FPPI	fausses détections par image ; « rappel à 0,1 FPPI » = rappel à fausse alarme fixée
PTQ / QAT	quantification après entraînement / pendant l'entraînement
DPU	moteur d'inférence programmable d'AMD-Xilinx (Vitis AI)
Dataflow	un circuit dédié par couche, en pipeline (FINN, hls4ml, SATAY)

Références principales i

- Andéol et al., 2023. *Confident Object Detection via Conformal Prediction and Conformal Risk Control : an Application to Railway Signaling*. arXiv :2304.06052[p].
- Ashmore et al., 2019. *Assuring the Machine Learning Lifecycle : Desiderata, Methods, and Challenges*. arXiv :1905.04223[p].
- Aslansefat et al., 2020. *SafeML : Safety Monitoring of Machine Learning Classifiers through Statistical Difference Measure*. arXiv :2005.13166[p].
- Belcaid et al., 2024. *Certified ML Object Detection for Surveillance Missions*. ERTS 2024. arXiv :2406.12362.
- Cheng et al., 2018. *Runtime Monitoring Neuron Activation Patterns*. arXiv :1809.06573[p].
- Choi et al., 2019. *Gaussian YOLOv3*. arXiv :1904.04620.
- De Albuquerque Silva et al., 2022. *ACETONE : Predictable Programming Framework for ML Applications in Safety-Critical Systems*. ECRTS 2022.
- Delseny et al., 2021. *White Paper Machine Learning in Certified Systems* (DEEL). arXiv :2103.10529.
- EASA, 2020 / 2024. *Concepts of Design Assurance for Neural Networks* (CoDANN I et II).
- EASA, 2024. *Concept Paper : Guidance for Level 1 & 2 Machine Learning Applications*, Issue 02.

Références principales ii

- Fata et al., 2026. *Low-Cost FPGA-Enhanced CNN Accelerator for Real-Time YOLO Object Detection and Classification*. IEEE Access 14.
- Feng et al., 2020. *A Review and Comparative Study on Probabilistic Object Detection in Autonomous Driving*. IEEE T-ITS. doi :10.1109/TITS.2021.3096854.
- Gambardella et al., 2019. *Efficient Error-Tolerant Quantized Neural Network Accelerators*. IEEE DFT.
- Gutierrez et al., 2026. *NPU Accelerator : Quantized Real-Time Vehicle Detection on PYNQ-Z1 Using FINN*. arXiv :2609.24757[P].
- Halme et al., 2018. *Review of Vision-Based Safety Systems for Human-Robot Collaboration*. Procedia CIRP 72. doi :10.1016/j.procir.2018.03.043.
- Hawkins et al., 2021. *Guidance on the Assurance of Machine Learning in Autonomous Systems (AMLAS)*. arXiv :2102.01564.
- Hendrycks, Gimpel, 2017. *A Baseline for Detecting Misclassified and Out-of-Distribution Examples in Neural Networks*. ICLR 2017.
- Henzinger et al., 2020. *Outside the Box : Abstraction-Based Monitoring of Neural Networks*. arXiv :1911.09032, ECAI 2020.

Références principales iii

- Henzinger et al., 2021. *Scalable Verification of Quantized Neural Networks*. AAAI 2021.
- Huang et al., 2018. *A Survey of Safety and Trustworthiness of Deep Neural Networks*. arXiv :1812.08342[p].
- Karki et al., 2026. *No Attention, No Problem : DPU-Aware Attention Approximation in Modern YOLO on FPGA*. arXiv :2607.13106[p].
- Katz et al., 2017. *Reluplex : An Efficient SMT Solver for Verifying Deep Neural Networks*. arXiv :1702.01135.
- Li et al., 2017. *Understanding Error Propagation in Deep Learning Neural Network (DNN) Accelerators and Applications*. SC'17. doi :10.1145/3126908.3126964.
- Libano et al., 2019. *Selective Hardening for Neural Networks in FPGAs*. IEEE TNS 66(1).
- Libano et al., 2020. *Understanding the Impact of Quantization, Accuracy, and Radiation on the Reliability of CNNs on FPGAs*. IEEE TNS 67(7).
- Montgomerie-Corcoran et al., 2023. *SATAY : A Streaming Architecture Toolflow for Accelerating YOLO Models on FPGA Devices*. ICFPT 2023.
- Narodytska et al., 2017. *Verifying Properties of Binarized Deep Neural Networks*. arXiv :1709.06662.

Références principales iv

- Rech, 2024. *Artificial Neural Networks for Space and Safety-Critical Applications : Reliability Issues and Potential Solutions*. IEEE TNS 71(4).
- Rey et al., 2025. *A Performance Analysis of YOLO Models for Deployment on Constrained Computational Edge Devices in Drone Applications*. Electronics 14(3).
- Ruospo et al., 2023. *A Survey on Deep Learning Resilience Assessment Methodologies*. IEEE Computer 56(2). doi :10.1109/MC.2022.3217841.
- Salay et al., 2017. *An Analysis of ISO 26262 : Using Machine Learning Safely in Automotive Software*. arXiv :1709.02435[p].
- Schlosser et al., 2023. *A Framework for Benchmarking Real-Time Embedded Object Detection*. DAGM GCPR 2022, LNCS 13485.
- Shao et al., 2018. *CrowdHuman : A Benchmark for Detecting Human in a Crowd*. arXiv :1805.00123.
- Thys et al., 2019. *Fooling Automated Surveillance Cameras : Adversarial Patches to Attack Person Detection*. arXiv :1904.08653.
- Zhang et al., 2024. *End-to-End Acceleration of the YOLO Object Detection Framework on FPGA-Only Devices*. Neural Computing and Applications 36(3).