IA embarquée sécuritaire sur FPGA

État de l'art, verrous et pistes de problématique

Léonard Rivals

Octobre 2026

Point ARCYS – ISAE-SUPAERO

Le sujet

Sujet et cas d'usage

Intitulé de travail : « IA embarquée sécuritaire certifiable sur base de technologies FPGA »

Cas d'usage ARCYS

- détecteur de type YOLO sur flux caméra ;
- surveillance de zones industrielles dangereuses où la présence humaine est interdite ;
- exigence forte sur les faux négatifs (personne non détectée), puis sur les faux positifs ;
- réseau maîtrisé : opérations reproduites, sans dépendre de bibliothèques « boîte noire ».

Deux volets : le réseau de neurones embarqué, et la démarche de sûreté / certification.

Périmètre de la lecture

Une centaine d'articles étudiés, regroupés en six thèmes :

- YOLO et détection sur FPGA
- chaînes d'outils : Vitis AI (DPU), FINN, hls4ml, SATAY
- mesure et comparaison des plateformes (FPGA, Jetson, MCU)
- cadres de certification du ML (EASA, ARP 6983, AMLAS, DEEL)
- fiabilité matérielle, vérification formelle, moniteurs d'exécution
- détection de personnes et robustesse

Réserves

- aucun texte normatif lu directement (IEC 61508, ISO 13849, ISO/IEC TR 5469) ;
- « absent » veut dire absent des travaux étudiés, pas forcément de toute la littérature ;
- [p] = preprint non relu par les pairs.

YOLO sur FPGA : ce qui existe

Détecteurs YOLO sur FPGA : quelques repères

Travail	Modèle	Carte / flot	Résultat rapporté
Karki 2026[P]	YOLOv8/11/26 nano INT8	ZCU104, DPU	34,05 FPS de bout en bout ; mAP@.5 :.95 0,66–0,79 (jeu de personnes non publié) ; puissance estimée
Gutierrez 2026[P]	YOLOv3-tiny allégé w2a4	PYNQ-Z1, FINN	35,66 FPS ; 2,91 W au rail 12 V ; mAP@.5 0,594 (VOC, véhicules)
Fata 2026	YOLOv3-tiny élagué	KV260, DPU	24,3 FPS ; « accuracy » au lieu d'une mAP
Montgomerie-C. 2023	YOLOv5n	ZCU104, SATAY	dataflow, tous les poids on-chip
Zhang 2024	YOLOv3-tiny	Kintex-7, HLS	15,2 ms de bout en bout ; NMS en matériel
Schlosser 2023	YOLOv4	ZCU104 vs AGX Xavier	Jetson plus rapide (22,0 contre 54,42 ms) et plus précis

Un seul travail mesure un détecteur de personnes sur FPGA (Karki 2026, preprint) ; les autres portent sur véhicules, VOC, défauts de PCB, drones.

Deux façons d'implanter : DPU ou dataflow

DPU (Vitis AI)

- moteur programmable fourni par AMD, rapide à mettre en œuvre ;
- impose un modèle modifié (ReLU, attention approchée) : ≈ 3 points de mAP perdus en plus (Karki 2026[P]) ;
- matériel fermé : peu inspectable.

Dataflow (FINN, hls4ml, SATAY)

- un circuit dédié par couche, open source ;
- démontré pour un YOLOv3-tiny allégé sur Zynq-7020 (Gutierrez 2026[P]), pas pour un YOLO récent sur KV260 ;
- limité par la mémoire on-chip pour les gros réseaux.

- quantification : QAT à $\approx 0{,}006$ de mAP du flottant, contre $\approx 0{,}17$ en PTQ (Gutierrez 2026[P]) ;
- le post-traitement (NMS) sur l'ARM limite souvent le débit de bout en bout.

La précision après quantification est rarement vérifiée sur la cible

- YOLOv4, Vitis AI : $-2{,}2$ points de mAP à la quantification, puis encore à la compilation DPU (Schlosser 2023) ;
- YOLOv8n, CPU contre FPGA INT8 : 0,60 $\rightarrow$ 0,45 sur VOC, 0,64 $\rightarrow$ 0,34 sur KITTI ; écarts jugés imprévisibles (Karki 2026[P]) ;
- TensorRT INT8 : $-6{,}4$ à $-12{,}3$ points de mAP50-95, alors que les auteurs concluent « sans perte significative » (Rey 2025) ;
- pertes de 1 à 30 points selon le modèle et le jeu.

Conséquence pour la thèse : une propriété validée sur le modèle entraîné n'est pas garantie sur le circuit. C'est à la fois un problème de performance et de certification.

Les mesures publiées sont difficilement comparables

- pas de protocole commun : une quinzaine de métriques de précision différentes pour les détecteurs sur FPGA ;
- puissance : de la carte, de la puce, estimée par Vivado ou non précisée ; rarement deux mesures sur la même carte ;
- latences données en moyenne : aucun pire cas, p99 ou gigue de bout en bout ;
- comparaisons flatteuses : GOPS/DSP face à un autre modèle, gains face à un GPU de bureau ;
- aucun bitstream publié, code rarement disponible.

Cadre de mesure le plus complet : Schlosser 2023 (mAP mesurée sur la cible, hôte séparé, puissance de carte au multimètre), mais un seul modèle et sans pire cas.

Sûreté et certification du ML

Cadres de certification du ML

Cadre	Domaine	Point utile pour la thèse
EASA Concept Paper L1&2 (2024)	aéronautique	learning assurance, ODD, objectifs IMP / EXP ; apprentissage en ligne non accepté
CoDANN I et II (EASA, 2020 / 2024)	aéronautique	W-shape ; conformité FPGA (DO-254) renvoyée à plus tard ; argument FPGA contre GPU
ED-324 / ARP 6983	aéronautique	processus ML en cours de normalisation
AMLAS (Hawkins 2021)	générique	cas d'assurance par étapes ; exemple « personne dans la zone » sans étude de cas
DEEL White Paper (Delseny 2021)	générique	robustesse après quantification posée comme défi ; métriques asymétriques

- tous viennent de l'aéronautique ou de l'automobile ;
- aucun n'est mis en correspondance avec IEC 61508, ISO 13849 ou ISO/IEC TR 5469, les normes du cadre industriel.

Cas de référence : Certified ML Object Detection for Surveillance Missions

Belcaid et al., ERTS 2024 : détection de drones intrus, démarche ED-324 / ARP 6983 appliquée en partie.

Ce qui est fait

- ODD système, puis ODD du composant ML ;
- analyse de biais du jeu, augmentation ;
- YOLOv3-tiny, image découpée en tuiles ;
- code C / CUDA traçable, sans cuBLAS.

Limites

- cible Jetson AGX Xavier : traçabilité arrêtée aux pilotes NVIDIA ;
- FP16 validé par tests, sans preuve ;
- aucune métrique de détection publiée ;
- ni vérification, ni moniteur hors ODD.

Transposable : démarche ODD et données. À faire : la même chose avec un accélérateur dont le RTL / HLS est inspectable.

Verrou 1 : prouver que le circuit fait ce que fait le modèle

- les guides renvoient l'implémentation à plus tard : FPGA hors champ de CoDANN, objectif IMP-06 (préservation après transformation) sans moyen de conformité ;
- aucune chaîne FPGA ne garantit la conversion :
  - QONNX : arrondis et saturations non garantis entre outils ;
  - DPU : modèle modifié, écarts imprévisibles ;
  - qualification d'outil (DO-178C, TQL) jamais appliquée à FINN ou Vitis AI ;
- code traçable existant (ACETONE, de Albuquerque Silva 2022), mais en FP32 sur CPU.

Rejoint la remarque d'Arnaud : aucune chaîne d'outils ne permet aujourd'hui de certifier.

Piste : équivalence bit à bit modèle quantifié $\rightarrow$ HLS $\rightarrow$ bitstream, vérifiée par tests exhaustifs couche par couche sur FINN.

Verrou 2 : la vérification formelle ne passe pas à l'échelle

- Reluplex : $\approx$ 300 ReLU (ACAS Xu), timeouts sur certaines propriétés (Katz 2017) ;
- réseaux binarisés : $\approx$ 500 neurones denses, sans convolution (Narodytska 2017) ;
- réseau quantifié bit-exact, 4 couches denses : 40 à 56 % des cas résolus ; problème PSPACE-hard (Henzinger 2021) ;
- propriétés vérifiées : robustesse locale, sans lien avec un danger.

Piste : vérifier des composants plus petits (moniteur, NMS, tête) et compléter par des garanties statistiques.
Outils récents (α, β-CROWN, Marabou) encore à étudier.

Verrou 3 : un détecteur qui signale son incertitude

- moniteurs d'exécution connus, en logiciel, surtout sur classifieurs : score softmax (Hendrycks 2017), patrons d'activation (Cheng 2018), boîtes d'abstraction (Henzinger 2019) ;
- sur détecteurs, sans cible embarquée : Gaussian YOLOv3 (incertitude de boîte pour +0,04 % de FLOPs), prédiction conforme sur YOLOv5 (Andéol 2023) ;
- demandés par les guides EASA, jamais implantés sur FPGA ; aucun coût matériel mesuré.

Piste : prédiction conforme puis moniteur à boîtes à côté d'un YOLO sur KV260 ; mesurer ressources, latence ajoutée et taux d'erreurs détectées à fausse alarme fixée.

Limite : la prédiction conforme d'Andéol 2023 ne couvre pas les faux négatifs.

Verrou 4 : fiabilité matérielle (SEU) d'un détecteur

- études de fiabilité sur FPGA, toujours sur petits classifieurs (MNIST, CIFAR) : Libano 2019 et 2020, Gambardella 2019 ;
- la criticité varie par couche : TMR sélectif ≈ 40 % des fautes masquées pour 8 % de surcoût (Libano 2019) ;
- la quantification déplace le risque : réseau binarisé moins sensible, mais plus d'erreurs critiques (38 % contre 26 %, Libano 2020) ;
- aucune injection de fautes dans un DPU, ni sur un YOLO.

Au sol, le risque est dominé par les erreurs du modèle plus que par les radiations (Libano 2020) : volet probablement secondaire pour le cas ARCYS.

Verrou 5 : qu'est-ce qu'une erreur dangereuse ?

- critère d'erreur des études : celui d'un classifieur (changement de classe) ;
- Rech 2024 propose un critère par boîtes (non-détection, faux positif), sans lien avec SIL ou PL ;
- aucun papier ne traduit un taux d'erreur ou un FIT en SIL / PL ;
- l'asymétrie faux négatif / fausse alarme est posée par les guides (EASA, DEEL), sans métrique pour la détection de personnes.

À définir : « personne manquée sur N images consécutives, dans la zone, à telle distance », et un taux de défaillance dangereuse par heure qui combine erreurs du modèle et fautes matérielles.

Ordre de grandeur (DEEL) : un obstacle par minute et 10^{-3} d'erreur donnent $6 \cdot 10^{-2}$ défaillance par heure.

FPGA contre GPU : l'argument du déterminisme reste à mesurer

- CoDANN II plaide pour le FPGA (pas de microcode secret, pas de DVFS, pas de multicœur partagé), mais sans mesure ;
- côté GPU : traçabilité bloquée aux pilotes (Belcaid 2024) ;
- côté FPGA : latences publiées en moyenne, latence parfois variable selon la vidéo (Fata 2026) ;
- aucun pire cas, p99 ni gigue de bout en bout publié.

Question candidate : le FPGA rend-il la borne de latence d'un détecteur démontrable ? Comparer DPU, FINN et Jetson sur le même YOLO, sur 10^5 images.

Apprentissage continu contre certification

- EASA : l'apprentissage en ligne « will not be accepted by EASA at this stage » ;
- CoDANN, AMLAS, DEEL : système gelé, apprentissage hors ligne ;
- côté apprentissage continu embarqué : ni non-régression, ni versionnage, ni retour arrière.

Piste : backbone gelé et certifié, tête adaptée sous contraintes, test de non-régression embarqué avant activation, retour arrière.

Utile si la thèse doit garder un lien avec l'adaptation en service.

Détection de personnes

Données et métriques pour la détection de personnes

- jeux étudiés : CrowdHuman (foules, images web), Re-ID (campus, rues) ; aucun jeu industriel (EPI, machines, éclairage dégradé) ;
- métriques : mAP ou taux d'erreur moyennés ; aucun rappel à taux de fausse alarme fixé, par distance ou par occultation ;
- le cas complet le plus proche (Belcaid 2024) ne publie pas de métrique.

Piste : YOLOv8n de personnes, opérateurs compatibles DPU, entraîné sur CrowdHuman ; rappel à 0,1 FPPI mesuré sur KV260, en flottant et en INT8. Puis un ODD d'exemple pour la zone industrielle.

Robustesse et chaîne détection, suivi, identification

Robustesse adverse


- un patch imprimé d'environ 40×40 cm cache une personne à YOLOv2 (Thys 2019) ;
- effet de la quantification et du FPGA sur cette vulnérabilité : non étudié.

Suivi et identification

- suivi sur l'ARM : le débit peut tomber de 195 à 24 FPS ;
- aucune chaîne détection + suivi + Re-ID complète sur SoC FPGA ;
- le suivi peut servir la sûreté : vote temporel, persistance d'une personne.

Synthèse et pistes

Le croisement central est vide



Dans les travaux étudiés, aucun détecteur quantifié sur FPGA n'est soumis à la fois à une mesure de précision sur cible, à un moniteur d'exécution et à une analyse de fiabilité. Les deux moitiés existent, séparément.

Pistes de problématique

1. Quelles contraintes imposer dès la conception (architecture, opérations, quantification) pour passer dans une chaîne de génération de code certifiable ?
2. Comment un détecteur embarqué peut-il repérer ses propres situations d'incertitude et lever une alerte, pour qu'un faux négatif ne passe pas inaperçu ?
3. Comment vérifier que les propriétés validées sur le modèle restent vraies après quantification, élagage et compilation pour FPGA ?
4. Peut-on concevoir un détecteur entièrement maîtrisé (virgule fixe, opérations explicites) qui reste assez précis pour la surveillance de zones dangereuses ?
5. Comment adapter l'ARP 6983 (données, robustesse, traçabilité) à un détecteur sur FPGA, et quelles preuves peut-on réellement fournir ?

Reformuler l'intitulé ?

Si aucune chaîne d'outils ne permet de certifier, l'intitulé ne devrait pas le promettre.

- « IA embarquée sécuritaire en vue de la certification sur base de technologies FPGA »
- « Conception de réseaux de neurones embarqués sur FPGA pour des applications critiques certifiables »
- « IA embarquée sur FPGA : vers la certification de réseaux de neurones pour la détection en environnement critique »

Premières étapes proposées

1. **Prototype de référence** : YOLO nano de personnes sur KV260, en DPU puis en FINN ; mAP et rappel mesurés sur la carte, étape par étape.
2. **Protocole de mesure** : précision sur cible, latence de bout en bout avec pire cas et gigue, puissance de carte.
3. **Premier moniteur** : prédiction conforme ou score d'incertitude, coût matériel mesuré.
4. **Cadre** : ODD et cas d'assurance d'exemple (AMLAS / ARP 6983) pour la zone industrielle.
5. **Lectures à compléter** : ISO/IEC TR 5469, IEC 61508, jeux de données industriels (EPI), vérification récente.

Questions pour la réunion

- Quel volet porte la thèse : le réseau maîtrisé, la preuve d'équivalence, ou le moniteur d'exécution ?
- Quelle norme vise ARCYS : IEC 61508, ISO 13849, ARP 6983 ?
- Données : ARCYS peut-il fournir des images de sites industriels ?
- Matériel visé : KV260, Zynq-7020, autre ?
- Articulation avec les deux thèses encadrées par Arnaud sur le code certifiable pour FPGA ?
- Calendrier et montage (mécénat ISAE, RH ARCYS).

Références

Références principales i

- Andéol et al., 2023. *Confident Object Detection via Conformal Prediction and Conformal Risk Control : an Application to Railway Signaling*. arXiv :2304.06052[p].
- Belcaid et al., 2024. *Certified ML Object Detection for Surveillance Missions*. ERTS 2024. arXiv :2406.12362.
- Cheng et al., 2018. *Runtime Monitoring Neuron Activation Patterns*. arXiv :1809.06573[p].
- Choi et al., 2019. *Gaussian YOLOv3*. arXiv :1904.04620.
- De Albuquerque Silva et al., 2022. *ACETONE : Predictable Programming Framework for ML Applications in Safety-Critical Systems*. ECRTS 2022.
- Delseny et al., 2021. *White Paper Machine Learning in Certified Systems* (DEEL). arXiv :2103.10529.
- EASA, 2020 / 2024. *Concepts of Design Assurance for Neural Networks* (CoDANN I et II).
- EASA, 2024. *Concept Paper : Guidance for Level 1 & 2 Machine Learning Applications*, Issue 02.
- Fata et al., 2026. *Low-Cost FPGA-Enhanced CNN Accelerator for Real-Time YOLO Object Detection and Classification*. IEEE Access 14.
- Gambardella et al., 2019. *Efficient Error-Tolerant Quantized Neural Network Accelerators*. IEEE DFT.

Références principales ii

- Gutierrez et al., 2026. *NPU Accelerator : Quantized Real-Time Vehicle Detection on PYNQ-Z1 Using FINN*. arXiv :2609.24757[P].
- Hawkins et al., 2021. *Guidance on the Assurance of Machine Learning in Autonomous Systems (AMLAS)*. arXiv :2102.01564.
- Hendrycks, Gimpel, 2017. *A Baseline for Detecting Misclassified and Out-of-Distribution Examples in Neural Networks*. ICLR 2017.
- Henzinger et al., 2020. *Outside the Box : Abstraction-Based Monitoring of Neural Networks*. arXiv :1911.09032, ECAI 2020.
- Henzinger et al., 2021. *Scalable Verification of Quantized Neural Networks*. AAAI 2021.
- Karki et al., 2026. *No Attention, No Problem : DPU-Aware Attention Approximation in Modern YOLO on FPGA*. arXiv :2607.13106[P].
- Katz et al., 2017. *Reluplex : An Efficient SMT Solver for Verifying Deep Neural Networks*. arXiv :1702.01135.
- Libano et al., 2019. *Selective Hardening for Neural Networks in FPGAs*. IEEE TNS 66(1).
- Libano et al., 2020. *Understanding the Impact of Quantization, Accuracy, and Radiation on the Reliability of CNNs on FPGAs*. IEEE TNS 67(7).

Références principales iii

- Montgomerie-Corcoran et al., 2023. *SATAY : A Streaming Architecture Toolflow for Accelerating YOLO Models on FPGA Devices*. ICFPT 2023.
- Narodytska et al., 2017. *Verifying Properties of Binarized Deep Neural Networks*. arXiv :1709.06662.
- Rech, 2024. *Artificial Neural Networks for Space and Safety-Critical Applications : Reliability Issues and Potential Solutions*. IEEE TNS 71(4).
- Rey et al., 2025. *A Performance Analysis of YOLO Models for Deployment on Constrained Computational Edge Devices in Drone Applications*. Electronics 14(3).
- Schlosser et al., 2023. *A Framework for Benchmarking Real-Time Embedded Object Detection*. DAGM GCPR 2022, LNCS 13485.
- Shao et al., 2018. *CrowdHuman : A Benchmark for Detecting Human in a Crowd*. arXiv :1805.00123.
- Thys et al., 2019. *Fooling Automated Surveillance Cameras : Adversarial Patches to Attack Person Detection*. arXiv :1904.08653.
- Zhang et al., 2024. *End-to-End Acceleration of the YOLO Object Detection Framework on FPGA-Only Devices*. Neural Computing and Applications 36(3).