VET 3000 — placa principal (VET 30 VS1 REV. 2): esquema aproximado

Primeira versão: parte digital. A parte analógica (PLL, sincronismo, croma, mixer) ainda é um bloco.
O circuito junta as medidas de continuidade feitas no aparelho com o "Build This Video Titler"
(Radio-Electronics, nov./1985 a mar./1986), de onde o VET deriva (docs/origem.md).
A folha Fonte traz a placa da fonte, levantada das fotos dos dois lados (referências 2xx provisórias).

Cores das redes (classes de rede do projeto, com fios mais grossos):
  azul = todas as ligações da rede foram medidas no aparelho;
  roxo = parte das ligações medida, o resto segue a revista;
  cor padrão (rótulo vermelho-escuro, fio fino) = segundo a revista, ainda a medir.
O roteiro ligação a ligação está em continuidade.md.

Referências: U14, U15, U16, U21, U22, U23, D8, D10, D11, R26–R30, R48, R49, R52–R59 e CN1–CN3 são
as da placa. U101–U104, T101, C101–C114, R103–R105 e #BLK1 são provisórias: as da placa
não aparecem nas fotos. O campo "rev." de cada peça dá o equivalente na revista.

Diferenças já conhecidas em relação à revista: EPROM 27128 (16 KB em $C000); /IRQ no CN1 e /NMI
em +5 V; CN1 de 2x18 com −5 V e +3 V BAT; teclado de membrana com 7 linhas; fonte em placa
separada; U19 = CA3126 com a marcação raspada; /INT do VDP sem ligação (como na revista).

CPU e memória

Arquivo: cpu.kicad_sch

Vídeo

Arquivo: video.kicad_sch

Teclado

Arquivo: teclado.kicad_sch

CN1 e alimentação

Arquivo: conectores.kicad_sch

Parte analógica (a desenhar)

Arquivo: analogico.kicad_sch

Fonte

Arquivo: fonte.kicad_sch

Gerado por hardware/placa-principal/gen/gen_esquema.py
Esquema aproximado: medidas no aparelho + Radio-Electronics 1985–86
Source location: https://github.com/lrrosa/vet3000
Copyright (C) 2026 Leonardo Roman da Rosa — CERN-OHL-S-2.0
Leonardo Roman da Rosa

Sheet: /
File: vet3000_placa.kicad_sch


Title: VET 3000 — placa principal: visão geral


Size: A3	Date: 2026-09-30	**Rev: 0.1**
KiCad E.D.A. 10.0.4		Id: 1/7


CPU, memórias e decodificação de endereços


RAM $0000–$1FFF (Y0), cartucho $4000–$7FFF (XROM, Y1), E/S $8000–$BFFF (Y2), ROM $C000–$FFFF (Y3).
U15 (1ª metade) só decodifica com E alto e /HALT alto (U23). A 2ª metade separa, com R/W e A1:
/CSW e /CSR do VDP ($8000/$8001) e escrita/leitura do teclado ($8002).
D10/R48 e D11/R49 formam um OU com diodos: um computador externo no CN1 pode selecionar a ROM
(ROM_SEL) e a E/S (IO_EN) com a CPU parada por /HALT (revista, parte 3).


No VET, o /NMI (pino 2) vai direto ao +5 V e o /IRQ vai ao CN1 (medido).
Na revista era o contrário: /NMI na porta de expansão com R8, /IRQ em +5 V.
R30 (4k7) é o pull-up do /HALT e R29 (4k7) o do /IRQ (medido).
/OE da EPROM no GND (medido); /OE da RAM em U23 (NÃO(/HALT·R/W)), segundo a revista.
O CN1 a11 foi medido no pino 6 do U15 (antes do diodo D11); na revista
a porta usava o outro lado do diodo (pino 15).























U101–U103, C102: referências provisórias (as da placa não aparecem nas fotos).
Portas b e c de U23 (pinos 4–6 e 8–10) ficam na parte analógica.

Gerado por hardware/placa-principal/gen/gen_esquema.py
Esquema aproximado: medidas no aparelho + Radio-Electronics 1985-86
Source location: https://github.com/lrrosa/vet3000
Copyright (C) 2026 Leonardo Roman da Rosa – CERN-OHL-S-2.0
Leonardo Roman da Rosa

Sheet: /CPU e memória/
File: cpu.kicad_sch


Title: VET 3000 – placa principal: CPU, memórias e decodificação


Size: A3	Date: 2026-09-30	**Rev: 0.1**
KiCad E.D.A. 10.0.4		Id: 2/7

Vídeo: VDP TMS9128 e 16 KB de VRAM


O clock mestre (VDP_CLK, 10,738635 MHz) vem do PLL (U7 MC4044 + U1 MC4024) da parte analógica.
CPUCLK (pino 37) = mestre / 3 = 3,579545 MHz: vai ao EXTAL do 6809 e aos divisores 74LS191.
/INT (pino 16) sem ligação: sem continuidade com o /IRQ do 6809 (medido). O firmware lê o status.
D0 do barramento vai ao CD7 (pino 17) e D7 ao CD0 (pino 24): a TI numera ao contrário (medido).


VRAM (Fig. 10 da revista): AD0–AD7 do VDP vão a A7–A0 das DRAMs,
RD0–RD3 a uma e RD4–RD7 à outra; /OE das DRAMs no GND (medido).
Qual das duas é U14 e qual é U21 não foi verificado.





RESET/SYNC (pino 34), 3 níveis: 0 V reseta o VDP (RESET_N no boot);
5 V normal; -12 V por T101 com o pulso VRESET_HIB (genlock) zera os contadores.
D8 limita o RESET_N a 5,1 V. R26/R27/D8 lidos na placa; T101/C101 provisórios.





Cargas das saídas Y, R–Y e B–Y (revista: 470 Ω e 220 pF). Referências provisórias.

Gerado por hardware/placa-principal/gen/gen_esquema.py
Esquema aproximado: medidas no aparelho + Radio-Electronics 1985-86
Source location: https://github.com/lrrosa/vet3000
Copyright (C) 2026 Leonardo Roman da Rosa – CERN-OHL-S-2.0
Leonardo Roman da Rosa


Sheet: /Video/
File: video.kicad_sch


Title: VET 3000 – placa principal: VDP e VRAM

Size: A3	Date: 2026-09-30	**Rev: 0.1**
KiCad E.D.A. 10.0.4		Id: 3/7


Teclado: matriz de 7 linhas x 8 colunas em $8002


Escrita em $8002: U16 guarda o byte; a linha n recebe o bit n−1 (ativo em 0). Leitura: U22 põe as 8 colunas no barramento (bit m−1 = coluna m, ativo em 0), com os pull-ups R52–R59. Isso foi medido pelo lado do teclado (docs/teclado.md). Os pinos de U16/U22 são os da revista (Fig. 14). Medido: U16 e U22 até D0–D7, até o CN3 e até o U15 (pinos 10 e 9), os pull-ups R52–R59 e o /CLR (pino 1) do U16 no +5 V.





CN3: conector 2x8 das duas membranas (medido). Pino 1 embaixo à esquerda. Ímpares (fileira de baixo): membrana inferior (linhas). Pares (fileira de cima): membrana superior (colunas). Trilhas contadas da esquerda para a direita; a trilha 8 inferior (pino 15) não tem ligação física.





Gerado por hardware/placa-principal/gen/gen_esquema.py
Esquema aproximado: medidas no aparelho + Radio-Electronics 1985-86
Source location: https://github.com/lrrosa/vet3000
Copyright (C) 2026 Leonardo Roman da Rosa - CERN-OHL-S-2.0
Leonardo Roman da Rosa


Sheet: /Teclado/
File: teclado.kicad_sch

Title: VET 3000 – placa principal: Teclado

Size: A3	Date: 2026-09-30	**Rev: 0.1**
KiCad E.D.A. 10.0.4		Id: 4/7

Conector traseiro CN1 e alimentação

CN1 medido por fora, da esquerda para a direita (docs/conector-cn1.md). Fileira a = cima, b = baixo.
Lido de a17 para a1 e de b17 para b1, repete a porta de expansão da revista (Fig. 19).
a16 = /E CLK (U23), a14 = XROM (Y1), a11 = I/O SEL (Y2), a10 = ROM SEL (/CE da EPROM).




CN1 interface (borda 2x18)

rev. porta de expansão (Fig. 19)






Alimentação: vem da placa da fonte (CN201, folha Fonte) pelo CN2, de 5 vias.
O CN2 tem a ordem inversa da do CN201: GND no pino 1 e −5V no pino 5 (medido).
+3V_BAT alimenta a RAM (pino 28): cerca de 5 V com o aparelho ligado,
3 V da bateria desligado (OU com os diodos D207 e D208 da fonte).
+12 V e −5 V servem sobretudo à parte analógica.



Alimentação (da fonte)

rev. fonte na placa (Fig. 6)



Desacoplamento: valores e posições da revista, referências provisórias.

Gerado por hardware/placa-principal/gen/gen_esquema.py
Esquema aproximado: medidas no aparelho + Radio-Electronics 1985-86
Source location: https://github.com/lrrosa/vet3000
Copyright (C) 2026 Leonardo Roman da Rosa - CERN-OHL-S-2.0
Leonardo Roman da Rosa


Sheet: /CN1 e alimentação/
File: conectores.kicad_sch

Title: VET 3000 — placa principal: Conector CN1 e alimentação

Size: A3	Date: 2026-09-30	**Rev: 0.1**
KiCad E.D.A. 10.0.4		Id: 5/7

Parte analógica: ainda não desenhada

Este bloco só marca os sinais que atravessam a fronteira com a parte digital.
Na placa: U1 MC4024 e U7 MC4044 (PLL do clock do VDP), U13/U20 74LS191 (CPUCLK / 228),
U2/U10/U17 4066, U3 CA339E, U4 74LS221, U8 SN75108, U9 74LS05, U19 CA3126 (raspado),
LM1889, portas b e c de U23, XTAL1, CV1, CV2, RV1–RV3 e L1.
Esquemas de referência: Radio-Electronics, dez./1985, Figs. 7, 8, 11 e 13.



Gerado por hardware/placa-principal/gen/gen_esquema.py
Esquema aproximado: medidas no aparelho + Radio-Electronics 1985-86
Source location: https://github.com/lrrosa/vet3000
Copyright (C) 2026 Leonardo Roman da Rosa - CERN-OHL-S-2.0
Leonardo Roman da Rosa


Sheet: /Parte analógica (a desenhar)/
File: analogico.kicad_sch

Title: VET 3000 – placa principal: Parte analógica (a desenhar)


Size: A3	Date: 2026-09-30	**Rev: 0.1**
KiCad E.D.A. 10.0.4		Id: 6/7

Fonte: placa separada, levantada das fotos


Transformador com derivação central (CT). A ponte D201–D204 usa o próprio negativo como GND, então o CT fica em cerca de +12 V (BRUTO_12V: C201, C202 e a entrada do 7805) e o positivo da ponte em cerca de +24 V (BRUTO_24V: C203, 7812 e o LED). Ligações levantadas das fotos dos dois lados da placa, ainda a medir; valores lidos no aparelho. A placa não tem serigrafia de componentes: todas as referências são provisórias, e o campo Nota de cada peça diz onde ela fica.




LIDER, 19,75 VAC com CT (medido)




Com 19,75 VAC medidos no secundário, sem carga: BRUTO_12V ~13 V, BRUTO_24V ~26,5 V e BRUTO_NEG ~−26 V. C203 e C205 (25 V) ficam acima do limite: o certo é trocá-los por capacitores de 35 V.



U201 fica fora da placa, num dissipador, com as pernas para cima e a escrita de cabeça para baixo. Nessa posição o pino da ESQUERDA é a SAÍDA e o da DIREITA é a ENTRADA. Fios: amarelo = entrada (BRUTO_12V), azul = GND, laranja = saída (+5V). As cores no regulador foram conferidas no aparelho; as chegadas na placa vêm das fotos.










Saída para a placa principal


CN201 na ordem da etiqueta do gabinete:
−5 V, +5 V, +3 V BAT, +12 V e GND (fio preto).
Na placa, o +5V chega ao pino 2 por um jumper de fio.
No CN2 da placa principal, a ordem é a inversa.


−5 V: bomba de carga em CA1. C204 e D205 (grampo no GND) fazem a tensão de CA1 descer abaixo do GND, e D206 a retifica em C205: cerca de −26 V na entrada do 7905. Na placa, a ligação de C204 a D205 e D206 passa por um jumper de fio.











Backup da RAM (+3V_BAT): ligado, vem de BKP_ALIM por D207; desligado, das pilhas por D208. D210 prende BKP_ALIM uma queda de diodo acima do +5V (~5,6 V), e assim a RAM recebe ~5 V. A corrente de R201 (~60 mA, ~0,5 W no resistor) passa por D210 e entra na linha de +5V. Sem carga no +5V (placa principal desligada), ela não tem para onde ir, porque o 7805 não absorve corrente: a linha sobe a ~11 V. Teste com carga acima de ~70 mA (47 ohms). Se D210 abrir, o +5V fica normal e o +3V_BAT vai a ~12 V.

LED do painel: o fio creme vai ao BRUTO_24V (provável) e o vermelho a R203, ligado ao GND.

Gerado por hardware/placa-principal/gen/gen_esquema.py
Esquema aproximado: levantado das fotos da placa da fonte, a medir
Source location: https://github.com/lrrosa/vet3000
Copyright (C) 2026 Leonardo Roman da Rosa – CERN-OHL-S-2.0
Leonardo Roman da Rosa

Sheet: /Fonte/
File: fonte.kicad_sch

Title: VET 3000 – fonte: placa separada, levantada das fotos

Size: A3	Date: 2026-10-03	**Rev: 0.1**
KiCad E.D.A. 10.0.4		Id: 7/7