



21 DE OCTUBRE DE 2025

UNIVERSIDAD AUTÓNOMA DE QUERÉTARO

INVERSOR DE ONDA SENOIDAL PURA

Materia: Sistemas Digitales con Lógica
Reconfigurable II

Carrera: Ing. Automatización

CATEDRÁTICO:

Dr. Miguel Ángel Martínez Prado

ALUMNO:

López Ruíz Leonardo 297448



Descripción

Este proyecto consiste en diseñar e implementar un inversor usando técnicas de Modulación por Ancho de Pulso Senoidal "SPWM", se utiliza una FPGA como circuito digital para obtener a la salida del circuito un voltaje de 120 V AC RMS a 60 Hz. En la etapa de potencia se utiliza un puente H, controlado por las señales PWM desde la FPGA, y para elevar su salida se usa un transformador. La carga objetivo es un foco LED de 10 W.

Objetivo

Implementar en FPGA un circuito inversor con modulación SPWM que genere 120 V AC RMS a 60 Hz del lado de salida.

Marco teórico

Inversor

El inversor eléctrico es un dispositivo fundamental en la electrónica de potencia, diseñado para transformar la corriente directa (DC) en corriente alterna (AC). Su función crítica es suministrar una tensión AC con características controladas de magnitud y frecuencia, típicamente 120 V a 60 Hz, para alimentar cargas estándar. Los inversores modernos se enfocan en la generación de una onda senoidal pura, ya que esta forma de onda minimiza las pérdidas energéticas y la Distorsión Armónica Total (THD), lo cual es crucial para el buen funcionamiento de los equipos electrónicos sensibles.

Modulación por Ancho de Pulso Senoidal (SPWM)

La generación de una onda senoidal pura se logra mediante la técnica de Modulación por Ancho de Pulso Senoidal (SPWM). El PWM es una técnica digital que varía el ancho del pulso (ciclo de trabajo) de una señal constante para controlar el valor promedio de tensión de salida. La sofisticación de la SPWM radica en que el ciclo de trabajo de los pulsos no es constante, sino que se varía en proporción con una onda senoidal de referencia (la forma de onda deseada) y una onda triangular de alta frecuencia (portadora). Esta modulación a alta frecuencia es esencial para que, al promediar los pulsos, la señal resultante se aproxime a una senoidal, facilitando el filtrado posterior y mejorando la calidad de la energía.

Puente H

El Puente H constituye la etapa de potencia del inversor monofásico. Esta configuración está formada por cuatro interruptores de estado sólido, usualmente MOSFETs, conectados en una disposición que permite la inversión de la polaridad de la tensión en la carga. Al recibir un tren de pulsos, los interruptores se conmutan en pares diagonales y complementarios. Esta acción de conmutación alterna la tensión aplicada a la carga entre un valor positivo y uno negativo.

Transformador

Este componente cumple una función dual de gran importancia. En primer lugar, proporciona el aislamiento galvánico entre la fuente DC de bajo voltaje y el circuito de carga AC, lo que es vital para la seguridad. En segundo lugar, y de manera práctica para este proyecto, el transformador se encarga de la elevación de tensión, convirtiendo la tensión AC pulsante de bajo nivel, generada por el Puente H, a la tensión de línea estandarizada requerida por la carga.

Filtro pasa bajas

La señal de voltaje que sale del Puente H y, en este caso, del transformador, es inherentemente discontinua debido a la conmutación de los interruptores, lo que introduce armónicos de alta frecuencia. Estos armónicos deben ser eliminados para asegurar una onda de alta calidad (baja THD). Su diseño se basa en una frecuencia de corte que permite el paso de la frecuencia fundamental deseada (60 Hz), mientras que atenúa drásticamente las frecuencias de conmutación superiores. El resultado de este filtrado es la obtención de la onda senoidal pura en la salida final del inversor.

Metodología

1. Diseño de la entidad

Para comenzar, a la entrada del circuito tendremos 24 Volts DC y queremos obtener a la salida un voltaje de 120 Volts AC a 60 Hz. Las entradas (Inputs) de la entidad son la señal del RST y el CLK; las salidas (Outputs) son el PWM y los ENA, respectivamente. Partiendo de esto, el diagrama de bloques de la Figura 1 propone una solución. En la descripción de hardware se utilizará un Timer, un Counter genérico, una LUT, un Counter de propósito especial y un Comparador.




Figura 1. Diagrama a bloques del SPWM.

1. El Timer genera un pulso que va a estar incrementando el Counter, con el valor del contador se obtendrá un ángulo correspondiente.
2. Con este valor del ángulo se obtiene la magnitud de la señal senoidal, la cual esta guardada en la LUT.
3. La salida del seno se compara con la salida del contador de propósito especial y con esto se obtienen las señales PWMA y PWMB.

2. Cálculos

Para la LUT, se decide el número de puntos que tendrá la señal senoidal. Este número es un valor entero entre 0 y el ciclo de trabajo máximo. En mi caso, elegí 128 puntos, por lo que se usaría un Contador de 7 bits. En la Tabla 1 se observan los cálculos para la frecuencia del Timer, la frecuencia del PWM, etc.

				Counter	Timer		LUP	
					Portadora	Paso angular	Paso angular	
Bits	Cnt Ang	CLK FPGA	Fout	Timer	Fpwm	°	$\xi\theta$	BusWidth
7	128	5.0E+07	60	6510.42	7680.00	2.8125	0.04908739	12.6685342
7	128	5.0E+07	60	6510.42	15360.00	2.8125	0.04908739	12.6685342
		n	2	3255.21				

Tabla 1. Cálculos para el SPWM.

- a) El valor del Counter para seleccionar el valor del ángulo esta dado por la Ecuación 1:

$$Counter = \frac{Clk}{60 \cdot 2^{Bits}}$$

Ecuación 1. Valor del contador genérico.

- b) El valor del Counter de propósito especial esta dado por la Ecuación 2, donde n es un factor para aumentar la F_{PWM} , para modificar la eficiencia a la salida del inversor:

$$F_{PWM} = \frac{CLK_{FPGA}}{\frac{Counter}{n}}$$

Ecuación 2. Valor del contador de propósito general.

- c) Para la LUT, el requisito es que la señal senoidal debe tener una amplitud menor a la señal diente de sierra. Dado que el contador debe de llegar hasta el número 3254 y reiniciarse (15.360 KHz de F_{PWM}), se deja como valor máximo 3000. Esto corresponde a 90 grados de la señal senoidal, dejando la saturación a un 92 % y obteniendo una señal senoidal pura, evitando así una señal con recortes.

3. Diseño del circuito físico

Ya con la descripción de hardware, el circuito físico es como se muestra en la Figura 2. Aquí se interconecta la etapa lógica con la etapa de potencia y, posteriormente, se eleva el voltaje con el lado secundario de un transformador.



Figura 2. Diagrama del circuito físico.

Al ser un inversor monofásico, se usó Puente H completo. Para la etapa lógica los ENA y ENB se asignaron a un interruptor de la FPGA para que controlar su encendido. También se necesitan dos señales más, PWMA y PWMB, para la parte positiva y la parte negativa; esto está descrito en el VHDL. El tiempo que los Mosfets se mantienen encendidos o apagados depende del ciclo de trabajo del PWM. La forma del voltaje a la salida del Puente H corresponderá a ese mismo PWM, pero con mayor amplitud y potencia.

Al eliminar la mayor parte del contenido de alta frecuencia usando un filtro pasivo de segundo orden (un LC), nos quedamos con el contenido de baja frecuencia, es decir, el voltaje que corresponde a la señal senoidal. Para esto, la frecuencia de corte debe ser al menos 10 veces mayor a la frecuencia de la señal senoidal y al menos 10 veces menor a la frecuencia de la señal diente de sierra.

La salida del Puente H se lleva al devanado secundario de un transformador que lo elevará hasta llegar al voltaje RMS que usamos en nuestro día a día.

Resultados

En la Figura 3 se muestra el resultado de una prueba del inversor conectando una carga. Con la carga, el voltaje RMS baja considerablemente y la señal senoidal se llega a distorsionar debido a la potencia requerida a la salida.




Figura 3. Señal senoidal en la carga.

La Figura 4 presenta una vista detallada de la señal senoidal de salida obtenida mediante el osciloscopio. Se aclara que, si bien la lectura muestra una frecuencia de 120 Hz, un análisis manual de la división por cuadro confirma que es la frecuencia deseada, 60 Hz.




Figura 4. Señal senoidal vista desde el osciloscopio.

En la figura 5 se puede observar el funcionamiento del inversor con un pequeño foco. Esta imagen ilustra la integración de la FPGA, la fuente de alimentación DC, el Puente H y la carga.




Figura 5. Circuito físico en funcionamiento.

Durante las pruebas realizadas en la entrega, se utilizó un foco led de 10 Watts. Con este se evaluó la confiabilidad del proceso de conversión energética del inversor. El cálculo de la eficiencia se realiza mediante la Ecuación 3, definida como la relación porcentual entre la Potencia de Salida y la Potencia de Entrada.

$$\frac{Potencia\ Sal}{Potencia\ Ent} \cdot 100 = \frac{120.03\ V \cdot 0.0789\ A}{27.7\ V \cdot 0.38\ A} \cdot 100 = 89.971\%$$

Ecuación 3. Cálculo de la eficiencia.



Conclusión

En este reporte se explica de una manera sencilla cómo replicar este proyecto. Durante su desarrollo, se determinó que entre más puntos tenga la señal senoidal (LUT) y entre más alta sea la frecuencia de la señal diente de sierra, se obtendrían más escalones y, por ende, una mayor resolución en la señal de salida. Es importante evitar que la amplitud de la señal senoidal sea mayor a la de la señal diente de sierra.

Se podría mejorar la eficiencia al usar una señal triangular (UpDownCounter). La frecuencia máxima del Puente H me limitó mucho. Por las características requeridas (voltaje de 24 V DC, una corriente tal vez baja, y una frecuencia de conmutación media-alta), propongo diseñar un Puente H propio que sí cumpla con los requisitos.

Este diseño implementado es para un pequeño inversor con una eficiencia media a alta, que puede alimentar cargas pequeñas como un foco LED o un pequeño cargador de celular. Como propuestas de mejora finales, destaco la implementación de un filtro LC a la salida del Puente H o la sustitución del transformador de frecuencia por el que se usó en la práctica.

Referencias bibliográficas

Miguel Prado. (2025, octubre 19). FPGA-based pure sine inverter [Video]. YouTube. <https://youtu.be/-8jhaxNgMAM>.

Echeverría, A. A. (2020). *Análisis de calidad de la energía de inversor de puentes H y control SPWM*. Tecnociencia.

Gutiérrez, J. L., Ramírez, M. E., & Torres, R. (2021). Inversor spwm de alta eficiencia y baja distorsión armónica. *Publicaciones e Investigación*, 15(1), 173-189.

Hart, D. W. (2001). *Electrónica de potencia*. Prentice Hall.

Moloney, D. (2006). *Inversor spwm de alta eficiencia y baja distorsión armónica*. Revista Científica CUN.

Valencia, P. E., Saldarriaga, W., & Giraldo, F. (2013). Inversor senoidal de alta eficiencia. *Revista Tecnura*, 17(37), 90-100.

Xianjun, L., Lingshun, Q., & Shutuan, P. (2005). *Modulador por anchura de pulso sinusoidal SPWM para un inversor monofásico de 60Hz de bajo costo*. Dialnet.