
گزارش پروژه مدار منطقی

سوال اول:

برای کشیدن فانکشن سوال با ترانزیستور از روش زیر استفاده میکنیم.

- 1. محاسبه f' و رسم قسمت nmos با استفاده از آن (مجموعه nmos به زمین وصل میشود)
- power به pmos با استفاده از آن (مجموعه pmos و رسم قسمت f' و رسم وصل میشود)



```
1
    module firstQ(a,b,c,d,out);
                                                                                 کد وریلاگ:
2
        input a,b,c,d;
3
        output out;
4
        supply0 gnd;
                                                                                   1. تعاریف
 5
        supply1 power;
 6
        wire wa,wb,wc,wd;
                                                 • تعداد wire ها و محل آنها در شكل صفحه
7
        wire w1,w2,w3,w4,w5,w6,w7,w8,w9;
8
9
        pmos(wa,power,a);
                                                                      قبل نشان داده شده.
10
        nmos(wa,gnd,a);
11
                                                    • جفت های pmos و nmos نشان داده
12
        pmos(wb,power,b);
        nmos(wb,gnd,b);
13
                                                 شده در خط های بعد، برای تعریف 'a' فط
14
15
        pmos(wc,power,c);
                                                     و 'c' و است. (شكل در صفحه قبل)
16
        nmos(wc,gnd,c);
17
        pmos(wd,power,d);
18
19
        nmos(wd,gnd,d);
```

2. رسم بقیه تابع با استفاده از wire 9 که محل قرارگیری آنها در شکل صفحه قبل نشان داده شده است.

```
22
         pmos(w5, power, wa);
23
         pmos(out,w5,wd);
24
         pmos(w4, power, wa);
25
26
         pmos(w6,w4,b);
27
         pmos(out,w6,wc);
28
29
30
         pmos(w2,power,d);
         pmos(w3,w2,a);
31
32
         pmos(out,w3,c);
33
34
         pmos(w1,power,d);
35
         pmos(out,w1,wb);
36
37
38
         nmos(out,w7,wa);
39
         nmos(out,w7,wd);
40
         nmos(w7,w8,wa);
41
         nmos(w7,w8,b);
42
43
         nmos(w7,w8,wc);
44
45
         nmos(w8,w9,wb);
         nmos(w8,w9,d);
46
47
48
         nmos(w9,gnd,a);
49
         nmos(w9,gnd,c);
50
         nmos(w9,gnd,d);
51
    endmodule
```

تست بنچ:

در قسمت تست بنچ همه حالات a,b,c,d بررسی شد. (16 حالت)


14	initial begin	39	2 - 0:
15	a = 0;		a = 0;
16	b = 0;	40	b = 1;
17	C = 0;	41	c = 0;
18	d = 0;	42	d = 0;
19	#20	43	#20
20	,	44	
21	a = 0;	45	a = 0;
22	b = 0;	46	b = 1;
23	c = 0;	47	c = 0;
24	d = 1;	48	d = 1;
25	#20	49	#20
26	#20	50	
	- 0.	51	a = 0;
27	a = 0;	52	b = 1;
28	b = 0;	53	c = 1;
29	c = 1;	54	d = 0;
30	d = 0;	55	#20
31	#20	56	
32		57	a = 0;
33	a = 0;	58	b = 1;
34	b = 0;	59	c = 1;
35	c = 1;	60	d = 1;
36	d = 1;	61	#20
37	#20	62	
38		63	a = 1;
39	a = 0;	64	b = 0;
40	b = 1;	65	c = 0;




سوال دوم:

نحوه رسم

1. ابتدا 1bit signed full-adder را به شكل زير ساخته و سپس آن را كسكيد ميكنيم.



2. نحوه cascade: شكل حاصل از كسكيد به 4 بيت مانند زير ميشود.



کد وریلاگ:

1. تعریف متغیرها

```
module secondQ(a0, a1, a2, a3, b0, b1, b2, b3, S0, S1, S2, S3,out,V);
input a0, a1, a2, a3,b0, b1, b2, b3;
output S0, S1, S2, S3,out,V;
wire c1, c2, c3;
wire X0, X1, X2, X3;
wire S0, S1, S2, S3;
supply0 M;
```

2. بدنه اصلی کد: از 4 بخش تشکیل شده. در هر بخش با توجه به فرم کسکید شده -full

```
adder آن را با گیت های منطقی رسم میکنیم.
10
        xor(X0, b0, M);
11
        wire W1, W2, W3;
12
                            xor اول در حالت کسکید شده وجود دارد (طبق شکل دوم)
13
        xor(W1, a0, X0);
14
        and(W2, W1, M);
15
        and(W3, a0, X0);
                            سیس باید a0 و نتیجه xor (که در اینجا با X0) نشان دادیم
16
17
        xor(S0, W1, M);
                            ، با استفاده 1 bit full-adder جمع كنيم. يس به بدنه جمع
        or(C1, W2, W3);
18
```

کننده 1 بیتی میرویم تا آن را پیاده سازی کنیم. (طبق شکل اول در صفحه قبل)

درواقع باید هرجا در شکل 1، B میبینیم با XO جایگذاری کنیم. SO بیت اول خروجی است.

(برای رسم full-adder تعدادی وایر دیگر هم نیاز بود که با wi تعریف شده است.)

به همین شکل بخش دوم و سوم و چهارم را نیز رسم میکنیم.

```
22
         xor(X1, b1, M);
                                    34
                                             xor(X2, b2, M);
                                                                       46
                                                                                xor(X3, b3, M);
         wire W4, W5, W6;
                                    35
                                             wire W7, W8, W9;
                                                                       47
                                                                                wire W10, W11, W12;
24
                                    36
                                                                       48
25
         xor(W4, a1, X1);
                                    37
                                             xor(W7, a2, X2);
                                                                       49
                                                                                xor(W10, a3, X3);
26
         and(W5, W4, c1);
                                    38
                                             and(W8, W7, c2);
                                                                       50
                                                                                and(W11, W10, c3);
         and(W6, a1, X1);
27
                                    39
                                             and(W9, a2, x2);
                                                                       51
                                                                                and(W12, a3, X3);
28
                                    40
                                                                       52
29
        xor(S1, W4, c1);
                                    41
                                             xor(S2, W7, c2);
                                                                       53
                                                                                xor(S3, W10, c3);
                                             or(c3, W8, W9);
30
         or(c2, W5, W6);
                                    42
                                                                       54
                                                                                or(C, W11, W12);
```

در آخر هم برای تشخیص overflow از xor نهایی شکل دوم صفحه قبل استفاده میکنیم.

تست بنچ :

8	initial begin	22	// a = 7	35	// a = -5	49	// a = -7
9	// a = 5	23	a0 = 1;	36	a0 = 1;	50	a0 = 1;
10	a0 = 1;	24	a1 = 1;	37	a1 = 1;	51	a1 = 0;
11	a1 = 0;	25	a2 = 1;	38	a2 = 0;	52	a2 = 0;
12	a2 = 1;	26	a3 = 0;	39	a3 = 1;	53	a3 = 1;
13	a3 = 0;	27		40	,	54	
14		28	// b = 6	41	// b = -1	55	// b = -6
15	// b = 1	29	b0 = 0;	42	b0 = 1;	56	b0 = 0;
16	b0 = 1;	30	b1 = 1;	43	b1 = 1;	57	b1 = 1;
17	b1 = 0;	31	b2 = 1;	44	b2 = 1;	58	b2 = 0;
18	b2 = 0;	32	b3 = 0;	45	b3 = 1;	59	b3 = 1;
19	b3 = 0 ;	33	#20;	46	#20;	60	#20
20	#20:						

سوال سوم:

برای مرحله قبل وریلاگ توضیح خاصی وجود ندارد.

کد وریلاگ:

```
module ALU(a,b,op,out);
input signed [5:0] a,b;
input signed [1:0] op;
output signed [5:0] out;
assign out = op[1]?(op[0]?((a+a+-b) > 0 ? a+a-b : b-a-a): -b ) : (op[0]? a+b+b+b: (a <<< 2)+(b >>> 1));
endmodule
```

- 1. ورودی ها: a و 6 b بیتی هستند. (قرار است اعمال روی آنها انجام شود) ، op عملیات را مشخص میکند
- 2. در قسمت assign به ترتیب حالات زیر از چپ به راست چک شده (ترتیب زمانی مدنظر نیست)

11,10,01,00

تست بنچ:

```
1 'include "ALU.v";
                                                          30
                                                                                  a='d2;
    module ALU_tb;
                                                                                 b='d2;
                                                          31
3
           reg signed[5:0] a;
                                                                                  op='b00;
                                                          32
           reg signed[5:0] b;
4
                                                          33
                                                                                 #5;
5
           reg signed[1:0] op;
           wire signed [7:0] out;
                                                          34
6
           ALU result (a,b,op,out);
                                                          35
                                                                                 a='d2;
8
                                                          36
                                                                                 b='d2;
9
           initial begin
                                                          37
                                                                                 op=2'b01;
10
                    a='d1;
                                                          38
                                                                                 #5;
                    b='d5;
11
                                                          39
12
                    op='b00;
                                                                                  a='d2;
13
                    #5;
                                                          40
14
                                                                                  b='d2;
                                                          41
                    a='d1;
15
                                                                                 op='b10;
                                                          42
16
                    b='d5;
                                                          43
                                                                                 #5;
17
                    op=2'b01;
                                                          44
18
                    #5;
                                                                                  a='d2;
                                                          45
19
                    a='d1;
20
                                                                                 b='d2;
                                                          46
21
                    b='d5;
                                                                                  op='b11;
                                                          47
                    op='b10;
22
                                                          48
                                                                                 #5
23
                    #<mark>5</mark>;
                                                          49
24
                                                          50
                    a='d1;
25
26
                    b='d5;
                                                               endmodule
                    op='b11;
27
28
                    #5
```

Signals	Waves							
Time	9	10	sec	20	sec	30	sec	40
a[5:0]	01				02			
b[5:0]	05				02			
op[1:0]	00	01	10	11	00	01	10	11
out[5:0]	06	10	3B	03	09	08	3E	02