

工业缺陷检测 AI 项目与 GitHub 选型报告

面向“超表面光学视觉前端 + AI 缺陷检测”demo 的开源工程筛选、复现路径与适配方案

版本：2026-05-11

适用场景：开题前调研、组会讨论、demo 立项、代码复现与后续超表面前端替换规划

核心判断：不应强行寻找一个“芯片/DeepPCB 专用、stars 很多、部署极完整、又可直接替换光学前端”的单一仓库。更稳的方案是采用“成熟工业异常检测框架 + 电子制造/PCB/晶圆数据集 + 自定义 OpticalConvBank student”的组合路线。

目录

1. 执行摘要与最终推荐
2. 筛选标准：为什么不能只看 stars
3. 最推荐的 GitHub / 数据集组合
4. 项目逐项分析：优点、缺点、适配方式
5. 面向芯片/电子制造的四条可执行路线
6. OpticalConvBank 替换方案
7. 复现实操步骤与工程目录建议
8. 对照实验设计与评价指标
9. 风险、许可证与可复现性注意事项
10. 12 周执行计划
11. 结论与立即行动清单
12. 参考链接清单

1. 执行摘要与最终推荐

本报告的目标不是泛泛罗列“工业缺陷检测 GitHub”，而是围绕你的课题约束筛选：先跑通一个成熟、完整、可复现的电子端工业检测闭环；随后将电子模型的前端特征提取部分替换为可物理实现的 OpticalConvBank，再通过蒸馏和物理约束训练映射到超表面光学卷积/编码器。

推荐结论：第一阶段主线采用 Anomalib + VisA PCB / MVTec transistor，第二阶段引入 WaferSegClassNet 做晶圆图方向验证，第三阶段用 Ultralytics YOLO 或 PatchCore/EfficientAD 作为 teacher / baseline，而不是直接把 YOLO 作为超表面 student。

1.1 三个层级的推荐

层级	推荐组合	解决的问题	推荐程度
第一主线	open-edge-platform/anomalib + VisA PCB 子集 + MVTec AD transistor	最快得到完整训练/推理/部署闭环；数据贴近电子器件、PCB、transistor；适合做强 baseline 和蒸馏 teacher。	最高
芯片/晶圆支线	ckmvigil/WaferSegClassNet + MixedWM38 wafer map	最贴“半导体 wafer 缺陷”主题，可做分类 + 分割；但它更像晶圆缺陷分布图，不是显微成像原图。	高
检测/部署支线	Ultralytics + DeepPCB / YOLO-PCB / 自整理 PCB 数据	用于 bbox 检测、ONNX/TensorRT/OpenVINO 导出、演示部署；适合作为 teacher，不建议直接作为光学 student。	中高
真实 3C 支线	3CAD + CFRG / Anomalib 模型	数据来自真实 3C 产线，规模大、像素级标注；与芯片不是完全一致，但工业说服力强。	中高

1.2 主推顺序

- 先跑 Anomalib：选择 PatchCore / EfficientAD / FastFlow / PaDiM 等模型，在 VisA 的 PCB 类别和 MVTec AD transistor 上复现图像级 AUROC、像素级 AUROC、PRO、推理时间。
- 再做自定义 student：把 Anomalib 或 PatchCore 的强模型输出作为 teacher，把输入端替换为 OpticalConvBank + tiny head，完成任务蒸馏。
- 芯片/晶圆方向用 WaferSegClassNet 补充：展示 wafer map 上的 defect classification + segmentation，但在论文中明确它不是真实显微成像数据。
- 需要 bbox 和部署展示时再引入 Ultralytics：YOLO 用于检测框、ROI teacher、工程部署，不作为“超表面完整实现 YOLO”的主张。

2. 筛选标准：为什么不能只看 stars

GitHub stars 反映社区关注度，但不等价于课题适配度。芯片/晶圆缺陷公开数据和代码天然少，因为真实产线数据通常涉及工艺、良率和商业机密。因此本报告采用加权筛选，而不是简单按 stars 排序。

指标	权重	具体含义
任务贴合度	25%	是否贴近芯片、晶圆、PCB、3C 电子制造；是否是工业视觉缺陷而不是普通图像分类。
工程完整性	25%	是否有训练、测试、推理、配置、requirements、checkpoint、数据结构说明。
部署便利性	20%	是否支持 CLI/API、导出、OpenVINO/ONNX/TensorRT、demo 或

		应用层。
社区与维护	15%	stars、forks、commit、issues、文档质量；但该项不压倒课题贴合度。
光学前端适配性	15%	是否能拆出前端特征提取模块，是否适合 OpticalConvBank + tiny electronic head。

关键判断：Anomalib 和 Ultralytics 的 stars/工程完整性强；WaferSegClassNet、DeepPCB、YOLO-PCB 更贴电子制造但 stars 较少；3CAD 更贴真实工业但不一定贴芯片；因此最优策略是组合使用。

3. 最推荐的 GitHub / 数据集组合

3.1 综合评分表

排名	仓库/组合	类型	社区规模	完整性判断	课题适配	主观评分
1	open-edge-platform/anomalib	工业异常检测框架	约 5.7k stars / 923 forks	CLI/API/训练/推理/OpenVINO/Studio	VisA PCB、MVTec transistor、后续自采数据	92
2	amazon-science/spot-diff	VisA 数据集	数据集资源	12 类、10821 张图、4 个 PCB 子集	电子器件/PCB；适合 Anomalib	90
3	amazon-science/patchcore-inspection	PatchCore 官方实现	约 1.3k stars / 239 forks	训练/评估脚本清晰，强 baseline	MVTec transistor、PCB 迁移	84
4	blaz-r/SuperSimpleNet	快速工业表面异常检测	约 161 stars	统一无监督/弱监督/全监督，速度快	适合做轻量 teacher / student 对照	82
5	ckmvigil/WaferSegClassNet	半导体 wafer 分类 + 分割	约几十 stars	src/data/weights/inference 完整	最贴“wafer/半导体”，但不是显微图像	80
6	rximg/EfficientAD	EfficientAD 非官方实现	中等	MVTec/VisA 配置和结果，teacher-student 结构	适合蒸馏参考	78
7	EnquanYang2022/3CAD	真实 3C 产线异常检测数据集+基线	约几十 stars	27039 张图、像素级标注、47 类缺陷	电子制造/3C 说服力强	78
8	ultralytics/ultralytics	YOLO 检测/分割部署框架	约 56.8k stars / 10.9k forks	训练、预测、导出非常完整	适合检测 teacher/部署演示	76
9	tangsanli5201/DeepPCB + pcb-defect-detection	PCB 数据 + ResNet18 分类	DeepPCB 约 490 stars	数据权威，分类项目贴合，但整体 stars 不高	适合第一版小闭环	73
10	vicoslab/mixed-segdec-net-comind2021	表面缺陷分割/分类	约 300+ stars	官方 PyTorch，多个工业数据集	非芯片，但 heatmap/segmentation 很有参考	70
11	M-3LAB/open-iad	工业异常检测 benchmark	约 150 stars	多模型/多数据集/多范式统一环境	适合后期 benchmark，不适合第一版	69
12	JiaLim98/YOLO-PCB	PCB YOLOv5 检测	小到中等	PCB 裸板 10668 张，检测流程完整	适合检测支线，不适合光学主线	66

3.2 最终建议组合

组合	仓库	定位	为什么适合你的课题
A. 稳妥主线	Anomalib + VisA + MVTec AD	工业异常检测闭环	最容易复现、部署、比较；可以先用 PatchCore/EfficientAD 得到强 baseline，再蒸馏到 OpticalConvBank。
B. 芯片/晶圆补充	WaferSegClassNet	半导体 wafer 缺陷分类+分割	主题最贴“芯片/晶圆”；适合展示半导体方向，但需要说明 wafer map 与真实光学图像的差异。
C. 检测框部署	Ultralytics + DeepPCB / YOLO-PCB	bbox 检测与工程演示	部署最方便；可输出 objectness map / bbox / heatmap 给学生蒸馏。
D. 真实产线扩展	3CAD	3C 真实产线异常检测	工业属性强、缺陷类型多、像素级标注，适合做泛化验证。

4. 项目逐项分析：优点、缺点、适配方式

4.1 Anomalib

open-edge-platform/anomalib - 推荐等级：最高

- 定位：工业视觉异常检测框架，覆盖训练、推理、benchmark、超参数优化、OpenVINO 导出、应用层 Anomalib Studio。
- 优点：工程最完整；模型多；数据集接口成熟；部署链路更接近真实工业应用；适合快速拿到 baseline。
- 缺点：PatchCore/PaDiM/EfficientAD 等多数依赖深层预训练特征、memory bank 或 teacher-student 结构，不适合直接声称“光学前端完全实现”。
- 适配方式：把 Anomalib 模型作为 teacher，输出 anomaly score、pixel-level anomaly map 或中间特征；student 用 OpticalConvBank + lightweight head 学习这些输出。

4.2 VisA 数据集

amazon-science/spot-diff - 推荐等级：最高

- 定位：Visual Anomaly 数据集，12 个子集，10821 张图，其中 4 个 PCB 子集包含 transistor、capacitor、chip 等复杂结构。
- 优点：比 DeepPCB 更接近电子器件实物外观；有正常/异常样本；适合异常检测范式。
- 缺点：它是数据集资源，不是训练框架；需要配合 Anomalib、PatchCore、EfficientAD 或自写 datamodule。
- 适配方式：第一版选择 PCB1/PCB2/PCB3/PCB4 中结构较稳定的子集，先做 image-level OK/NG，再做 anomaly heatmap 蒸馏。

4.3 PatchCore

amazon-science/patchcore-inspection - 推荐等级：高

- 定位：经典工业异常检测方法，官方实现提供 MVTec AD 训练和评估脚本。
- 优点：强 baseline，论文和工程接受度高；MVTec AD 包含 transistor 类；非常适合做“电子 teacher”。
- 缺点：memory bank + nearest neighbor 检索不容易映射成简单光学卷积前端。
- 适配方式：不要直接光学实现 PatchCore，而是蒸馏 PatchCore 的 anomaly map 到 OpticalConvBank student。

4.4 SuperSimpleNet

blaz-r/SuperSimpleNet - 推荐等级：高

- 定位：快速、统一监督范式的工业表面缺陷检测模型，支持无监督、弱监督、混合监督 and 全监督。
- 优点：比 PatchCore 更接近轻量 discriminative pipeline；速度和工程可解释性较好；适合作为小模型对照。
- 缺点：不是芯片专用；社区规模小于 Anomalib。
- 适配方式：用它作为轻量电子 baseline，与 OpticalConvBank + tiny head 做公平对比。

4.5 WaferSegClassNet

ckmvigil/WaferSegClassNet - 推荐等级：高，但需限定场景

- 定位：半导体 wafer map 缺陷分类 + 分割的轻量多任务网络。
- 优点：主题最贴 wafer/semiconductor；代码结构包括 data、src、weights、inference；有训练、预测、测试脚本。
- 缺点：输入通常是 wafer map，不是相机/显微镜拍摄的 wafer 表面原图；若目标是超表面光学成像前端，需要谨慎解释。

- 适配方式：作为“半导体良率图/缺陷模式识别”补充实验，不作为唯一主数据。

4.6 EfficientAD 非官方实现

rximg/EfficientAD - 推荐等级：中高

- 定位：EfficientAD 的非官方 PyTorch 实现，面向毫秒级工业异常检测。
- 优点：本身是 teacher-student/autoencoder 思路，和你的蒸馏路线相容；README 给出 MVTec/VisA 结果。
- 缺点：非官方实现，维护和版本稳定性需要检查；训练包含预训练 teacher/PDN 相关步骤。
- 适配方式：参考其 teacher-student 损失，把 teacher 特征压缩到 OpticalConvBank 线性前端。

4.7 3CAD

EnquanYang2022/3CAD - 推荐等级：中高

- 定位：AAAI 2025 的真实 3C 产品异常检测数据集和基线。
- 优点：27039 张高分辨率图，像素级异常标注，47 类缺陷，真实产线背景，工业说服力强。
- 缺点：不是专门的芯片/晶圆；数据许可和下载方式需要进一步确认；模型可能比第一版 demo 重。
- 适配方式：作为第二阶段泛化验证，证明光学前端不仅适用于 PCB，也可用于 3C 外观缺陷。

4.8 Ultralytics

ultralytics/ultralytics - 推荐等级：部署支线最高

- 定位：YOLO 检测/分割/分类工程框架，支持训练、预测、验证和多格式导出。
- 优点：stars 很高、部署文档完整、ONNX/TensorRT/OpenVINO/CoreML 等导出生态成熟；适合做 demo 展示。
- 缺点：AGPL-3.0 许可需注意；YOLO 结构复杂，不适合直接映射成被动超表面前端。
- 适配方式：YOLO 作为 bbox teacher/ROI teacher；student 输出 defect saliency map 或 ROI proposal。

4.9 DeepPCB 相关项目

tangsanli5201/DeepPCB + fardinhossain007/pcb-defect-detection - 推荐等级：中高

- 定位：DeepPCB 官方数据集 + ResNet18 多标签分类项目。
- 优点：PCB 数据权威，含模板/测试图、6 类缺陷和 bbox；ResNet18 多标签分类项目与 OpticalConvBank 替换路线很契合。
- 缺点：DeepPCB 官方仓库主要是数据和评估，不是完整训练工程；ResNet18 项目 stars 少。
- 适配方式：如果你想先做最小闭环，DeepPCB-Classification 仍然是很好的第一版。

4.10 Mixed SegDecNet

vicoslab/mixed-segdec-net-comind2021 - 推荐等级：中

- 定位：表面缺陷分割/分类的官方 PyTorch 实现，支持 DAGM、KolektorSDD、KolektorSDD2、Severstal。
- 优点：分割/heatmap 思路清楚；对后续缺陷定位实验有价值。
- 缺点：非芯片/电子制造主线；代码依赖和数据准备相对重。
- 适配方式：作为 heatmap / segmentation head 的参考，而不是第一阶段主线。

4.11 Open-IAD

M-3LAB/open-iad - 推荐等级：中

- 定位：工业制造异常检测 benchmark 环境，支持多模型、多数据集、多学习范式。
- 优点：适合后期做大规模横向对比；包含 PatchCore、PaDiM、FastFlow、STPM、SimpleNet 等。
- 缺点：配置体系较复杂；第一版 demo 不宜上来就用它做主工程。

- 适配方式：等自定义 student 稳定后，用 Open-IAD 做系统 benchmark。

4.12 YOLO-PCB

JiaLim98/YOLO-PCB - 推荐等级：中

- 定位：YOLOv5 PCB 缺陷检测项目，使用 10668 张裸 PCB 图和 6 类缺陷。
- 优点：检测任务明确，有 train/test/detect 脚本和 Dockerfile，适合检测框展示。
- 缺点：不是主流维护框架；YOLOv5 版本较旧；不适合直接映射光学前端。
- 适配方式：作为 PCB 检测支线或对 Ultralytics 数据准备的参考。

5. 面向芯片/电子制造的四条可执行路线

5.1 路线 A: Anomalib + VisA PCB / MVTec transistor（主推）

- 目标：建立一个可复现、可部署、指标完整的电子端工业异常检测闭环。
- 数据：优先 VisA 的 PCB 子集；同时跑 MVTec AD 的 transistor 类，作为公开标准 benchmark。
- 模型：PatchCore、EfficientAD、FastFlow、PaDiM、Reverse Distillation。
- 输出：image-level anomaly score、pixel-level anomaly map、inference latency、OpenVINO/ONNX 导出结果。
- 光学适配：把 anomaly map / teacher feature 蒸馏到 OpticalConvBank + tiny head。

5.2 路线 B: WaferSegClassNet + wafer map（半导体补充）

- 目标：强调半导体 wafer defect classification + segmentation。
- 数据：MixedWM38 / wafer map 数据。
- 优点：术语和应用最贴半导体；可以做多任务学习。
- 限制：wafer map 是工艺/良率空间分布图，不是可由超表面成像前端直接采集的普通光学图像。
- 报告写法：作为半导体缺陷模式识别支线，不作为“超表面前端成像”的唯一证据。

5.3 路线 C: Ultralytics + PCB 检测数据（部署展示）

- 目标：做 bbox 检测、可视化框、实时 demo 和部署导出。
- 数据：DeepPCB、YOLO-PCB 或自整理 PCB/芯片表面图像。
- 模型：YOLO detect / segment。
- 光学适配：YOLO 只作为 teacher，student 输出 heatmap / ROI proposal，不直接承担完整检测头。
- 注意：Ultralytics AGPL-3.0 许可可能影响闭源部署；科研 demo 通常问题较小，但要写清楚。

5.4 路线 D: 3CAD / KolektorSDD / MVTec AD 2（泛工业扩展）

- 目标：增强论文/项目的工业普适性，而不是只停留在 PCB。
- 数据：3CAD 真实 3C 产线，KolektorSDD 金属表面，MVTec AD 2 高挑战场景。
- 用途：验证光学前端在小缺陷、低对比、复杂背景中的泛化能力。
- 放置阶段：不建议第一版就全跑；在主线稳定后做扩展实验。

6. OpticalConvBank 替换方案

你的课题最重要的技术点不是“找一个最强检测模型”，而是证明：在固定工业检测场景中，任务相关的信息可以被压缩到少量可物理实现的线性光学特征通道，再由极小电子后端完成非线性判别。

6.1 电子 teacher 与光学 student 的关系

电子 teacher:
image -> ResNet / PatchCore / EfficientAD / YOLO -> label, anomaly map, bbox, feature

光学 student:
image -> OpticalConvBank(h1...hN) -> tiny electronic head -> label / heatmap / ROI

训练目标:
 $L = L_{\text{task}} + \alpha * L_{\text{logit}} + \beta * L_{\text{feature}} + \gamma * L_{\text{heatmap}} + \delta * L_{\text{physics}}$

6.2 推荐的 OpticalConvBank 结构

模块	第一版配置	后续可扩展配置
输入	灰度图、差分图或 PCB/电子器件单通道图	多波长/偏振/暗场/明场联合输入
通道数 N	4 或 8	16 或 32，多通道复用
卷积核尺寸	15x15 或 31x31	63x63 或频域连续 OTF
非线性后端	global pooling + linear / MLP	1x1 conv + sigmoid heatmap / tiny detector
物理约束	权重幅值、正负分解、噪声	有限 NA、串扰、相位量化、加工误差、对准误差

6.3 为什么不建议直接“超表面 YOLO”

- 被动超表面天然适合线性卷积、频域滤波、PSF/OTF 编码、方向/尺度选择和背景抑制。
- YOLO 包含大量非线性、BatchNorm、feature pyramid、box regression、NMS 等模块，这些不适合由单片被动超表面完整承担。
- 更稳的表述是：YOLO-guided task distillation for a metasurface optical encoder。即 YOLO/检测器指导光学编码器学习缺陷显著性，而不是光学器件实现整个 YOLO。

7. 复现实操步骤与工程目录建议

7.1 第一阶段：Anomalib baseline

```
# 建议新建环境
conda create -n iad-optical python=3.10 -y
conda activate iad-optical

# 安装 Anomalib。具体安装方式以当前官方 README / docs 为准。
pip install anomalib
anomalib --help

# 数据集建议
# 1) VisA: 使用 amazon-science/spot-diff 下载并整理 PCB 子集
# 2) MVTec AD: 使用 transistor 类作为电子器件标准 benchmark

# 典型训练流程（参数名称可能随版本变化，先用 anomalib --help 校验）
anomalib train --model Patchcore --data MVTecAD --data.root ./datasets/MVTec --data.category transistor
anomalib predict --model Patchcore --data MVTecAD --data.root ./datasets/MVTec --data.category transistor
```


7.2 第二阶段：自定义 OpticalConvBank student

```
project/
  datasets/
    visa_pcb.py
    mvtec_transistor.py
    deeppcb.py
  models/
    teacher_wrapper.py
    optical_conv_bank.py
    tiny_head.py
    optical_student.py
  train_teacher.py
  train_student.py
  train_distill.py
  eval_metrics.py
  configs/
    visa_patchcore.yaml
    visa_optical_student.yaml
    mvtec_transistor_student.yaml
  outputs/
    teacher_maps/
    student_maps/
    figures/
```

7.3 第三阶段：YOLO/Ultralytics 检测支线

```
# 安装
pip install ultralytics

# 数据格式: YOLO detect 格式
PCB_dataset/
  images/train/*.jpg
  images/val/*.jpg
  labels/train/*.txt
  labels/val/*.txt

# 训练与导出。模型名称以安装版本当前可用模型为准。
yolo task=detect mode=train model=<current_yolo_nano_or_small>.pt data=pcb.yaml imgsz=640 epochs=100

yolo mode=predict model=runs/detect/train/weights/best.pt source=./test_images

yolo mode=export model=runs/detect/train/weights/best.pt format=onnx
```

8. 对照实验设计与评价指标

编号	实验组	目的	预期结论
A	Anomalib/PatchCore/ EfficientAD teacher	给出强电子端上限	证明任务可被成熟工业 AD 模型解决
B	Small CNN / ResNet18 classifier	给出可拆前端的传统小模型 baseline	证明光学 student 不是与不公平强模型单独比较
C	Sobel/Gabor/LoG + MLP	手工滤波对照	排除“只是边缘检测”的质疑

D	learned OpticalConvBank + tiny head	验证可学习线性光学前端	证明任务相关核优于手工滤波
E	distilled OpticalConvBank + tiny head	验证 teacher-student 压缩效果	证明复杂 teacher 的知识可压缩到光学前端
F	physics-constrained OpticalConvBank	验证物理可实现性	证明加噪声/串扰/量化后仍有效
G	SLM/4f 或 metasurface feature maps + same head	验证真实光学实现差距	证明数字模型可迁移到光学采集特征

8.1 指标建议

- 图像级异常检测：AUROC、AUPR、F1、Recall、False Alarm Rate、Miss Rate。工业质检应更重视 Recall 和漏检率。
- 像素级定位：pixel AUROC、PRO、IoU、Dice、center localization error、defect-level recall。
- 分类任务：Accuracy、Precision、Recall、F1、per-class F1、混淆矩阵。
- 系统指标：参数量、MACs、推理时间、读出数据量、ROI 数量、OpenVINO/ONNX 推理延迟。
- 光学指标：通道数、核尺寸、光效率、串扰、PSF/OTF 误差、视场、分辨率、对准容差。

9. 风险、许可证与可复现性注意事项

风险	表现	规避策略
芯片数据公开少	真正芯片/晶圆显微缺陷数据难找，很多项目 stars 低或数据不开源。	主线使用 VisA PCB/MVTec transistor，晶圆用 WaferSegClassNet 补充，后期自采显微图。
数据形态不匹配	wafer map 不是光学图像，不能直接证明超表面成像前端有效。	在文档中明确其为半导体缺陷模式识别支线；主线仍用图像型数据。
强模型难以光学映射	PatchCore/EfficientAD/YOLO 依赖深层特征或复杂后处理。	只把它们作为 teacher；student 保持 OpticalConvBank + tiny head。
许可证限制	MVTec/3CAD/Kolektor 等常见非商业许可；Ultralytics 为 AGPL-3.0。	科研 demo 可用但需标注；商业闭源部署需换许可或换框架。
复现版本漂移	Anomalib/Ultralytics CLI 可能随版本变化。	保存 commit hash、requirements、配置文件；报告中命令标注“以当前 --help 为准”。
物理实现差距	数字 learned kernel 表现好，但 SLM/超表面输出偏差大。	训练时加入量化、噪声、串扰、有限 NA、PSF 误差；实测后端微调。

10. 12 周执行计划

阶段	时间	目标	产出
P0	第 1 周	环境搭建、数据下载、仓库筛选定版	Anomalib + VisA/MVTec 可运行；记录 commit 和 requirements
P1	第 2 周	PatchCore/EfficientAD baseline	图像级/像素级指标表，预测热力图示例
P2	第 3 周	ResNet18/small CNN baseline	可拆前端的监督分类/heatmap baseline
P3	第 4-5 周	OpticalConvBank 数字仿真	4/8/16 通道 learned kernels；手工滤波对照
P4	第 6-7 周	蒸馏训练	teacher logits/features/heatmaps 蒸馏到 optical student
P5	第 8-9 周	物理约束训练	正负通道、噪声、串扰、量化、有限 NA 鲁棒性曲线
P6	第 10 周	YOLO/检测支线	bbox teacher、ROI/heatmap

			目标生成、部署演示准备
P7	第 11 周	WaferSegClassNet / 3CAD 补充实验	半导体/3C 扩展结果，明确数据形态限制
P8	第 12 周	报告与组会材料	完整表格、指标、可视化、下一步 SLM/4f/超表面实验方案

11. 结论与立即行动清单

最推荐的实际行动不是继续搜索“一个完美仓库”，而是立即采用组合式主线：

- Clone / install Anomalib，优先跑 MVTec AD transistor 和 VisA PCB 子集。
- 记录 PatchCore/EfficientAD/FastFlow 中 2-3 个模型的 baseline 指标和热力图。
- 建立独立工程目录，实现 OpticalConvBank + tiny head，不直接改 Anomalib 内核。
- 用 teacher 输出的 anomaly map / feature map / logits 蒸馏 student。
- 后续再用 Ultralytics 做检测框 teacher 和部署演示；用 WaferSegClassNet 做半导体 wafer 支线。

一句话定位：本课题应包装为“面向电子制造/芯片检测的 *task-distilled metasurface optical encoder*”，而不是“超表面完整实现 YOLO”。

12. 参考链接清单

- [R1] Anomalib GitHub: open-edge-platform/anomalib: <https://github.com/open-edge-platform/anomalib>
- [R2] VisA dataset / SPot-the-Difference: amazon-science/spot-diff: <https://github.com/amazon-science/spot-diff>
- [R3] PatchCore GitHub: amazon-science/patchcore-inspection: <https://github.com/amazon-science/patchcore-inspection>
- [R4] WaferSegClassNet GitHub: ckmvigil/WaferSegClassNet: <https://github.com/ckmvigil/WaferSegClassNet>
- [R5] 3CAD GitHub: EnquanYang2022/3CAD: <https://github.com/EnquanYang2022/3CAD>
- [R6] Ultralytics GitHub: ultralytics/ultralytics: <https://github.com/ultralytics/ultralytics>
- [R7] Ultralytics export documentation: <https://github.com/ultralytics/ultralytics/blob/main/docs/en/modes/export.md>
- [R8] DeepPCB official GitHub: tangsanli5201/DeepPCB: <https://github.com/tangsanli5201/DeepPCB>
- [R9] DeepPCB ResNet18 classification project: fardinhossain007/pcb-defect-detection: <https://github.com/fardinhossain007/pcb-defect-detection>
- [R10] EfficientAD unofficial implementation: rximg/EfficientAD: <https://github.com/rximg/EfficientAD>
- [R11] SuperSimpleNet GitHub: blaz-r/SuperSimpleNet: <https://github.com/blaz-r/SuperSimpleNet>
- [R12] SuperSimpleNet arXiv: <https://arxiv.org/abs/2408.03143>
- [R13] Mixed SegDecNet GitHub: vicoslab/mixed-segdec-net-comind2021: <https://github.com/vicoslab/mixed-segdec-net-comind2021>
- [R14] Open-IAD GitHub: M-3LAB/open-iad: <https://github.com/M-3LAB/open-iad>
- [R15] YOLO-PCB GitHub: JiaLim98/YOLO-PCB: <https://github.com/JiaLim98/YOLO-PCB>
- [R16] MVTec AD official dataset page: <https://www.mvtec.com/research-teaching/datasets/mvtec-ad>
- [R17] MVTec LOCO AD official dataset page: <https://www.mvtec.com/company/research/datasets/mvtec-loco>

[R18] Awesome Industrial Anomaly Detection: M-3LAB: <https://github.com/M-3LAB/awesome-industrial-anomaly-detection>

注: *stars/forks* 和 *GitHub* 活跃度会随时间变化。本报告中的社区规模为 2026-05-11 前后公开页面可见信息的近似值, 最终复现实验应记录具体 *commit hash*、*release tag* 和依赖版本。