

# Conteúdo

<b>1</b>	<b>Introdução .....</b>	<b>1</b>
<b>2</b>	<b>Experimento 1 - Reconfiguração Dinâmica.....</b>	<b>3</b>
2.1	Introdução Teórica . . . . .	3
2.1.1	Peculiaridades . . . . .	3
2.1.2	Fluxo de Ferramentas . . . . .	4
2.2	Experimento . . . . .	5
2.2.1	Comportamento . . . . .	5
2.2.2	Síntese . . . . .	6
2.2.3	PlanAhead . . . . .	7
2.2.4	iMPACT . . . . .	10
2.2.5	Possíveis Erros . . . . .	10
2.3	Resultados e Conclusão . . . . .	11
<b>3</b>	<b>Experimento 2 - Teste de Memórias.....</b>	<b>12</b>
3.1	Tipos de Memória . . . . .	12
3.1.1	Memória <i>Block RAM</i> . . . . .	12
3.1.2	Memória <i>Distributed RAM</i> . . . . .	12
3.1.3	Memória <i>Linear BPI Flash</i> . . . . .	13
3.1.4	Memória <i>SPI Flash</i> . . . . .	13
3.1.5	Cartão de Memória SD . . . . .	13
3.1.6	Memória DDR3 . . . . .	13
3.2	Teste . . . . .	13
3.2.1	Fluxo de Projeto . . . . .	14

3.2.2	MicroBlaze . . . . .	14
3.2.3	XPS . . . . .	15
3.2.4	SDK . . . . .	17
3.3	Conclusão . . . . .	18
<b>4</b>	<b>Experimento 3 - Teste do <i>Bootloader</i> . . . . .</b>	<b>19</b>
4.1	Arquivo Binário . . . . .	19
4.2	Inicialização da Memória SPI Flash . . . . .	21
4.2.1	Compilação . . . . .	21
4.2.2	Arquivo de Memória PROM . . . . .	21
4.3	Teste . . . . .	22
4.3.1	XPS . . . . .	22
4.3.2	SDK . . . . .	22
4.3.3	data2mem . . . . .	22
4.3.4	Programação Indireta da Memória Flash . . . . .	23
4.3.5	Resultado . . . . .	25
4.4	Conclusão . . . . .	25
<b>5</b>	<b>Experimento 4 - Teste da Autoreconfiguração com <i>MicroBlaze</i> . . . . .</b>	<b>27</b>
5.1	ICAP e ICAPE2 . . . . .	27
5.2	Teste . . . . .	28
5.2.1	<i>Project Navigator</i> . . . . .	28
5.2.2	PlanAhead . . . . .	28
5.3	Possíveis Erros . . . . .	28
5.4	Resultados . . . . .	29
5.5	Conclusão . . . . .	29

# Capítulo 1

## Introdução

*Este capítulo trata da concepção dos experimentos realizados. Nele serão descritos com detalhes cada um dos experimentos, ficando a parte de análise reservada ao capítulo ??.*

Devido ao caráter experimental e exploratório do objetivo proposto na seção ??, decidiu-se dividir o projeto em vários experimentos menores. Desta forma, além de garantir algum material mesmo que tudo dê errado, consegue-se simplificar o processo de pesquisa e desenvolvimento através dos pequenos passos e análises frequentes.

Como o objetivo final do projeto é a familiarização com as ferramentas e processos envolvidos na autoreconfiguração, decidiu-se começar estudando os elementos necessários para se realizar a reconfiguração dinâmica. O passo seguinte mais lógico é o de estudar como funciona as memórias dos sistema e de que jeito elas seriam melhor utilizadas. O último passo seria entender como funciona a autoreconfiguração em baixo nível, ou seja, como os dados devem ser entregues aos devidos componentes para que ela aconteça. Para cada um destes experimentos foi proposto um teste que validasse o completo entendimento do mesmo.



Figura 1.1: Foto ilustrativa do kit de desenvolvimento Kintex-7 KC705 extraída do site da Xilinx.

Para o desenvolvimento desse projeto, escolheu-se utilizar o kit de desenvolvimento da Xilinx® cha-

mado Kintex-7 KC705. O único critério utilizado foi a disponibilidade dos equipamentos no início do projeto e a capacidade do dispositivo de realizar a reconfiguração parcial dinâmica. Este kit possui FPGA modelo XC7K325T-2FFG900C, leitor de cartão de memória, conector PCIe®, memória DDR3, visor de 7-segmentos e porta ethernet, dentre outros.

Escolheu-se ainda, de forma arbitrária, o uso da linguagem VHDL para a descrição de *hardware* ao invés da Verilog.

Reestruturar capítulos para terem introdução teórica, desenvolvimento, resultados e conclusão.

## Capítulo 2

# Experimento 1 - Reconfiguração Dinâmica

De forma a dar validade a todo o projeto, desenvolveu-se um experimento para entender o processo de desenvolvimento de sistemas reconfiguráveis dinamicamente e algumas peculiaridades do kit de desenvolvimento. Este experimento tem como objetivo a construção de um projeto que se utilize de reconfiguração dinâmica para reprogramar um FPGA.

### 2.1 Introdução Teórica

Antes de se começar a construir o experimento, é necessário estudar as peculiaridades da placa e deste tipo de projeto, bem como seu fluxo de desenvolvimento. Este estudo é apresetado a seguir.

#### 2.1.1 Peculiaridades

O kit de desenvolvimento utilizada apresenta várias peculiaridades com relação aos kits comuns. A única que afeta diretamente o experimento em questão é o uso de um relógio com sinal diferencial ao invés do sinal comum, explicado a seguir. Outra peculiaridade é uma diferente estrutura de organização de arquivos, que permite um desenvolvimento mais limpo e de fácil entendimento.

##### 2.1.1.1 Relógio Diferencial

Diferentemente das FPGAs comuns, a que está presente neste kit contém um relógio diferencial, ou seja, ele é composto por dois sinais ao invés de um. A razão para tal é a presença de circuitos sensíveis a interferências, tais como *transceivers*, que são muito menores em sinais diferenciais. O kit disponibiliza duas opções de relógio: o SYSCLK e o USER\_CLOCK. O primeiro possui uma frequência fixa de oscilação de 200 MHz. O segundo possui uma frequência original de 156,250 MHz, mas pode ser programado através de uma interface I<sup>2</sup>C para ter frequências entre 10 MHz e 810 MHz. Nota-se porém que o uso do SYSCLK é bem mais simples que o do USER\_CLOCK, não sendo necessário nenhum circuito controlador/programador.

O Xilinx Design Tools disponibiliza uma ferramenta chamada *CORE Generator* para a construção de

diversos tipos de circuitos de propriedade intelectual. Dentre eles se encontra o guia *Clocking Wizard*, que pode construir elementos para transformar o sinal do relógio em um sinal simples. Através dele também é possível utilizar as PLLs da placa para modificar a frequência deste sinal para valores entre 20 MHz e 800 MHz.

#### 2.1.1.2 Estrutura de Pastas

A questão da organização do projeto em pastas bem específicas foi bem reforçado na literatura (?????). Os manuais recomendam a estrutura de pastas apresentada abaixo.


```
Projeto /
Source /           //codigos-fonte organizados segundo particao
Implementation /   //contem pastas para cada config. dinamica gerada
Synth /            //contem pastas com os arquivos .xst e .prj
Tools /            //ferramentas para automacao da sintese
PlanAhead /        //pasta para o projeto do PlanAhead
```

A principal razão para esta recomendação é o uso de ferramentas variadas, tais como *scripts* em TCL, o XST e o PlanAhead. Esta estrutura de pastas foi obedecida por ajudar a manter o ambiente de desenvolvimento limpo.


#### 2.1.2 Fluxo de Ferramentas

A primeira coisa que se destaca no desenvolvimento de dispositivos dinamicamente reconfiguráveis é a diferença no fluxo de ferramentas, também conhecido como *software tools flow*, em relação ao fluxo tradicional (??). Esta diferença é motivada pela necessidade de construção de diversos *bitfiles* parciais. Como pode-se ver da figura 2.1a, o fluxo tradicional requer apenas o uso do programa ISE, e opcionalmente do XPS e do SDK, para a construção de um projeto de *hardware* e o iMPACT para a programação da FPGA. No fluxo para reconfiguração dinâmica mostrado na figura 2.1b, além das ferramentas do fluxo tradicional, faz-se necessário o uso da ferramenta XST para a síntese do *netlist* e do PlanAhead para a definição de partições e configurações. Note que estes fluxos não apresentam as únicas opções de fluxo de ferramentas, mas as que foram utilizadas neste projeto.

Reconfiguração parcial pede uma síntese utilizando o método “de baixo para cima” (*bottom-up*), mas uma implementação “de cima para baixo” (*top-down*) (??), ou seja, a implementação acontece construindo primeiro a interface com o sistema e depois os componentes auxiliares, mas a síntese precisa ser realizada no sentido oposto. Esta implementação é equivalente a se construir diversos projetos tradicionais com alguma lógica em comum, onde a síntese deve garantir que esta lógica em comum seja implementada da mesma forma para as diferentes configurações (??).



(a) Foto ilustrativa do fluxo de ferramentas tradicional. Note que o uso do microcontrolador MicroBlaze é opcional, tornando os primeiros blocos, SDK e XPS, também opcionais.



(b) Foto ilustrativa do fluxo de ferramentas para a reconfiguração dinâmica. Assim como no caso tradicional, o uso do SDK e do XPS são opcionais. Note que o bloco em amarelo indica a configuração padrão, que será programada inicialmente. A escolha da configuração padrão é arbitrária.

Figura 2.1: Comparação dos fluxos de ferramentas. Note que estes fluxos não apresentam as únicas opções de fluxo de ferramentas, mas as que foram utilizadas neste projeto.

## 2.2 Experimento

Para se entender mais a fundo o fluxo de projeto, nada melhor que construir um projeto. Para isso, implementou-se o sistema esquematizado na figura 2.2. Este sistema contém o “Top” para interfaceamento com a FPGA, o “Clocks” para tratamento do sinal de relógio, a “Static”, que possui um lógica estática para demonstrar que a reconfiguração de uma partição não interfere com outra, e a “Dynamic”, que possui a lógica a ser alterada dinamicamente.




Figura 2.2: Foto ilustrativa do sistema desenvolvido para o teste de validação do experimento 1. Ele é composto por uma parte estática e uma parte dinâmica. O elementos em branco são estáticos e os em azul são dinâmicos.

### 2.2.1 Comportamento

Como explicado anteriormente, o projeto de um sistema parcialmente reconfigurável pode ser visto como vários projetos completos com partes em comum. Seguindo essa lógica, dois projetos com com-

portamentos diferentes foram construídos usando como base a figura 2.2. O comportamento individual de cada módulo ou componente será descrito a seguir. Este passo está ilustrado no fluxo de ferramentas da figura 2.1b como ISE.

O componente “Static” possui uma entrada para um relógio pulsando a 2 Hz e uma saída para um LED. Seu comportamento apenas faz com que o LED pisque a uma frequência de 2 Hz, o que permite observar seu funcionamento durante a reconfiguração do componente “Dynamic”.

O componente “Dynamic” possui dois comportamentos distintos. O primeiro deles é o de um simples contador crescente de 4 bits. O segundo é uma máquina de estados que alterna os 4 bits de saída entre "1100" e "0011" a cada pulso de relógio. Este componente possui uma entrada para um relógio pulsando a 1 Hz e uma palavra de 4 bits de saída. A frequência de operação deste componente foi escolhida para ser a metade da frequência da “Static” para poder ser visualmente comprovado que “Static” não para de funcionar quando “Dynamic” está sendo reconfigurado.

O componente “Clocks” recebe os sinais diferenciais de relógio e o transformam em um sinal comum. O bloco lógico utilizado para isso foi construído usando ferramentas presentes no ISE. Uma vez que a ferramenta permitia a construção de um relógio com divisor de frequência, a frequência do relógio da placa, que nesse caso é de 200 MHz, foi reduzida para 20 MHz.

O módulo “Top” instancia os componentes descritos acima e faz a interface dos mesmos com a FPGA. O componente dinâmico precisa de uma declaração de protótipo para ser instanciado corretamente. Utilizou-se o código abaixo para esta finalidade.

```
component dynamic
    port ( clk : in std_logic;
          leds : out std_logic_vector (3 downto 0));
end component;
```

O módulo “Top” possui também um divisor de frequência para reduzir a frequência devolvida por “Clocks” para 1 e 2 Hz.

### 2.2.2 Síntese

Com o comportamento do projeto definido, o próximo passo segundo o fluxo de ferramentas é a síntese. Este passo é necessário uma vez que o próximo passo, referente ao PlanAhead, não aceita como entrada códigos-fonte. Os códigos-fonte precisam passar por uma etapa de síntese separada para poderem ser importados no PlanAhead. Este passo está ilustrado no fluxo de ferramentas da figura 2.1b como XST.

O comando XST recebe tipicamente um *script* contendo o endereço dos códigos-fonte, o nome do arquivo de saída, o tipo do arquivo de saída, o modelo da FPGA utilizada e uma indicação do código-fonte principal. O comando para iniciar o processo é o seguinte.

```
xst.exe -ifn Top.xst
```

O arquivo “Top.xst” contém os seguintes comandos.

```
run
-ifn Top.prj
```



```
-ofn Top
-ofmt NGC
-p xc7k325t-2-ffg900
-top top
```

O arquivo “Top.prj” contém os endereços dos arquivos, conforme a seguir.

```
vhdl work "../..Sources/static/top.vhd"
vhdl work "../..Sources/static/static.vhd"
vhdl work "../..Sources/static/clocks.vhd"
```

Note que estes comandos e arquivos indicados acima são para síntese dos componentes estáticos. Uma vez que não existe nenhuma restrição especial para tais componentes, eles podem ser sintetizados para um único arquivo de saída. O mesmo não pode ser dito para os elementos dinâmicos. Cada componente dinâmico precisa ser sintetizado em separado para depois ser incluído no projeto através do PlanAhead.

A síntese de componentes dinâmicos precisa ser realizada com um *script* “.xst” ligeiramente diferente. Como mostrado a seguir, faz-se necessária a inclusão do argumento “-iobuf NO”, que desabilita a inserção de componentes de Entrada/Saída (????).

```
run
-ifn DynFSM.prj
-ofn DynFSM
-ofmt NGC
-p xc7k325t-2-ffg900
-top dynamic
-iobuf NO
```

Note que o arquivo “DynFSM.prj” contém informações sobre o código-fonte do componente dinâmico, como mostrado a seguir.

```
vhdl work "../..Sources/dynamic_fsm/dynamic.vhd"
```

Existe também a possibilidade de construção de um *script* para a síntese automática de todos os arquivos. Utilizou-se aqui uma adaptação do arquivo em linguagem TCL usado pela Xilinx em seus manuais (?????). A única coisa que se faz neste *script* é a construção dinâmica dos comandos com base em listas de arquivos pré-informados.

### 2.2.3 PlanAhead

Com os arquivos sintetizados, pode-se começar a etapa referente ao PlanAhead. Nela, importaremos os arquivos da etapa anterior, criaremos a partição reconfigurável, mapearemos esta partição no dispositivo, criaremos configurações alternativas, promoveremos tais configurações e geraremos os *bitfiles* para a programação do dispositivo. Note que é preciso uma licença do ISE que permita o uso do PlanAhead e de reconfiguração parcial.

O primeiro passo necessário no PlanAhead é a criação do projeto. Para isso, após a abertura do programa, clica-se no ícone superior esquerdo mostrado na figura 2.3, onde se lê “Create New Project”. Na

janela que aparece, indicamos o nome do projeto e seu caminho, lembrando que foi criada uma pasta anteriormente especificamente para conter este projeto. Indicamos também que o projeto é do tipo “*Post-synthesis Project*” e que desejamos habilitar a reconfiguração parcial, indicamos quais *netlists* compõe o comportamento do projeto e qual corresponde ao arquivo principal, qual é o arquivo de restrições (*constraints*) e qual é o modelo da FPGA.




Figura 2.3: Imagem do PlanAhead logo que aberto.

Após a criação do projeto, carregam-se os arquivos sintetizados abrindo “*Open Synthesized Design*”, mostrado na figura 2.4. Duas janelas de avisos aparecem, informando que existe uma partição não implementada e aviso sobre alguns pinos.




Figura 2.4: Imagem do menu “*Open Synthesized Design*”.

Pode-se agora definir a partição que armazenará o componente dinâmico. Isso é feito através do painel “*Netlist*”, selecionando a opção “*Set Partition*” do menu que aparece ao se clicar em “*dynamic\_i*” com o botão direito. Na janela que aparece, selecionamos a opção referente à partição reconfigurável, nomeamos o módulo reconfigurável de acordo com o componente que será carregado e indicamos o arquivo que corresponde ao arquivo sintetizado do componente reconfigurável. Não é necessário informar restrições, visto que o componente, seguindo recomendações, não acessa os pinos de entrada e saída diretamente. Note ainda que é recomendado que o primeiro módulo a ser incluído seja o mais complexo e suscetível a falhas, permitindo que erros e falhas na definição da região a seguir sejam identificados mais cedo.

Precisa-se definir também uma região para a partição recém definida. Isto pode ser feito pelo mesmo painel “*Netlist*”, selecionando a opção “*Set Pblock Size*” do menu que aparece ao se clicar em “dynamic\_i” com o botão direito. Nesse momento, precisa-se selecionar na aba “*Device*” uma região do dispositivo que contenha uma quantidade de recursos maior que a requerida pelo projeto. Note que o processo de escolha dessa região não é bem definido, o que abre espaço para diversos erros de alocação. Para testar se a região foi bem alocada, abre-se a aba “*Design Runs*” do painel inferior, clica-se com o botão direito na única configuração disponível no momento e seleciona-se “*Run Launch*”. Este processo pode demorar. Em tentativas subsequentes, seleciona-se a opção de recomeçar todo o processo do zero, evitando erros gerados nos estágios iniciais. Uma região possível, que foi utilizada nesse projeto, foi a que contém as células (*slice*) de X80Y244 a X139Y205. Os nomes das células ficam visíveis através da ampliação do dispositivo. Outra possibilidade é descrita na seção 2.2.5.2.

Uma vez terminado o “*Design Run*”, adiciona-se duas novas possibilidades de módulos reconfiguráveis para esta partição: um com comportamento definido e outro vazio. Para isso, clica-se em “*Synthesized Design*” novamente e seleciona-se a opção “*Add reconfigurable module*” do menu que aparece ao se clicar em “dynamic\_i” no painel “*Netlist*” com o botão direito. O processo é o mesmo da definição da partição, sendo a única mudança na seleção do arquivo sintetizado e do nome do módulo. Um módulo vazio pode ser criado usando esta mesma opção, mas selecionando a opção que indica a inclusão de uma *blackbox* sem o uso de uma *netlist*.

Com as possibilidades de módulos reconfiguráveis definidas, pode-se construir várias configurações. Isso é feito através do clique com botão direito na “*Design Runs*” do painel inferior e selecionando-se a opção “*Create Runs...*”. A janela que abre possui um painel chamado “*Create Implementation Runs*”. Nesse painel, na coluna “*Partition Action*”, define-se, na coluna “*Module Variant*” da nova janela que aparece, o módulo desejado. Voltando para a primeira janela, clica-se em “*More*” para adicionar a última configuração desejada. Em seguida, as duas novas configurações serão criadas através de “*Design Runs*”. É necessário promover neste momento a primeira configuração implementada. O processo de promoção será comentado a seguir. Note que os avisos que aparecerem podem ser ignorados.

Ao final dos “*Design Runs*”, recomenda-se fazer a verificação das configurações através do painel “*Configurations*”. Clicando-se com o botão direito, encontra-se a opção “*Verify Configuration...*”, que faz com que uma janela seja aberta. Selecionado-se todos os itens e clicando em “*OK*”, a verificação se inicia. Nenhum erro deve ser encontrado.

Devemos agora promover as configurações. No menu de quando se clica com o botão direito sobre as configurações já existentes do painel “*Configurations*”, seleciona-se “*Promote Configuration...*”. A promoção de uma configuração é o equivalente a sua exportação (??). Promover a primeira configuração antes de implementar novas contribui para manter a parte estática, compartilhada, igual em todas as configurações, uma vez que elas não mais são sintetizadas e sim importadas.

O último passo necessário para a criação dos *bitfiles* é o “*Generate Bitstream*”, localizado no menu a esquerda. Este passo recebe o resultado das sínteses e implementações e transforma-os em *bitfiles*. Esta etapa precisa ser realizada com cada uma das configurações realizadas, ou alguma delas não terá seus *bitfiles* gerados. Tais *bitfiles* podem ser encontrados na pasta do projeto, dentro das pastas com nome de cada configuração que ficam dentro de da pasta \*.runs. Existem dois arquivos *bitfile* dentro de cada pasta,

um maior, que contém a configuração completa, e outro menor que possui a configuração parcial.

## 2.2.4 iMPACT

Com os *bitfiles* em mãos, usa-se-os para programar a FPGA através auxílio da ferramenta iMPACT. A primeira coisa a se fazer após abrir o programa é permitir que o sistema automaticamente crie um projeto. Na janela que se abre, escolhe-se a opção “*Automatically connect to a cable and identify Boundary-Scan chain*” do item “*Configure devices using Boundary-Scan (JTAG)*”. Quando pergunta-se se deseja-se atribuir uma nova configuração, pode-se clicar que sim e escolher um arquivo binário completo gerado na etapa anterior. Normalmente escolhe-se a configuração vazia como configuração inicial para poupar energia.

Quando a configuração for completamente transmitida e implementada, observa-se que um LED está piscando com uma frequência de 2 Hz e todos os outros (acionados) estão acesos. Isto acontece uma vez que o sistema atribui sinal ativo para os elementos desconectados.

Para realizar a reconfiguração parcial dinâmica, clica-se com o botão direito no símbolo do dispositivo que aparece no iMPACT e seleciona-se a opção “*Assign New Configuration File...*”. Procura-se então pelos arquivos binários parciais localizados na pasta *PlanAhead > PlanAhead.runs > “nome da configuração”*. Este arquivo possui “partial” em seu nome, o que o diferencia do arquivo binário completo. Note que utilizar os arquivos binários completos não gera erro, mas constitui reconfiguração total, não parcial. Após a seleção da configuração desejada, o último passo necessário é a programação, que pode ser realizada clicando-se com o botão direito no dispositivo e selecionando-se a opção “*Program*”.

## 2.2.5 Possíveis Erros

### 2.2.5.1 Erros no código-fonte

Este é um dos erros mais comuns. A melhor forma de preveni-lo é através da construção dos diversos comportamentos/configurações individuais utilizando o ISE. Para acelerar o processo, realiza-se apenas a síntese.

### 2.2.5.2 Erros na alocação de partições

Um erro bastante comum que aparece no PlanAhead é o de erro de alocação<sup>1</sup>. Existem duas possíveis formas de corrigi-lo: modificando-se o arquivo de restrições (UCF) ou alterando a região da partição. A primeira forma, que ajuda a garantir que todos os recursos reconfiguráveis estão incluídas na região da partição, é a inclusão de “INCLUSIVE=ROUTE” na linha que contém “INST “dynamic\_i” AREA\_GROUP = “pblock\_dynamic\_i””.

A segunda forma é simplesmente mudando a posição da região da partição para a direita, para a esquerda ou sua largura, de acordo com a mensagem de erro retornada. Este método não é determinístico e pode ser necessárias várias tentativas antes de se conseguir uma partição mapeável. Este processo pode também

---

<sup>1</sup>AR# 53290: *Partial Reconfiguration - 7 series device layout of tiles (CLB, DSP, BRAM, INT) and a shared clocking structure of vertical clock spines between interconnect (routing) tiles*. Disponível em <<http://www.xilinx.com/support/answers/53290.htm>>

ser realizado através do arquivo de restrições (UCF). O código abaixo contém uma alocação de partição funcional para este experimento, podendo ser copiada sobre a definição atualmente existente no arquivo UCF.

```
INST "dynamic_i" AREA_GROUP = "pblock_dynamic_i";  
AREA_GROUP "pblock_dynamic_i" RANGE=SLICE_X80Y205:SLICE_X139Y244;  
AREA_GROUP "pblock_dynamic_i" RANGE=DSP48_X3Y82:DSP48_X5Y97;  
AREA_GROUP "pblock_dynamic_i" RANGE=RAMB18_X3Y82:RAMB18_X5Y97;  
AREA_GROUP "pblock_dynamic_i" RANGE=RAMB36_X3Y41:RAMB36_X5Y48;
```

O arquivo UCF pode ser aberto pelo painel “*Sources*” sob a árvore “*Constrains*”. Em caso de mais de um arquivo UCF presente, o desejado pode ser identificado pela marcação “(*target*)” ao lado. Dois cliques são suficientes para abri-lo.

### 2.2.5.3 Esquecer de promover a partição

A promoção da primeira configuração antes de se implementar as seguintes contribui para a implementação de configurações compatíveis. Esquecer de promover esta partição pode fazer com que erros sejam gerados na etapa de verificação das partições.

### 2.2.5.4 O PlanAhead pode travar enquanto implementando uma configuração

Apesar de mais raro, o PlanAhead pode travar quando implementando uma configuração. A melhor solução é o reinício do computador, visto que o programa bloqueia alguns arquivos durante a implementação e não os desbloqueia quando fechado forçadamente.

### 2.2.5.5 Erros na detecção da placa

Note que algum programa aberto pode interferir com a varredura realizada pelo iMPACT, fazendo-a falhar. Para prevenir este erro, deve-se fechar o XPS, o SDK e qualquer outro programa que possa se utilizar das interfaces USB. Note ainda que a placa deve estar ligada para poder ser detectada.

## 2.3 Resultados e Conclusão

O processo de desenvolvimento de partições reconfiguráveis e sua programação foi explorado com sucesso. Observou-se os pontos críticos do desenvolvimento e o fluxo mais adequado para a construção deste tipo de projeto.

## Capítulo 3

# Experimento 2 - Teste de Memórias

Seguindo o raciocínio apresentado no início do capítulo, o próximo passo natural no desenvolvimento deste projeto é o entendimento do funcionamento das memórias. Esta etapa abre caminho para que se armazene os *bitfiles* de configurações parciais em uma memória embarcada, removendo a necessidade do computador para tal.

### 3.1 Tipos de Memória

No kit utilizado existem vários tipos de memórias que poderiam ser usados, cada um com suas peculiaridades (??). Este experimento foi dedicado à compreensão do funcionamento dos diversos tipos de memórias e à escolha da solução mais adequada.

#### 3.1.1 Memória *Block RAM*

A memória do tipo *Block RAM* é construída usando-se os blocos de memória RAM restantes da FPGA. Esta memória consegue alcançar velocidades de leitura na ordem de várias centenas de hertz, mas possui uma capacidade de armazenamento bem reduzida, de apenas 445 blocos de 36 Kb para este kit, totalizando um máximo de aproximadamente 2 MB (????). Note que a configuração total da FPGA necessita de aproximadamente 11 MB, ou exatamente 91.548.896 bits, para sua programação total (??). Pode-se programá-la através do iMPACT, dentre outras formas <sup>1</sup>.

#### 3.1.2 Memória *Distributed RAM*

A memória *Distributed RAM* é construída utilizando-se das LUTs disponíveis nas células lógicas (????). Também são muito rápidas, apesar de síncronas, e também possuem pouca capacidade de armazenamento. Pode-se programá-la através do iMPACT, dentre outras formas.

---

<sup>1</sup>*Memory Initialization Methods*, escrito por Jim Wu em 31 de dezembro de 2011. Disponível em <<http://myfpgablog.blogspot.com.br/2011/12/memory-initialization-methods.html>>

### 3.1.3 Memória *Linear BPI Flash*

A memória *Linear BPI Flash* disponibiliza 128 Mb de memória não-volátil (??), acessadas em palavras de 16 bits. Apesar disso, sua velocidade de leitura máxima é de 33 MHz. Convertendo tal velocidade para a leitura de 32 bits, tem-se uma velocidade de leitura de aproximadamente 16 MHz. Pode-se programá-la através do iMPACT.

### 3.1.4 Memória *SPI Flash*

A memória *SPI Flash* é diferente na sua forma de acesso, que acontece através da interface *SPI*. Esta memória fornece 128 Mb de memória não volátil (??). Ela aceita três modos de operação, x1, x2 e x4, que corresponde a largura da palavra lida/escrita a cada pulso de relógio (??). A frequência de operação é de no máximo 50 MHz (??). Pode-se programá-la através do iMPACT.

### 3.1.5 Cartão de Memória *SD*

O cartão de memória *SD* dá acesso a uma memória não-volátil de tamanho arbitrário. Esta interface permite o uso de cartões de alto desempenho, lendo palavras de 4 bits a frequências de até 50 MHz (??). A limitação desta interface é a dificuldade de leitura e escrita devido ao sistema de arquivos inerente ao cartão. Note que também não existe a possibilidade de programação do cartão através do iMPACT, o que resolveria o problema do sistema de arquivos.

***CompactFlash e o System ACE*** *SystemAce* é um sistema que permite a programação de FPGAs e memórias voláteis a partir de um cartão *CompactFlash* (????). Este é bem robusto e popular em séries que possuem um leitor deste tipo de cartão.

### 3.1.6 Memória *DDR3*

A memória *DDR3* é uma memória volátil com 1 GB de capacidade de armazenamento e possui uma frequência de operação da ordem dos 800 MHz (??). Só pode ser programada apenas em tempo de execução, fazendo-se necessário o uso de um *bootloader*.

## 3.2 Teste

Notou-se no primeiro experimento que os *bitfiles* parciais gerados possuem 645 KB, totalizando 1935 KB, ou 1,89 MB. Com isso o uso das memórias que se utilizam de recursos internos da FPGA fica comprometido. Caso se escolha esta opção, apenas os *bitfiles* parciais poderiam ser armazenados, necessitando da ajuda do computador para a programação inicial. Este tipo de memória é mais útil como memória de dados e de programa em microcontroladores embarcados na FPGA, devido a sua altíssima velocidade de acesso e capacidade de acesso de vários canais em paralelo.

Observa-se que a interface de reprogramação dinâmica, ICAPE2, opera a uma frequência de até 100 MHz e pode receber palavras de até 32 bits, ou seja, 3200 Mb/s (??). Por causa disso, todas as interfaces não-voláteis apresentadas acima acabariam por ser o gargalo do tempo da programação. Uma solução é a implementação de um sistema que carregue as informações de uma memória não-volátil, tanto a Linear Flash quanto a SPI Flash seriam suficientes, para a memória DDR3 em um momento inicial, e depois permita que a memória DDR3 seja acessada para a reconfiguração dinâmica. A forma mais fácil de implementar tal funcionalidade é através do uso de um microcontrolador MicroBlaze funcionando como *bootloader*.

Antes de implementar o *bootloader*, precisamos entender como funcionam as memórias do escolhidas. Este teste, então, tem por objetivo entender o fluxo de projeto para o uso do MicroBlaze, o funcionamento deste microcontrolador e as formas corretas de se acessar as memórias do sistema.

### 3.2.1 Fluxo de Projeto

O procedimento para a construção de um projeto com MicroBlaze segue o fluxo descrito na figura 2.1a, no que diz respeito ao XPS e ao SDK. A figura 3.1 apresenta o fluxo de ferramentas para este caso específico. Em outras palavras, o fluxo espera que primeiro se desenvolva o microprocessador com todos os seus periféricos para depois se desenvolver o programa que será embarcado. Tanto o programa quando o processador gerarão arquivos binários que serão carregados pelo iMPACT através do SDK.




Figura 3.1: Foto ilustrativa do fluxo de ferramentas para o desenvolvimento de sistemas com MicroBlaze, extraído de (??).

### 3.2.2 MicroBlaze

O MicroBlaze é um microprocessador otimizado para implementação em FPGAs da Xilinx (??). Ele possui 32 registradores genéricos de 32 bits, instruções de 32 bits e endereços de 32 bits. Seu *pipeline* possui 3 ou 5 estágios e é construído em torno da arquitetura Harvard, como pode ser observado na figura 3.2. Todas as outras configurações, tais como o uso de *Big Endian* ou *Little Endian*, por exemplo, são opcionais (??).

O MicroBlaze permite o uso de diversas interfaces para comunicação com seus diversos periféricos, dentre elas a PLB, a LMB, a AXI e a ACE (??). A interface mais atual suportada, e que foi utilizada neste experimento, é a Advanced eXtensible Interface 4 (AXI4) (????). A AXI4 é uma interface mapeada em memória que oferece produtividade, flexibilidade e disponibilidade. Ela possui três tipos de interfaces, a AXI4, a AXI4-Lite e a AXI4-Stream, onde as duas primeiras são compostas de 5 canais de comunicação:






Figura 3.2: Diagrama de blocos do MicroBlaze.

de leitura de endereço, de escrita de endereço, de leitura de dados, de escrita de dados e de escrita de resposta.

### 3.2.3 XPS

Para começar, deve-se abrir o programa e criar um novo projeto usando o *Base System Builder (BSB)*, opção que corresponde ao item superior esquerdo do menu da tela inicial. Na janela que aparece, escolheu-se a placa de desenvolvimento *Kintex-7 KC705 Evaluation Platform, Board Revision C*, e a opção de um só processador no sistema, para simplificar o projeto. Dando prosseguimento, escolheu-se os periféricos desejados segundo a figura 3.3 e o tamanho das memórias local, de intrução e de dados, quíça 64 KB. Modificou-se ainda, como pode-se ver na figura 3.3, o *Baud Rate* da interface UART para 115200 bits/s e o *C\_SPI\_MODE* da *QSPI\_FLASH* para “*Quad SPI Mode*”.

Antes de concluir o a construção do sistema, precisa-se ajustar os tamanhos das memórias e seus endereços, de forma que estes novos tamanhos possam ser corretamente acessados. Isto pode ser feito na aba *Addresses* do painel *System Assembly View*. Muda-se então o tamanho da memória SPI Flash para 128M, seu endereço base para 0x80000000, o tamanho da memória DDR3 para 1G e seu endereço base para 0xC0000000, conforme a figura 3.4. Note que o endereço-base da memória SPI Flash tem como única restrição de os 28 bits menos significativos iguais a zero e que o endereço-base da memória DDR3 tem esta mesma restrição para os 30 bits menos significativos. Estas restrições são devido aos tamanhos das memórias e o alinhamento dos espaços de dados na memória.

Precisa-se agora modificar as posições de memória cobertas pela memória *cache*. Isto é feito clicando-se duas vezes sobre “microblaze\_0” na aba “*Bus Interfaces*” do painel “*System Assembly View*”. Na janela que se abre, clica-se “*Next*” 3 vezes para chegar página sobre *caches*. Modifique os endereços nas duas colunas para 0xc0000000 e 0xffffffff, indicando que a memória de instruções e memória de dados podem acessar os endereços da memória DDR3. Apenas os endereços contidos neste intervalo da memória de




Figura 3.3: Escolha dos periféricos no BSB do XPS.

Instance	Base Name	Base Address	High Address	Size
microblaze_0's Address Map				
microblaze_0_d_bram_ctrl	C_BASEADDR	0x00000000	0x0000FFFF	64K
microblaze_0_i_bram_ctrl	C_BASEADDR	0x00000000	0x0000FFFF	64K
LEDs_8Bits	C_BASEADDR	0x40000000	0x4000FFFF	64K
RS232_Uart_1	C_BASEADDR	0x40600000	0x4060FFFF	64K
debug_module	C_BASEADDR	0x41400000	0x4140FFFF	64K
QSPI_FLASH	C_BASEADDR	0x80000000	0x87FFFFFF	128M
DDR3_SDRAM	C_S_AXI_BASEA...	0xC0000000	0xFFFFFFFF	1G

Figura 3.4: Aba *Addresses* do *System Assembly View* indicando os ajustes dos endereços e tamanhos das memórias.

dados podem ser escritos. Note que o sistema reserva para uso próprio os primeiros 64K endereços das memórias, que correspondem às posições com finais entre 0x0000 a 0x3fff. A tentativa de uso destes endereços comprometerá o correto funcionamento do sistema.

Algumas outras configurações também podem ser ajustadas, mas não são estritamente necessárias para este experimento.

O projeto pode ser sintetizado através do botão “*Generate Netlist*” localizado no menu à esquerda e no menu “*Hardware*” da barra de menus. Este processo é demorado. Quando terminado, pode-se exportar o projeto através do botão “*Export Design*” para abrir o SDK com as informações deste processador. Na janela que aparecer, marque “*Include bitstream and BMM file*” e clique em “*Export & Launch SDK*”. Após a implementação do arquivo binário, a ferramenta SDK será aberta.

### 3.2.4 SDK

Quando a janela do SDK aparecer, ela perguntará onde se quer colocar o *workspace*. Uma boa opção é a pasta SDK criada dentro da pasta do projeto do sistema durante sua exportação, apesar desta escolha ser completamente arbitrária. Escolhida a pasta, o ambiente de trabalho é aberto.

Começa-se o processo criando um projeto do tipo “*Board Support Package*”. Este projeto compila automaticamente os drivers disponíveis para o projeto segundo as características do microcontrolador. Em seguida, pode-se criar os projetos dos *softwares* que irão embarcados. Para isto, cria-se um projeto do tipo “*Application Project*”. Na janela que se abre, nomeie o projeto e selecione a “*Board Support Package*” no *dropdown* do item “*Board Support Package*”. Na página seguinte, escolhe-se “*Empty Project*”.

Adiciona-se arquivos ao projeto tanto arrastando os códigos para ele quanto selecionando a opção “*New/Source File*” do menu que aparece quando se clica no projeto com o botão direito. Note que o acesso à memória é feito simplesmente dereferenciando um ponteiro para a posição de memória desejada. A escrita é feita do mesmo modo. Encontra-se em anexo códigos-exemplo para o teste das memórias DDR3 e SPI Flash.

Antes de executar o programa, é interessante habilitar a opção de depuração. Isto é feito através do menu “*Run*”, na opção “*Run Configurations...*”. Na janela que aparece, na aba “*STDIO Connection*”, habilita-se a conexão do STDIO com o console e modifica-se o “*Baud Rate*” para 115200. Clica-se então em “*Apply*” e em seguida “*Close*”.

A programação do FPGA pode ser feita através do menu “*Xilinx Tools*”, na opção “*Program FPGA*”. Na janela que se abre, é padrão que as informações já estejam pré-preenchidas, mas caso isto não aconteça, procura-se pelos arquivos “*system.bit*” e “*system\_bd.bmm*” na pasta “*implementations*” na raiz do projeto do processador. Clica-se em “*Program*” para iniciar a programação.

Para se transferir o programa criado com o auxílio do SDK, seleciona-se o projeto deste programa, clica-se com o botão direito, seleciona-se o submenu “*Run As...*” e escolhe-se a opção “*Launch on Hardware (GDB)*”. No caso dos códigos-exemplo, algumas informações são imprimidas no console caso tudo tenha ocorrido conforme o esperado.

### **3.3 Conclusão**

Conclui-se assim o experimento para o teste de programação das memórias. Notou-se que existe muita pouca literatura no assunto, forçando o programador a fazer uso dos forúns de discussão e conhecimentos gerais de programação embarcada. Apesar disso, o objetivo do experimento, quiça conseguir ler/escrever de/em endereços das memória DDR3 e SPI Flash específicos, foi atingido com sucesso.

## Capítulo 4

# Experimento 3 - Teste do *Bootloader*

O *bootloader*, como mencionado acima, é um sistema que carrega as informações de uma memória lenta, a SPI Flash foi escolhida, para uma memória rápida, a memória DDR3. Usou-se um microcontrolador MicroBlaze com interfaces para as memórias SPI Flash e DDR3. O experimento 2 foi dedicado a aprender a utilizar estas memórias. Neste experimento, espera-se entender como é formado o arquivo binário para assim carregá-lo e interpretá-lo enquanto o transferindo para a memória DDR3.

00000	00 09 0f f0 0f f0 0f f0 0f f0 00 00 01 61 00 23	...ð.ð.ð.ð...a.#
00010	42 6c 61 6e 6b 5f 72 6f 75 74 65 64 2e 6e 63 64	Blank_routed.ncd
00020	3b 55 73 65 72 49 44 3d 30 78 46 46 46 46 46 46	;UserID=0xFFFFFFFF
00030	46 46 00 62 00 0d 37 6b 33 32 35 74 66 66 67 39	FF.b..7k325tffg9
00040	30 30 00 63 00 0b 32 30 31 33 2f 31 31 2f 32 36	00.c..2013/11/26
00050	00 64 00 09 30 38 3a 35 34 3a 31 31 00 65 00 0a	.d..08:54:11.e..
00060	16 c4 ff ff ff ff ff ff ff ff ff ff ff ff ff	.Àyyyyyyyyyyyyyy

Figura 4.1: Cabeçalho do arquivo binário gerado no primeiro experimento para a configuração vazia.

## 4.1 Arquivo Binário

O arquivo binário é formado por três partes: um cabeçalho, uma palavra para sincronia e a configuração propriamente dita (????). O cabeçalho é formado por chaves e tamanhos, indicando diversos campos deste. Na tabela 4.1 pode-se observar os tamanhos e campos apresentados na figura 4.1 <sup>1</sup>. A figura 4.1 possui os primeiros 112 bytes, dos quais os primeiros 98 estão selecionados, da configuração parcial vazia construída no experimento 1. O primeiro conjunto tamanho/chave indica, através da sequência de palavras 0x0f, que a configuração é válida. Se estas palavras fossem 0x00 indicariam que a configuração não é mais válida, e se contivessem 0xff indicariam que a configuração está vazia.

O cabeçalho descrito na tabela 4.1 contém pelo menos duas informações muito interessantes: o identificador do dispositivo alvo, que permite verificar a compatibilidade entre a configuração e o dispositivo que a está recebendo, e o tamanho da configuração, que permite que ela seja carregada de forma dinâmica sem necessidade de mais informações.

<sup>1</sup>“FAQ: Tell me about the format of the .BIT files please”, <[http://www.fpga-faq.com/FAQ\\_Pages/0026\\_Tell\\_me\\_about\\_bit\\_files.htm](http://www.fpga-faq.com/FAQ_Pages/0026_Tell_me_about_bit_files.htm)>

Tamanho	Chave	Significado
2 bytes	9 (0x00 09)	Tamanho em bytes do próximo campo
9 bytes	0x0f f0 0f f0 0f f0 0f f0 00	Indica que a configuração a seguir é válida.
2 bytes	1 (0x00 01)	Tamanho em bytes do próximo campo
1 byte	"a"(0x61)	Indica que os próximos campos conterão informações sobre o projeto e sobre a configuração.
2 bytes	35 (0x00 23)	Tamanho em bytes do próximo campo
35 bytes	Blank_routed.ncd; UserID=0xFFFFFFFF	Apresenta o nome do <i>netlist</i> e o identificador do usuário. 0x00 ao final indica o final da string.
1 byte	"b"(0x62)	Indica que o próximo campo é um indentificador do dispositivo-alvo.
2 bytes	13 (0x00 0d)	Tamanho em bytes do próximo campo
13 bytes	7k325tffg900	Identificador do dispositivo-alvo. 0x00 ao final indica o final da string.
1 byte	"c"(0x63)	Indica que o próximo campo é a data de síntese da configuração.
2 bytes	11 bytes (0x00 0b)	Tamanho em bytes do próximo campo
11 bytes	2013/11/26	Data da síntese da configuração.
1 byte	"d"(0x64)	Indica que o próximo campo é a hora de síntese da configuração.
2 bytes	9 bytes (0x00 09)	Tamanho em bytes do próximo campo
9 bytes	08:54:11	Hora de síntese da configuração.
1 byte	"e"(0x65)	Indica que os próximos 8 bytes contém o tamanho da configuração.
4 bytes	661188 (0x00 0a 16 c4)	Tamanho em bytes da configuração a partir desta posição.

Tabela 4.1: Descrição do cabeçalho dos arquivos binários.

Ainda no cabeçalho, tem-se um 32 bytes de espaçamento preenchidos por com “0xff”. Em seguida, tem-se os bytes para autot detecção de largura de banda (????). Estes bytes (“0x00 00 00 bb 11 22 00 44”) são usados no modo de configuração paralelo para detectar automaticamente a largura de banda do arquivo de configuração. O modo serial ignora todos os bits anteriores a palavra de sincronia (??). Estes bits são então usados apenas para pré-processamento do arquivo binário.

A palavra de sincronia (“0xaa 99 ff 66”), encontrada a seguida, serve para indicar o início da configuração propriamente dita e para alinhar o fluxo de dados nos registradores internos.

## **4.2 Inicialização da Memória SPI Flash**

A memória SPI Flash, assim como todas as outras, precisa de um procedimento especial para poder ser inicializada com informações arbitrárias (??). Em geral, as únicas informações que podem ser gravadas nas memórias não-voláteis são configurações para o FPGA e programas para algum MicroBlaze embarcado (??). Este processo é conhecido como programação indireta da memória Flash (??).

### **4.2.1 Compilação**

Para a realização da programação indireta, o arquivo binário precisa ser compilado de forma a gerar um padrão de bits compatível. Este procedimento é realizado na etapa de construção do processador. Quando não especificado, o arquivo binário gerado utiliza a interface QSPI x1, que possui banda de transferência de 1 bit por leitura/escrita, e relógio de frequência 3 MHz. Com estas configurações, a programação do sistema demora apenas 1 minutos e 30 segundos (??), mas pode ser ainda mais reduzido.

No PlanAhead, as configurações de compilação podem ser modificadas através do arquivo “bitgen.ut” localizado na pasta “etc” do projeto. Através da opção “-g SPI\_buswidth:X”, onde X pode ser 1, 2 ou 4, pode-se alterar a interface utilizada neste tipo de programação (????), sendo a x4 a mais eficiente. Pode-se ainda forçar a opção “-g ConfigRate\_en:Y”, onde Y pode ser 3, 6, 9, 12, 16, 22, 26, 33, 40, 50 ou 66, para se utilizar de relógios de variadas frequências e obter assim o modo de configuração mais adequado para a memória em questão (?????). Existe também a opção “-g SPI\_Fall\_Edge:Yes”, que permite melhora margens de tempo e pode aumentar as taxas de leitura para configurações (????). Uma opção alternativa é utilizar um relógio externo através da opção “-g ExtMasterCclk\_en:Z”, onde Z pode ser “Disable”, “div-8”, “div-4”, “div-2” e “div-1”.

### **4.2.2 Arquivo de Memória PROM**

Após compilado o projeto, seu arquivo binário e qualquer outra informação a ser programada na memória Flash precisa ser adicionada a um arquivo do tipo MCS. Este processo é necessário para que o iMPACT consiga carregar e programar a memória Flash de forma correta. Pode-se construir este arquivo de memória PROM através do próprio iMPACT, processo que será descrito mais a frente.

## 4.3 Teste

O teste deste experimento compreende a construção de um sistema microprocessado que carregue os arquivos binários da memória SPI Flash para a memória DDR3. Este experimento contribuirá para a compreensão do processo de inicialização de memórias não-voláteis e do tratamento do cabeçalho dos arquivos binários. Usará-se os programas XPS, SDK, que fazem parte do Embedded Development Kit (EDK), data2mem e iMPACT.

### 4.3.1 XPS

Utilizou-se o mesmo microcontrolador MicroBlaze construído no experimento passado, não sendo necessária nenhuma modificação. A interface SPI utilizada aqui foi a padrão, x1, por motivos de simplificação do projeto. O uso de uma interface x4 diminuiria o tempo de programação em 4 vezes, o que não é fator crítico para este experimento, mas acarretaria na necessidade de recompilar todos os projetos desenvolvidos até agora.

### 4.3.2 SDK

Logo após a construção do microcontrolador, recomenda-se construir o projeto do programa embarcado. O procedimento para o SDK nesse caso é bem semelhante ao dos experimentos anteriores, mudando-se apenas os arquivos importados e a geração do *linker script*. Os arquivos a serem importados podem ser encontrados no CD de anexos.

O projeto do bootloader consiste apenas de uma máquina de estados para ler o cabeçalho do arquivo binário e interfaces com os drivers controladores das memórias DDR3 e SPI Flash e da interface de comunicação através da porta UART.

Desta vez, tem-se como objetivo fazer com que o sistema se carregue e entre em funcionamento de forma autônoma. Para isto, precisa-se, depois da inclusão dos devidos arquivos, presentes no anexo, gerar o *linker script*. Este arquivo descreve como o arquivo binário do *bootloader* deve ser armazenado na memória interna do FPGA para execução. Este *script* pode ser gerado clicando-se com o botão direito sobre o projeto do programa embarcado e selecionando-se a opção “*Generate Linker Script...*” ou selecionando-se o projeto, abrindo-se o menu “*Xilinx Tools*” e selecionando-se a opção do mesmo nome. Para o escopo deste experimento, as configurações apresentadas na janela que se abre são suficientes, bastando clicar em “*Generate*”. A criação deste *script* permite agora que se utilize o programa “data2mem” para construir um arquivo binário de configuração com um programa embarcado pré-programado.

### 4.3.3 data2mem

A ferramenta data2mem funciona através da linha de comando, mas normalmente é acionada através de programas com interfaces gráficas, tais como o ISE, o XPS, o SDK e o iMPACT (??). Sua função principal é o de mapear blocos contíguos de dados entre múltiplas *Block RAMs* distribuídas pelo FPGA mantendo



um acesso lógico contínuo, i.e., dados em endereços de memória adjacentes podem estar em blocos completamente diferentes. No caso em questão, ela mapeará o *bootloader* desenvolvido nas *Block RAMs* de forma que no momento da programação, o MicroBlaze embarcado já possua um programa carregado.

Um comando típico do `data2mem` é construído com as opções “-bm” para indicar o caminho para o arquivo do tipo “*Block RAM Memory MAP*” (BMM), “-bt” para indicar o caminho para o arquivo binário do tipo BIT, “-bd” para indicar arquivos de programas do tipo ELF ou MEM, permitindo a inclusão de um identificador para associá-lo a algum dispositivo implementado, e “-o b” para indicar o caminho do arquivo binário (BIT) de saída. Um exemplo de uso do comando é apresentado abaixo.

```
data2mem \
-bm SDK/XPS_QSPI_Final_hw_platform/system_bd.bmm \
-bt SDK/XPS_QSPI_Final_hw_platform/system.bit \
-bd SDK/bootloader/Release/bootloader.elf tag microblaze_0 \
-o b SDK/XPS_QSPI_Final_hw_platform/download.bit
```

O comando acima também pode, como foi dito anteriormente, ser executado através do SDK. Para isto, deve-se acessar o menu “*Xilinx Tools*” e selecionar a opção “*Program Flash*”. Uma janela aparece, onde deve-se selecionar os arquivos BIT e BMM gerados pelo XPS na compilação do sistema e o arquivo ELF gerado na compilação do programa embarcado. Este procedimento pode ser feito com a placa de desenvolvimento conectada ou não, gerando um erro que pode ser desprezado quando ela estiver desconectada. O arquivo gerado pode ser encontrado na pasta “`SDK/*_hw_platform`” sob o nome “`download.bit`”.




Figura 4.2: Janela para criação de um arquivo de memória PROM com as configurações devidamente ajustadas.

#### 4.3.4 Programação Indireta da Memória Flash

Como todos os arquivos binários prontos, pode-se começar o processo de programação indireta da memória Flash. Este processo se inicia através da criação de um arquivo de memória PROM através da

ferramenta iMPACT. Vale salientar apenas que faz-se necessário que todos os elementos (configurações totais e parciais) sejam previamente compilados para uma mesma interface SPI, seja ela x1, x2 ou x4. O uso de interfaces diferentes pode gerar erros durante a programação da memória Flash.

No momento da criação do novo projeto do iMPACT, seleciona-se a opção “*Prepare a PROM File*”. Na janela seguinte, seleciona-se “*SPI Flash/Configure Single FPGA*” no primeiro painel e “128M” no segundo e modifica-se “*Add Non-Configuration Data Files*” para “Yes”, conforme mostrado na figura 4.2.

Em seguida, adicionam-se os arquivos binários que se deseja programar na memória Flash. O primeiro arquivo a se adicionar é o de configuração total. Este arquivo é carregado durante o procedimento de início do FPGA. Apenas um arquivo deste tipo precisa ser carregado neste experimento, apesar de ser possível realizar um projeto com diversas revisões de configurações ou múltiplas possibilidades de configurações de *boot* (????). Para rejeitar a adição de outras configurações, deve-se clicar em “No” na mensagem de título “*Add Device*”.




Figura 4.3: Janela para criação de um arquivo de memória PROM com as configurações devidamente ajustadas.

A mensagem seguinte, “*Add Data File*”, faz referência a adição de arquivos de dados neste projeto. Clicando-se em “Yes”, uma janela aparece com informações de endereçamento. Pode-se aceitar os valores iniciais. Estes arquivos podem ter qualquer conteúdo, mas o programa espera arquivos gerados pelo SDK, sendo necessário mudar a configuração de arquivos apresentados para “*All Files (\*.\*)*”. Após adicionar-se todos os arquivos, deve-se clicar em “No” na janela de inclusão de novos arquivos de dados. Ao se fazer isto, uma janela para indicação dos endereços é mostrada. Recomenda-se mudar os endereços de início (“*Start Address*”) para valores arredondados, como 0xB00000, 0xC00000 e 0xD00000, obedecendo os endereços das revisões, de forma a facilitar o trabalho de programação do sistema embarcado. O botão “*Update Address*” deve ser clicado para ajustar os endereços de fim (“*End Address*”) antes de se prosseguir, obtendo-se algo similar a figura 4.3. Note que é possível incluir também um programa para o MicroBlaze na memória Flash, a ser carregado em tempo de execução, para controlar a mudança de configurações.

O último passo é gerar o arquivo, o que pode ser feito através do menu “*Operations*” ou do painel “*iMPACT Processes*”, selecionando-se a opção “*Generate File...*”. Este processo é rápido e resulta em um arquivo MCS gerado na pasta destino definida no passo da figura 4.2.

### 4.3.5 Resultado

Logo após a programação e após cada ciclo de energia (*power cycle*), o programa embarcado envia dados da sua execução através da porta UART para o computador, gerando a saída mostrada na figura 4.4. Pode-se observar que o programa foi executado perfeitamente.

```
Carregando configuracoes...LfR
Processando cabecalho de Blank em QSPIe0B00000LfR
#T - T: 02 byte(s), C: 0x00 09 <9 byte(s)>LfR
#T - T: 09 byte(s), C: 0x0F F0 0F F0 0F F0 0F F0 00 LfR
#T - T: 02 byte(s), C: 0x00 01 <1 byte(s)>LfR
#T - T: 01 byte(s), C: 0x61 <'a'>LfR
#T - T: 02 byte(s), C: 0x00 23 <35 byte(s)>LfR
#T - T: 35 byte(s), C: Blank_routed.ncd;UserID=0xFFFFFFFFLfR
#T - T: 01 byte(s), C: 0x62 <'b'>LfR
#T - T: 02 byte(s), C: 0x00 0D <13 byte(s)>LfR
#T - T: 13 byte(s), C: 7k325tffg900LfR
#T - T: 01 byte(s), C: 0x63 <'c'>LfR
#T - T: 02 byte(s), C: 0x00 0B <11 byte(s)>LfR
#T - T: 11 byte(s), C: 2013/11/26LfR
#T - T: 01 byte(s), C: 0x64 <'d'>LfR
#T - T: 02 byte(s), C: 0x00 09 <9 byte(s)>Lf
#T - T: 09 byte(s), C: 08:54:11Lf
#T - T: 01 byte(s), C: 0x65 <'e'>Lf
#T - T: 04 byte(s), C: 00 0A 16 C4 <661188 bytes>Lf
Tamanho do cabecalho: 98 bytesLf
Carregando a configuracao Blank <QSPIe0B00000 -> DDR3eC0104000>... Terminado!Lf
Processando cabecalho de Counter em QSPIe0C00000Lf
#T - T: 02 byte(s), C: 0x00 09 <9 byte(s)>LfR
#T - T: 09 byte(s), C: 0x0F F0 0F F0 0F F0 0F F0 00 Lf
#T - T: 02 byte(s), C: 0x00 01 <1 byte(s)>Lf
#T - T: 01 byte(s), C: 0x61 <'a'>Lf
#T - T: 02 byte(s), C: 0x00 25 <37 byte(s)>Lf
#T - T: 37 byte(s), C: Counter_routed.ncd;UserID=0xFFFFFFFFLf
#T - T: 01 byte(s), C: 0x62 <'b'>Lf
#T - T: 02 byte(s), C: 0x00 0D <13 byte(s)>Lf
#T - T: 13 byte(s), C: 7k325tffg900Lf
#T - T: 01 byte(s), C: 0x63 <'c'>Lf
#T - T: 02 byte(s), C: 0x00 0B <11 byte(s)>Lf
#T - T: 11 byte(s), C: 2013/11/26Lf
#T - T: 01 byte(s), C: 0x64 <'d'>Lf
#T - T: 02 byte(s), C: 0x00 09 <9 byte(s)>Lf
#T - T: 09 byte(s), C: 09:02:09Lf
#T - T: 01 byte(s), C: 0x65 <'e'>Lf
#T - T: 04 byte(s), C: 00 0A 16 C4 <661188 bytes>Lf
Tamanho do cabecalho: 100 bytesLf
Carregando a configuracao Counter <QSPIe0C00000 -> DDR3eC0204000>... Terminado!Lf
Processando cabecalho de FSM em QSPIe0D00000Lf
#T - T: 02 byte(s), C: 0x00 09 <9 byte(s)>Lf
#T - T: 09 byte(s), C: 0x0F F0 0F F0 0F F0 0F F0 00 Lf
#T - T: 02 byte(s), C: 0x00 01 <1 byte(s)>Lf
#T - T: 01 byte(s), C: 0x61 <'a'>Lf
#T - T: 02 byte(s), C: 0x00 21 <33 byte(s)>Lf
#T - T: 33 byte(s), C: FSM_routed.ncd;UserID=0xFFFFFFFFLf
#T - T: 01 byte(s), C: 0x62 <'b'>Lf
#T - T: 02 byte(s), C: 0x00 0D <13 byte(s)>Lf
#T - T: 13 byte(s), C: 7k325tffg900Lf
#T - T: 01 byte(s), C: 0x63 <'c'>Lf
#T - T: 02 byte(s), C: 0x00 0B <11 byte(s)>Lf
#T - T: 11 byte(s), C: 2013/11/26Lf
#T - T: 01 byte(s), C: 0x64 <'d'>Lf
#T - T: 02 byte(s), C: 0x00 09 <9 byte(s)>Lf
#T - T: 09 byte(s), C: 09:02:02Lf
#T - T: 01 byte(s), C: 0x65 <'e'>Lf
#T - T: 04 byte(s), C: 00 0A 16 C4 <661188 bytes>Lf
Tamanho do cabecalho: 96 bytesLf
Carregando a configuracao FSM <QSPIe0D00000 -> DDR3eC0304000>... Terminado!Lf
Fim!Lf
```

Figura 4.4: Resultado da execução do programa embarcado gravado na memória QSPI Flash.

## 4.4 Conclusão

O experimento realizado funcionou como esperado, tendo carregado as informações do computador para a memória Flash e, em tempo de execução, da memória Flash para a memória DDR3. Ainda foi possível interpretar o cabeçalho do arquivo binário, extraindo dele informações importantes para o correto carregamento das configurações. O processo de programação da memória Flash através do computador é bem demorado, chegando a levar 20 minutos, mas durante a *boot* do sistema, ele é bem rápido, demorando

apenas alguns poucos segundos.

É relativamente complicado trabalhar com os periféricos e *drivers* que os acompanham devido a documentação escassa e a grande dispersão das informações. Este experimento só pode ser realizado devido a uma imensa pesquisa e compilação de guias de usuário, relatórios de aplicações, *datasheets*, exemplos de projetos para diversos tipos de kits de desenvolvimento e comentários em fóruns de discussão.

O próximo passo natural no desenvolvimento deste projeto é a tentativa de autorreconfiguração através do MicroBlaze utilizando-se do *bootloader* já desenvolvido.

## Capítulo 5

# Experimento 4 - Teste da Autoreconfiguração com *MicroBlaze*

Espera-se neste experimento projetar e implementar um sistema baseado em MicroBlaze que se reconfigure de forma autônoma, ou seja, sem a necessidade nenhum comando externo adicional. Para isto, deve-se entender o processo de criação de periféricos reconfiguráveis e seus *drivers*, o funcionamento do periférico AXI4 HWICAP e integrar tudo de forma satisfatória.

### 5.1 ICAP e ICAPE2

As interfaces ICAP e ICAPE2 (*Internal Configuration Access Port*) são formas de se acessar, tanto para leitura quanto para escrita, a configuração interna do FPGA. Algumas das aplicações mais comuns que a utilizam incluem sistemas *MultiBoot* (???), sistemas frequentemente atualizados e sistemas críticos que necessitam de frequente verificação do correto funcionamento do sistema (???), e.g. sistemas embarcados em aplicações espaciais suscetíveis a radiações capazes de alterar o conteúdo dos elementos lógicos. Estas portas de configuração se utilizam de um protocolo idêntico ao da interface SelectMAP (???), que se utiliza de uma série de comandos para iniciar um dos vários procedimentos de programação. Felizmente utilizaremos o controlador AXI4 HWICAP (??), que permite o controle da ICAP e ICAPE2 através do MicroBlaze.

Estas interfaces, tanto a SelectMAP quanto a ICAP, possuem uma largura de banda de 32 bits e frequência máxima de operação de 100 MHz, permitindo uma taxa de transferência de até 3.2 Gbps (??). Esta taxa de transferência permite que configurações parciais como a do experimento 1 sejam programadas em apenas 1.65 milissegundos ( $611288 \text{ bytes} \cdot 8 \frac{\text{bits}}{\text{byte}} \div 3.200.000.000 \frac{\text{bits}}{\text{segundo}} = 0,00165 \text{ segundo}$ ).

**Inversão dos bytes** A SelectMAP necessita de uma inversão na ordem dos bits de cada byte do arquivo de configuração (??), incluindo a palavra de sincronia, mencionada na seção 4.1. Esta inversão só é aplicável no uso das interfaces Serial, SelectMAP, e por consequência ICAP e ICAPE2, e BPI (??). Note que alguns tipos de arquivos sintetizados, como o MCS e o HEX, já podem ter estes bytes invertidos não sendo

necessário invertê-los novamente. Não foi encontrada uma explicação para esta inversão.

## 5.2 Teste

Este teste foi arquitetado para utilizar o máximo possível dos elementos já desenvolvidos neste trabalho. Utilizará-se os comportamentos reconfiguráveis desenvolvidos no experimento 1, o microprocessador desenvolvido no experimento 2 e o programa desenvolvido no experimento 3, cada um com suas devidas modificações, para se construir um sistema microprocessado que possa acionar a mudança de configurações de uma partição reconfigurável. Todos estes elementos serão interfaceados entre si e com a placa através de um projeto do *Project Navigator*.

### 5.2.1 *Project Navigator*

*Project Navigator*

#### 5.2.1.1 *Clock Generator*

*Clock Generator*

#### 5.2.1.2 XPS

XPS

#### 5.2.1.3 XST

XST

### 5.2.2 PlanAhead

## 5.3 Possíveis Erros

Pensar nos erros que aconteceram e como os consertei

PlanAhead: Lembrar de colocar "RESET\_AFTER\_RECONFIG=TRUE" no UCF, na linha do comando "AREA\_GROUP". Explicação em ug702, página 110.

**Erro de fase do relógio** Um erro muito comum de se encontrar

ERROR:EDK – DDR3\_SDRAM (axi\_7series\_ddrx) – The clock phase of the  
'freq\_refclk' port as configured by Clock Generator does not

match the recommended value set by MIG. The phase of 'freq\_refclk' as set by Clock Generator is 1 and the MIG recommended value of 337.5. This can be fixed by changing the Clock Generator phase output of the clock connected to 'freq\_refclk' to the recommended value.

## 5.4 Resultados

### Resultados

## 5.5 Conclusão

Observa-se que ainda é possível construir um sistema totalmente independente de microcontroladores, apesar de isto aumentar muito a complexidade do projeto. Um bom balanço pode ser um sistema onde um MicroBlaze com um *bootloader* está implementado em uma partição reconfigurável e pode ser apagado após o início do sistema, restando assim apenas entender o funcionamento da interface ICAP ou ICAPE2 e do controlador de DDR3 criado pelo MIG.

# Todo list

Reestruturar capítulos para terem introdução teórica, desenvolvimento, resultados e conclusão. . . .	2
<i>Project Navigator</i> . . . . .	28
<i>Clock Generator</i> . . . . .	28
XPS . . . . .	28
XST . . . . .	28
Pensar nos erros que aconteceram e como os consertei . . . . .	28
PlanAhead: Lembrar de colocar "RESET_AFTER_RECONFIG=TRUE"no UCF, na linha do comando "AREA_GROUP". Explicação em ug702, página 110. . . . .	28
Resultados . . . . .	29