

Profa. Dra. Liliane Ventura

PRÁTICA Nº7 - virtual

"Dispositivos de Lógica Programável PLDs ("Programmable Array Logic") - Circuitos Combinacionais"

1. Objetivos:

- Utilização do programa <u>WinCupl</u> da Atmel para o projeto de circuitos combinacionais com dispositivos de lógica programável de baixa densidade ("PALs").
- Aprendizado dos comandos básicos do <u>WinCupl</u>, programação e simulação de funções combinacionais utilizando PALs
- Teste destas funções em simulador e posteriormente em laboratório.

2. Lista de Materiais:

- CI: GAL 16V8 ou PAL CE16V8
- Painel lógico, cabos de ligações, voltímetro.
- Baixar o programa gratuito Wincupl:

https://www.microchip.com/design-centers/fpgas-and-plds/splds-cplds/pld-design-resources
Serial Number for WinCUPL: 60008009

3. Procedimento experimental:

3.1 CRIE uma pasta na área de USUÁRIO (crie esta pasta em seu computador para que não se misture com a pasta do winculp, para salvar os programas gerados. Misturar pastas pode refletir em erros inexplicáveis no programa.

Utilizando a GAL ("Generic Array Logic" – dispositivo semelhante à PAL, que pode ser reprogramada (GAL16V8 ou PALCE16V8), cujo "chip" está esquematizado na Figura 1, projete, faça a tabela verdade para cada função, compile e simule as seguintes funções lógicas mostradas na Figura 2 em um único chip:

- 3.1.1 Função inversora (NOT) (símbolo!) s=!a;
- 3.1.2 Função E (AND) (símbolo &) s=a&b;
- **3.1.3** Função **OU** (OR) (símbolo #) : **s=a#b**;
- 3.1.4 Função OU-Exclusivo (XOR) (símbolo \$): s=a\$b;
- 3.1.5 Função NOR-Exclusivo usar o XOR e o NOT
- 3.1.6 Somador Completo




Figura 1: Esquema da pinagem da GAL 16V8a




Figura 2: Portas lógicas básicas e Esquema do somador completo

3.2 Utilizando o arquivo .JED, programe no dispositivo GAL o projeto obtido no item 3.1 e teste no simulador. (posteriormente, teremos este arquivo guardado para testar na gravadora no laboratório em data oportuna)

Observação:

• Antes de testar a prática no laboratório, armazene todos os arquivos relevantes, isso inclui o arquivo fonte (.PLD), os arquivos de simulação (.SIM e .SI) e os arquivos para programação do dispositivo (.JED).

ROTEIRO PARA O WINCUPL

WINCUPL -> OPTIONS -> DEVICES ->

DEVICE ATMEL -ATF16V8b (Dispositivos que usamos é o da INTEL: gal 16v8a. O equivalente da ATMEL é o ATF16V8b.)

O mnemônico a ser utilizado no programa é o g16v8a.

Dar um Ctrl C para copiar o mnemônico.

COMEÇO DE UM PROJETO

FILE -> NEW PROJECT

NAME -> SOBRENOME (use nome bem curto para não dar conflitos no programa, não use caracteres diferentes de letras, não use cedilha, acentos, etc)

PART -> 01 DESIGNER -> ASSEMBLY -> ? LOCATION -> EESC DEVICE -> g16v8a

OK

3 input pins (03 pinos de entrada)

OK

7 output pin (07 pinos de saída)

OK

0 pinodess

OK

SALVAR numa área a ser criada de USUÁRIOS antes de compilar.

Entradas desta GAL (veja fig. 1) são os pinos de 2-9 Saídas desta GAL (veja fig. 1) são os pinos de 11-19

O pino 11 é ativo em nível lógico baixo, ou seja, precisa ligar em zero, quando a prática for feita em protoboard

Toda atribuição termina com ;

SALVAR na área de USUÁRIOS antes de compilar.

RUN -> F9 -> F7

Quando compilado, o arquivo FONTE .PLD é transformado em arquivo OBJETO .JED.

O JED irá fornecer o mapa para queimar os fusíveis que já vêm armazenados em "1" e são queimados para armazenar em "0".

O arquivo gerado . doc mostra o mapa de pinos.

ERROS ENCONTRADOS: 0

WARNINGS: 0

Se o simulador (.si) não abrir, clicar sobre o ícone dele (ícone colorido com formas de onda) e abrir o arquivo .sim

SIGNAL: add signal, ok, ok, ok, done

SIGNAL: vector -> número de intervalos a serem adicionados no sinal

"Clicar" com o botão direito do sinal para atribuir a cada bit um nível lógico.

SALVAR depois de atribuir valores de entrada

Depois compilar e simular.

Gere o arquivo .jed

Enviar os arquivos

sobrenome.pld sobrenome.si

sobrenome.jed
(junte os pdfs da folha de respostas e do print da forma de onda em um só arquivo pdf) :
NOMECOMPLETO-NUSP-PRATICA7.pdf



Departamento de Engenharia Elétrica – EESC/USP

NOTA:

Profa. Dra. Liliane Ventura

FOLHA DE BANCADA - PRÁTICA Nº7

"Dispositivos de Lógica Programável PLDs - Circuitos Combinacionais"

NOMES:		NP:
TURMA:	DA	Г А :
3.2 2 Trazer para a aula os arquivos:		
sobrenome.pld sobrenome.si sobrenome.jed		
Para cada um dos itens a seguir, façam a tabela verdade, escrevam a função lógic inserida no programa:	a e a expres	ssão a ser
3.1.1 FUNÇÃO INVERSORA:	Ī	
visto		
3.1.2 FUNÇÃO E	,	
visto		
3.1.3 FUNÇÃO OU		
visto		
3.1.4 FUNÇÃO OU-EXCLUSIVO		
visto		

3.1.5 FUNÇÃO NOR-EXCLUSIVO

visto	

3.1.6 SOMADOR COMPLETO

visto	

C _{in}	а	b	s	\mathbf{C}_{out}
0	0	0		
0	0	1		
0	1	1		
0	1	0		
1	0	0		
1	0	1		
1	1	1		
1	1	0		



Departamento de Engenharia Elétrica – EESC/USP

Profa. Dra. Liliane Ventura

EXERCÍCIO INDIVIDUAL - PRÁTICA Nº7

"Dispositivos de Lógica Programável PLDs - Circuitos Combinacionais"

NOMES:	
	NP:
TURMA:	DATA:
3.2 Para cada um dos itens a seguir, façam a tabela verdade, escrevam ser inserida no programa:	a função lógica e a expressão a
3.1.1 FUNÇÃO INVERSORA:	
S =	
Expressão do programa:	
3.1.2 FUNÇÃO E	I
S =	
Expressão do programa:	
	ı
~	
3.1.3 FUNÇÃO OU	1
S =	
Expressão do programa:	
	I
3.1.4 FUNÇÃO OU-EXCLUSIVO	1
S =	
Expressão do programa:	
LADICOSAU UU DIUUIAIIIA.	

3.1.5 FUNÇÃO NOR-EXCLUSIVO


S =

Expressão do programa:

3.1.6 SOMADOR COMPLETO

C _{in}	а	b	s	C _{out}
0	0	0		
0	0	1		
0	1	1		
0	1	0		
1	0	0		
1	0	1		
1	1	1		
1	1	0		

Mostrar aqui todo o desenvolvimento da expressão para o programa.



S =

Expressão do programa para S:

C_{out} =

Expressão do programa para C_{out}:

3.2 Simulador Wincupl

a. colar aqui o programa feito para todas a portas. numero de entradas: numero de saídas: pinnodes:

Colocar aqui um PRINT das formas de onda para todas as saídas.